/* SPDX-License-Identifier: GPL-2.0 */ #ifndef LINUX_BCMA_REGS_H_ #define LINUX_BCMA_REGS_H_ /* Some single registers are shared between many cores */ /* BCMA_CLKCTLST: ChipCommon (rev >= 20), PCIe, 80211 */ #define BCMA_CLKCTLST … #define BCMA_CLKCTLST_FORCEALP … #define BCMA_CLKCTLST_FORCEHT … #define BCMA_CLKCTLST_FORCEILP … #define BCMA_CLKCTLST_HAVEALPREQ … #define BCMA_CLKCTLST_HAVEHTREQ … #define BCMA_CLKCTLST_HWCROFF … #define BCMA_CLKCTLST_HQCLKREQ … #define BCMA_CLKCTLST_EXTRESREQ … #define BCMA_CLKCTLST_EXTRESREQ_SHIFT … #define BCMA_CLKCTLST_HAVEALP … #define BCMA_CLKCTLST_HAVEHT … #define BCMA_CLKCTLST_BP_ON_ALP … #define BCMA_CLKCTLST_BP_ON_HT … #define BCMA_CLKCTLST_EXTRESST … #define BCMA_CLKCTLST_EXTRESST_SHIFT … /* Is there any BCM4328 on BCMA bus? */ #define BCMA_CLKCTLST_4328A0_HAVEHT … #define BCMA_CLKCTLST_4328A0_HAVEALP … /* Agent registers (common for every core) */ #define BCMA_OOB_SEL_OUT_A30 … #define BCMA_IOCTL … #define BCMA_IOCTL_CLK … #define BCMA_IOCTL_FGC … #define BCMA_IOCTL_CORE_BITS … #define BCMA_IOCTL_PME_EN … #define BCMA_IOCTL_BIST_EN … #define BCMA_IOST … #define BCMA_IOST_CORE_BITS … #define BCMA_IOST_DMA64 … #define BCMA_IOST_GATED_CLK … #define BCMA_IOST_BIST_ERROR … #define BCMA_IOST_BIST_DONE … #define BCMA_RESET_CTL … #define BCMA_RESET_CTL_RESET … #define BCMA_RESET_ST … #define BCMA_NS_ROM_IOST_BOOT_DEV_MASK … #define BCMA_NS_ROM_IOST_BOOT_DEV_NOR … #define BCMA_NS_ROM_IOST_BOOT_DEV_NAND … #define BCMA_NS_ROM_IOST_BOOT_DEV_ROM … /* BCMA PCI config space registers. */ #define BCMA_PCI_PMCSR … #define BCMA_PCI_PE … #define BCMA_PCI_BAR0_WIN … #define BCMA_PCI_BAR1_WIN … #define BCMA_PCI_SPROMCTL … #define BCMA_PCI_SPROMCTL_WE … #define BCMA_PCI_BAR1_CONTROL … #define BCMA_PCI_IRQS … #define BCMA_PCI_IRQMASK … #define BCMA_PCI_BACKPLANE_IRQS … #define BCMA_PCI_BAR0_WIN2 … #define BCMA_PCI_GPIO_IN … #define BCMA_PCI_GPIO_OUT … #define BCMA_PCI_GPIO_OUT_ENABLE … #define BCMA_PCI_GPIO_SCS … #define BCMA_PCI_GPIO_HWRAD … #define BCMA_PCI_GPIO_XTAL … #define BCMA_PCI_GPIO_PLL … #define BCMA_PCIE2_BAR0_WIN2 … /* SiliconBackplane Address Map. * All regions may not exist on all chips. */ #define BCMA_SOC_SDRAM_BASE … #define BCMA_SOC_PCI_MEM … #define BCMA_SOC_PCI_MEM_SZ … #define BCMA_SOC_PCI_CFG … #define BCMA_SOC_SDRAM_SWAPPED … #define BCMA_SOC_SDRAM_R2 … #define BCMA_SOC_PCI_DMA … #define BCMA_SOC_PCI_DMA2 … #define BCMA_SOC_PCI_DMA_SZ … #define BCMA_SOC_PCIE_DMA_L32 … #define BCMA_SOC_PCIE_DMA_H32 … #define BCMA_SOC_PCI1_MEM … #define BCMA_SOC_PCI1_CFG … #define BCMA_SOC_PCIE1_DMA_H32 … #define BCMA_SOC_FLASH1 … #define BCMA_SOC_FLASH1_SZ … #define BCMA_SOC_FLASH2 … #define BCMA_SOC_FLASH2_SZ … #endif /* LINUX_BCMA_REGS_H_ */
Codebase Browser
linux