/* SPDX-License-Identifier: MIT */ /* * Copyright © 2024 Intel Corporation */ #ifndef __INTEL_PIPE_CRC_REGS_H__ #define __INTEL_PIPE_CRC_REGS_H__ #include "intel_display_reg_defs.h" #define _PIPE_CRC_CTL_A … #define PIPE_CRC_CTL(dev_priv, pipe) … #define PIPE_CRC_ENABLE … /* skl+ source selection */ #define PIPE_CRC_SOURCE_MASK_SKL … #define PIPE_CRC_SOURCE_PLANE_1_SKL … #define PIPE_CRC_SOURCE_PLANE_2_SKL … #define PIPE_CRC_SOURCE_DMUX_SKL … #define PIPE_CRC_SOURCE_PLANE_3_SKL … #define PIPE_CRC_SOURCE_PLANE_4_SKL … #define PIPE_CRC_SOURCE_PLANE_5_SKL … #define PIPE_CRC_SOURCE_PLANE_6_SKL … #define PIPE_CRC_SOURCE_PLANE_7_SKL … /* ivb+ source selection */ #define PIPE_CRC_SOURCE_MASK_IVB … #define PIPE_CRC_SOURCE_PRIMARY_IVB … #define PIPE_CRC_SOURCE_SPRITE_IVB … #define PIPE_CRC_SOURCE_PF_IVB … /* ilk+ source selection */ #define PIPE_CRC_SOURCE_MASK_ILK … #define PIPE_CRC_SOURCE_PRIMARY_ILK … #define PIPE_CRC_SOURCE_SPRITE_ILK … #define PIPE_CRC_SOURCE_PIPE_ILK … /* embedded DP port on the north display block */ #define PIPE_CRC_SOURCE_PORT_A_ILK … #define PIPE_CRC_SOURCE_FDI_ILK … /* vlv source selection */ #define PIPE_CRC_SOURCE_MASK_VLV … #define PIPE_CRC_SOURCE_PIPE_VLV … #define PIPE_CRC_SOURCE_HDMIB_VLV … #define PIPE_CRC_SOURCE_HDMIC_VLV … /* with DP port the pipe source is invalid */ #define PIPE_CRC_SOURCE_DP_D_VLV … #define PIPE_CRC_SOURCE_DP_B_VLV … #define PIPE_CRC_SOURCE_DP_C_VLV … /* gen3+ source selection */ #define PIPE_CRC_SOURCE_MASK_I9XX … #define PIPE_CRC_SOURCE_PIPE_I9XX … #define PIPE_CRC_SOURCE_SDVOB_I9XX … #define PIPE_CRC_SOURCE_SDVOC_I9XX … /* with DP/TV port the pipe source is invalid */ #define PIPE_CRC_SOURCE_DP_D_G4X … #define PIPE_CRC_SOURCE_TV_PRE … #define PIPE_CRC_SOURCE_TV_POST … #define PIPE_CRC_SOURCE_DP_B_G4X … #define PIPE_CRC_SOURCE_DP_C_G4X … /* gen2 doesn't have source selection bits */ #define PIPE_CRC_INCLUDE_BORDER_I8XX … #define PIPE_CRC_EXP_RED_MASK … #define PIPE_CRC_EXP_1_MASK_IVB … #define _PIPE_CRC_EXP_GREEN_A … #define PIPE_CRC_EXP_GREEN(dev_priv, pipe) … #define PIPE_CRC_EXP_GREEN_MASK … #define _PIPE_CRC_EXP_BLUE_A … #define PIPE_CRC_EXP_BLUE(dev_priv, pipe) … #define PIPE_CRC_EXP_BLUE_MASK … #define _PIPE_CRC_EXP_RES1_A_I915 … #define PIPE_CRC_EXP_RES1_I915(dev_priv, pipe) … #define PIPE_CRC_EXP_RES1_MASK … #define _PIPE_CRC_EXP_RES2_A_G4X … #define PIPE_CRC_EXP_RES2_G4X(dev_priv, pipe) … #define PIPE_CRC_EXP_RES2_MASK … #define _PIPE_CRC_RES_RED_A … #define PIPE_CRC_RES_RED(dev_priv, pipe) … #define _PIPE_CRC_RES_GREEN_A … #define PIPE_CRC_RES_GREEN(dev_priv, pipe) … #define _PIPE_CRC_RES_BLUE_A … #define PIPE_CRC_RES_BLUE(dev_priv, pipe) … #define _PIPE_CRC_RES_RES1_A_I915 … #define PIPE_CRC_RES_RES1_I915(dev_priv, pipe) … #define _PIPE_CRC_RES_RES2_A_G4X … #define PIPE_CRC_RES_RES2_G4X(dev_priv, pipe) … /* ivb */ #define _PIPE_CRC_EXP_2_A_IVB … #define _PIPE_CRC_EXP_2_B_IVB … #define PIPE_CRC_EXP_2_IVB(pipe) … #define PIPE_CRC_EXP_2_MASK_IVB … /* ivb */ #define _PIPE_CRC_EXP_3_A_IVB … #define _PIPE_CRC_EXP_3_B_IVB … #define PIPE_CRC_EXP_3_IVB(pipe) … #define PIPE_CRC_EXP_3_MASK_IVB … /* ivb */ #define _PIPE_CRC_EXP_4_A_IVB … #define _PIPE_CRC_EXP_4_B_IVB … #define PIPE_CRC_EXP_4_IVB(pipe) … #define PIPE_CRC_EXP_4_MASK_IVB … /* ivb */ #define _PIPE_CRC_EXP_5_A_IVB … #define _PIPE_CRC_EXP_5_B_IVB … #define PIPE_CRC_EXP_5_IVB(pipe) … #define PIPE_CRC_EXP_5_MASK_IVB … /* ivb */ #define _PIPE_CRC_RES_1_A_IVB … #define _PIPE_CRC_RES_1_B_IVB … #define PIPE_CRC_RES_1_IVB(pipe) … /* ivb */ #define _PIPE_CRC_RES_2_A_IVB … #define _PIPE_CRC_RES_2_B_IVB … #define PIPE_CRC_RES_2_IVB(pipe) … /* ivb */ #define _PIPE_CRC_RES_3_A_IVB … #define _PIPE_CRC_RES_3_B_IVB … #define PIPE_CRC_RES_3_IVB(pipe) … /* ivb */ #define _PIPE_CRC_RES_4_A_IVB … #define _PIPE_CRC_RES_4_B_IVB … #define PIPE_CRC_RES_4_IVB(pipe) … /* ivb */ #define _PIPE_CRC_RES_5_A_IVB … #define _PIPE_CRC_RES_5_B_IVB … #define PIPE_CRC_RES_5_IVB(pipe) … /* hsw+ */ #define _PIPE_CRC_EXP_A_HSW … #define _PIPE_CRC_EXP_B_HSW … #define PIPE_CRC_EXP_HSW(pipe) … /* hsw+ */ #define _PIPE_CRC_RES_A_HSW … #define _PIPE_CRC_RES_B_HSW … #define PIPE_CRC_RES_HSW(pipe) … #endif /* __INTEL_PIPE_CRC_REGS_H__ */
Codebase Browser
linux