/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ /* * Copyright (c) 2024, Qualcomm Innovation Center, Inc. All rights reserved. */ #ifndef _DT_BINDINGS_CLK_QCOM_DISP_CC_SM4450_H #define _DT_BINDINGS_CLK_QCOM_DISP_CC_SM4450_H /* DISP_CC clocks */ #define DISP_CC_MDSS_AHB1_CLK … #define DISP_CC_MDSS_AHB_CLK … #define DISP_CC_MDSS_AHB_CLK_SRC … #define DISP_CC_MDSS_BYTE0_CLK … #define DISP_CC_MDSS_BYTE0_CLK_SRC … #define DISP_CC_MDSS_BYTE0_DIV_CLK_SRC … #define DISP_CC_MDSS_BYTE0_INTF_CLK … #define DISP_CC_MDSS_ESC0_CLK … #define DISP_CC_MDSS_ESC0_CLK_SRC … #define DISP_CC_MDSS_MDP1_CLK … #define DISP_CC_MDSS_MDP_CLK … #define DISP_CC_MDSS_MDP_CLK_SRC … #define DISP_CC_MDSS_MDP_LUT1_CLK … #define DISP_CC_MDSS_MDP_LUT_CLK … #define DISP_CC_MDSS_NON_GDSC_AHB_CLK … #define DISP_CC_MDSS_PCLK0_CLK … #define DISP_CC_MDSS_PCLK0_CLK_SRC … #define DISP_CC_MDSS_ROT1_CLK … #define DISP_CC_MDSS_ROT_CLK … #define DISP_CC_MDSS_ROT_CLK_SRC … #define DISP_CC_MDSS_RSCC_AHB_CLK … #define DISP_CC_MDSS_RSCC_VSYNC_CLK … #define DISP_CC_MDSS_VSYNC1_CLK … #define DISP_CC_MDSS_VSYNC_CLK … #define DISP_CC_MDSS_VSYNC_CLK_SRC … #define DISP_CC_PLL0 … #define DISP_CC_PLL1 … #define DISP_CC_SLEEP_CLK … #define DISP_CC_SLEEP_CLK_SRC … #define DISP_CC_XO_CLK … #define DISP_CC_XO_CLK_SRC … /* DISP_CC power domains */ #define DISP_CC_MDSS_CORE_GDSC … #define DISP_CC_MDSS_CORE_INT2_GDSC … /* DISP_CC resets */ #define DISP_CC_MDSS_CORE_BCR … #define DISP_CC_MDSS_CORE_INT2_BCR … #define DISP_CC_MDSS_RSCC_BCR … #endif
Codebase Browser
linux