/* SPDX-License-Identifier: GPL-2.0 */ /* * Copyright (c) 2017, The Linux Foundation. All rights reserved. */ #ifndef QCOM_PHY_QMP_QSERDES_TXRX_V5_20_H_ #define QCOM_PHY_QMP_QSERDES_TXRX_V5_20_H_ /* Only for QMP V5_20 PHY - TX registers */ #define QSERDES_V5_20_TX_RES_CODE_LANE_OFFSET_TX … #define QSERDES_V5_20_TX_RES_CODE_LANE_OFFSET_RX … #define QSERDES_V5_20_TX_LANE_MODE_1 … #define QSERDES_V5_20_TX_LANE_MODE_2 … #define QSERDES_V5_20_TX_LANE_MODE_3 … #define QSERDES_V5_20_TX_RCV_DETECT_LVL_2 … #define QSERDES_V5_20_TX_VMODE_CTRL1 … #define QSERDES_V5_20_TX_PI_QEC_CTRL … /* Only for QMP V5_20 PHY - RX registers */ #define QSERDES_V5_20_RX_UCDR_FO_GAIN_RATE2 … #define QSERDES_V5_20_RX_UCDR_FO_GAIN_RATE3 … #define QSERDES_V5_20_RX_UCDR_SO_GAIN_RATE3 … #define QSERDES_V5_20_RX_UCDR_PI_CONTROLS … #define QSERDES_V5_20_RX_AUX_DATA_THRESH_BIN_RATE_0_1 … #define QSERDES_V5_20_RX_AUX_DATA_THRESH_BIN_RATE_2_3 … #define QSERDES_V5_20_RX_RX_IDAC_SAOFFSET … #define QSERDES_V5_20_RX_DFE_1 … #define QSERDES_V5_20_RX_DFE_2 … #define QSERDES_V5_20_RX_DFE_3 … #define QSERDES_V5_20_RX_DFE_DAC_ENABLE1 … #define QSERDES_V5_20_RX_TX_ADAPT_PRE_THRESH1 … #define QSERDES_V5_20_RX_TX_ADAPT_PRE_THRESH2 … #define QSERDES_V5_20_RX_TX_ADAPT_POST_THRESH1 … #define QSERDES_V5_20_RX_TX_ADAPT_POST_THRESH2 … #define QSERDES_V5_20_RX_TX_ADAPT_MAIN_THRESH1 … #define QSERDES_V5_20_RX_TX_ADAPT_MAIN_THRESH2 … #define QSERDES_V5_20_RX_VGA_CAL_CNTRL1 … #define QSERDES_V5_20_RX_VGA_CAL_CNTRL2 … #define QSERDES_V5_20_RX_VGA_CAL_MAN_VAL … #define QSERDES_V5_20_RX_GM_CAL … #define QSERDES_V5_20_RX_RX_EQU_ADAPTOR_CNTRL2 … #define QSERDES_V5_20_RX_RX_EQU_ADAPTOR_CNTRL3 … #define QSERDES_V5_20_RX_RX_EQU_ADAPTOR_CNTRL4 … #define QSERDES_V5_20_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1 … #define QSERDES_V5_20_RX_RX_OFFSET_ADAPTOR_CNTRL2 … #define QSERDES_V5_20_RX_SIGDET_ENABLES … #define QSERDES_V5_20_RX_SIGDET_CNTRL … #define QSERDES_V5_20_RX_SIGDET_DEGLITCH_CNTRL … #define QSERDES_V5_20_RX_RX_MODE_RATE_0_1_B0 … #define QSERDES_V5_20_RX_RX_MODE_RATE_0_1_B1 … #define QSERDES_V5_20_RX_RX_MODE_RATE_0_1_B2 … #define QSERDES_V5_20_RX_RX_MODE_RATE_0_1_B3 … #define QSERDES_V5_20_RX_RX_MODE_RATE_0_1_B4 … #define QSERDES_V5_20_RX_RX_MODE_RATE_0_1_B5 … #define QSERDES_V5_20_RX_RX_MODE_RATE_0_1_B6 … #define QSERDES_V5_20_RX_RX_MODE_RATE2_B0 … #define QSERDES_V5_20_RX_RX_MODE_RATE2_B1 … #define QSERDES_V5_20_RX_RX_MODE_RATE2_B2 … #define QSERDES_V5_20_RX_RX_MODE_RATE2_B3 … #define QSERDES_V5_20_RX_RX_MODE_RATE2_B4 … #define QSERDES_V5_20_RX_RX_MODE_RATE2_B5 … #define QSERDES_V5_20_RX_RX_MODE_RATE2_B6 … #define QSERDES_V5_20_RX_RX_MODE_RATE3_B0 … #define QSERDES_V5_20_RX_RX_MODE_RATE3_B1 … #define QSERDES_V5_20_RX_RX_MODE_RATE3_B2 … #define QSERDES_V5_20_RX_RX_MODE_RATE3_B3 … #define QSERDES_V5_20_RX_RX_MODE_RATE3_B4 … #define QSERDES_V5_20_RX_RX_MODE_RATE3_B5 … #define QSERDES_V5_20_RX_RX_MODE_RATE3_B6 … #define QSERDES_V5_20_RX_PHPRE_CTRL … #define QSERDES_V5_20_RX_DFE_DAC_ENABLE2 … #define QSERDES_V5_20_RX_DFE_EN_TIMER … #define QSERDES_V5_20_RX_DFE_CTLE_POST_CAL_OFFSET … #define QSERDES_V5_20_RX_DCC_CTRL1 … #define QSERDES_V5_20_RX_RX_MARG_COARSE_THRESH1_RATE210 … #define QSERDES_V5_20_RX_RX_MARG_COARSE_THRESH1_RATE3 … #define QSERDES_V5_20_RX_RX_MARG_COARSE_THRESH2_RATE210 … #define QSERDES_V5_20_RX_RX_MARG_COARSE_THRESH2_RATE3 … #define QSERDES_V5_20_RX_RX_MARG_COARSE_THRESH3_RATE210 … #define QSERDES_V5_20_RX_RX_MARG_COARSE_THRESH3_RATE3 … #define QSERDES_V5_20_RX_RX_MARG_COARSE_THRESH4_RATE3 … #define QSERDES_V5_20_RX_RX_MARG_COARSE_THRESH5_RATE3 … #define QSERDES_V5_20_RX_RX_MARG_COARSE_THRESH6_RATE3 … #define QSERDES_V5_20_RX_Q_PI_INTRINSIC_BIAS_RATE32 … #endif
Codebase Browser
linux