/* SPDX-License-Identifier: GPL-2.0 */ /* * Copyright (c) 2017, The Linux Foundation. All rights reserved. */ #ifndef QCOM_PHY_QMP_PCS_PCIE_V4_H_ #define QCOM_PHY_QMP_PCS_PCIE_V4_H_ /* Only for QMP V4 PHY - PCS_PCIE registers (same as PCS_MISC?) */ #define QPHY_V4_PCS_PCIE_INT_AUX_CLK_STATUS … #define QPHY_V4_PCS_PCIE_OSC_DTCT_STATUS … #define QPHY_V4_PCS_PCIE_POWER_STATE_CONFIG1 … #define QPHY_V4_PCS_PCIE_POWER_STATE_CONFIG2 … #define QPHY_V4_PCS_PCIE_POWER_STATE_CONFIG3 … #define QPHY_V4_PCS_PCIE_POWER_STATE_CONFIG4 … #define QPHY_V4_PCS_PCIE_PCS_TX_RX_CONFIG … #define QPHY_V4_PCS_PCIE_ENDPOINT_REFCLK_DRIVE … #define QPHY_V4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL … #define QPHY_V4_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK … #define QPHY_V4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L … #define QPHY_V4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H … #define QPHY_V4_PCS_PCIE_RX_IDLE_DTCT_CNTRL1 … #define QPHY_V4_PCS_PCIE_RX_IDLE_DTCT_CNTRL2 … #define QPHY_V4_PCS_PCIE_SIGDET_CNTRL … #define QPHY_V4_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME … #define QPHY_V4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L … #define QPHY_V4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H … #define QPHY_V4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L … #define QPHY_V4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H … #define QPHY_V4_PCS_PCIE_INT_AUX_CLK_CONFIG1 … #define QPHY_V4_PCS_PCIE_INT_AUX_CLK_CONFIG2 … #define QPHY_V4_PCS_PCIE_OSC_DTCT_CONFIG1 … #define QPHY_V4_PCS_PCIE_OSC_DTCT_CONFIG2 … #define QPHY_V4_PCS_PCIE_OSC_DTCT_CONFIG3 … #define QPHY_V4_PCS_PCIE_OSC_DTCT_CONFIG4 … #define QPHY_V4_PCS_PCIE_OSC_DTCT_CONFIG5 … #define QPHY_V4_PCS_PCIE_OSC_DTCT_CONFIG6 … #define QPHY_V4_PCS_PCIE_OSC_DTCT_CONFIG7 … #define QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1 … #define QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2 … #define QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3 … #define QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4 … #define QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5 … #define QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6 … #define QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7 … #define QPHY_V4_PCS_PCIE_OSC_DTCT_ACTIONS … #define QPHY_V4_PCS_PCIE_LOCAL_FS … #define QPHY_V4_PCS_PCIE_LOCAL_LF … #define QPHY_V4_PCS_PCIE_LOCAL_FS_RS … #define QPHY_V4_PCS_PCIE_EQ_CONFIG1 … #define QPHY_V4_PCS_PCIE_EQ_CONFIG2 … #define QPHY_V4_PCS_PCIE_PRESET_P0_P1_PRE … #define QPHY_V4_PCS_PCIE_PRESET_P2_P3_PRE … #define QPHY_V4_PCS_PCIE_PRESET_P4_P5_PRE … #define QPHY_V4_PCS_PCIE_PRESET_P6_P7_PRE … #define QPHY_V4_PCS_PCIE_PRESET_P8_P9_PRE … #define QPHY_V4_PCS_PCIE_PRESET_P10_PRE … #define QPHY_V4_PCS_PCIE_PRESET_P1_P3_PRE_RS … #define QPHY_V4_PCS_PCIE_PRESET_P4_P5_PRE_RS … #define QPHY_V4_PCS_PCIE_PRESET_P6_P9_PRE_RS … #define QPHY_V4_PCS_PCIE_PRESET_P0_P1_POST … #define QPHY_V4_PCS_PCIE_PRESET_P2_P3_POST … #define QPHY_V4_PCS_PCIE_PRESET_P4_P5_POST … #define QPHY_V4_PCS_PCIE_PRESET_P6_P7_POST … #define QPHY_V4_PCS_PCIE_PRESET_P8_P9_POST … #define QPHY_V4_PCS_PCIE_PRESET_P10_POST … #define QPHY_V4_PCS_PCIE_PRESET_P1_P3_POST_RS … #define QPHY_V4_PCS_PCIE_PRESET_P4_P5_POST_RS … #define QPHY_V4_PCS_PCIE_PRESET_P6_P9_POST_RS … #define QPHY_V4_PCS_PCIE_RXEQEVAL_TIME … #endif
Codebase Browser
linux