linux/drivers/gpu/drm/i915/intel_pci_config.h

/* SPDX-License-Identifier: MIT */
/*
 * Copyright © 2022 Intel Corporation
 */

#ifndef __INTEL_PCI_CONFIG_H__
#define __INTEL_PCI_CONFIG_H__

/* PCI BARs */
#define GEN2_GMADR_BAR …
#define GEN2_MMADR_BAR …
#define GEN2_IO_BAR …

#define GEN3_MMADR_BAR …
#define GEN3_IO_BAR …
#define GEN3_GMADR_BAR …
#define GEN3_GTTADR_BAR …

#define GEN4_GTTMMADR_BAR …
#define GEN4_GMADR_BAR …
#define GEN4_IO_BAR …

#define GEN12_LMEM_BAR …

static inline int intel_mmio_bar(int graphics_ver)
{ … }

/* BSM in include/drm/intel/i915_drm.h */

#define MCHBAR_I915 …
#define MCHBAR_I965 …
#define MCHBAR_SIZE …

#define DEVEN …
#define DEVEN_MCHBAR_EN …

#define HPLLCC …
#define GC_CLOCK_CONTROL_MASK …
#define GC_CLOCK_133_200 …
#define GC_CLOCK_100_200 …
#define GC_CLOCK_100_133 …
#define GC_CLOCK_133_266 …
#define GC_CLOCK_133_200_2 …
#define GC_CLOCK_133_266_2 …
#define GC_CLOCK_166_266 …
#define GC_CLOCK_166_250 …

#define I915_GDRST …
#define GRDOM_FULL …
#define GRDOM_RENDER …
#define GRDOM_MEDIA …
#define GRDOM_MASK …
#define GRDOM_RESET_STATUS …
#define GRDOM_RESET_ENABLE …

/* BSpec only has register offset, PCI device and bit found empirically */
#define I830_CLOCK_GATE …
#define I830_L2_CACHE_CLOCK_GATE_DISABLE …

#define GCDGMBUS …

#define GCFGC2 …
#define GCFGC …
#define GC_LOW_FREQUENCY_ENABLE …
#define GC_DISPLAY_CLOCK_190_200_MHZ …
#define GC_DISPLAY_CLOCK_333_320_MHZ …
#define GC_DISPLAY_CLOCK_267_MHZ_PNV …
#define GC_DISPLAY_CLOCK_333_MHZ_PNV …
#define GC_DISPLAY_CLOCK_444_MHZ_PNV …
#define GC_DISPLAY_CLOCK_200_MHZ_PNV …
#define GC_DISPLAY_CLOCK_133_MHZ_PNV …
#define GC_DISPLAY_CLOCK_167_MHZ_PNV …
#define GC_DISPLAY_CLOCK_MASK …
#define GM45_GC_RENDER_CLOCK_MASK …
#define GM45_GC_RENDER_CLOCK_266_MHZ …
#define GM45_GC_RENDER_CLOCK_320_MHZ …
#define GM45_GC_RENDER_CLOCK_400_MHZ …
#define GM45_GC_RENDER_CLOCK_533_MHZ …
#define I965_GC_RENDER_CLOCK_MASK …
#define I965_GC_RENDER_CLOCK_267_MHZ …
#define I965_GC_RENDER_CLOCK_333_MHZ …
#define I965_GC_RENDER_CLOCK_444_MHZ …
#define I965_GC_RENDER_CLOCK_533_MHZ …
#define I945_GC_RENDER_CLOCK_MASK …
#define I945_GC_RENDER_CLOCK_166_MHZ …
#define I945_GC_RENDER_CLOCK_200_MHZ …
#define I945_GC_RENDER_CLOCK_250_MHZ …
#define I945_GC_RENDER_CLOCK_400_MHZ …
#define I915_GC_RENDER_CLOCK_MASK …
#define I915_GC_RENDER_CLOCK_166_MHZ …
#define I915_GC_RENDER_CLOCK_200_MHZ …
#define I915_GC_RENDER_CLOCK_333_MHZ …

#define ASLE …
#define ASLS …

#define SWSCI …
#define SWSCI_SCISEL …
#define SWSCI_GSSCIE …

/* legacy/combination backlight modes, also called LBB */
#define LBPC …

#endif /* __INTEL_PCI_CONFIG_H__ */