/* SPDX-License-Identifier: MIT */ /* * Copyright © 2022 Intel Corporation */ #ifndef __ICL_DSI_REGS_H__ #define __ICL_DSI_REGS_H__ #include "intel_display_reg_defs.h" /* Gen11 DSI */ #define _MMIO_DSI(tc, dsi0, dsi1) … #define _ICL_DSI_ESC_CLK_DIV0 … #define _ICL_DSI_ESC_CLK_DIV1 … #define ICL_DSI_ESC_CLK_DIV(port) … #define _ICL_DPHY_ESC_CLK_DIV0 … #define _ICL_DPHY_ESC_CLK_DIV1 … #define ICL_DPHY_ESC_CLK_DIV(port) … #define ICL_BYTE_CLK_PER_ESC_CLK_MASK … #define ICL_BYTE_CLK_PER_ESC_CLK_SHIFT … #define ICL_ESC_CLK_DIV_MASK … #define ICL_ESC_CLK_DIV_SHIFT … #define DSI_MAX_ESC_CLK … #define _ADL_MIPIO_REG … #define ADL_MIPIO_DW(port, dw) … #define TX_ESC_CLK_DIV_PHY_SEL … #define TX_ESC_CLK_DIV_PHY_MASK … #define TX_ESC_CLK_DIV_PHY … #define _DSI_CMD_FRMCTL_0 … #define _DSI_CMD_FRMCTL_1 … #define DSI_CMD_FRMCTL(port) … #define DSI_FRAME_UPDATE_REQUEST … #define DSI_PERIODIC_FRAME_UPDATE_ENABLE … #define DSI_NULL_PACKET_ENABLE … #define DSI_FRAME_IN_PROGRESS … #define _DSI_INTR_MASK_REG_0 … #define _DSI_INTR_MASK_REG_1 … #define DSI_INTR_MASK_REG(port) … #define _DSI_INTR_IDENT_REG_0 … #define _DSI_INTR_IDENT_REG_1 … #define DSI_INTR_IDENT_REG(port) … #define DSI_TE_EVENT … #define DSI_RX_DATA_OR_BTA_TERMINATED … #define DSI_TX_DATA … #define DSI_ULPS_ENTRY_DONE … #define DSI_NON_TE_TRIGGER_RECEIVED … #define DSI_HOST_CHKSUM_ERROR … #define DSI_HOST_MULTI_ECC_ERROR … #define DSI_HOST_SINGL_ECC_ERROR … #define DSI_HOST_CONTENTION_DETECTED … #define DSI_HOST_FALSE_CONTROL_ERROR … #define DSI_HOST_TIMEOUT_ERROR … #define DSI_HOST_LOW_POWER_TX_SYNC_ERROR … #define DSI_HOST_ESCAPE_MODE_ENTRY_ERROR … #define DSI_FRAME_UPDATE_DONE … #define DSI_PROTOCOL_VIOLATION_REPORTED … #define DSI_INVALID_TX_LENGTH … #define DSI_INVALID_VC … #define DSI_INVALID_DATA_TYPE … #define DSI_PERIPHERAL_CHKSUM_ERROR … #define DSI_PERIPHERAL_MULTI_ECC_ERROR … #define DSI_PERIPHERAL_SINGLE_ECC_ERROR … #define DSI_PERIPHERAL_CONTENTION_DETECTED … #define DSI_PERIPHERAL_FALSE_CTRL_ERROR … #define DSI_PERIPHERAL_TIMEOUT_ERROR … #define DSI_PERIPHERAL_LP_TX_SYNC_ERROR … #define DSI_PERIPHERAL_ESC_MODE_ENTRY_CMD_ERR … #define DSI_EOT_SYNC_ERROR … #define DSI_SOT_SYNC_ERROR … #define DSI_SOT_ERROR … /* ICL DSI MODE control */ #define _ICL_DSI_IO_MODECTL_0 … #define _ICL_DSI_IO_MODECTL_1 … #define ICL_DSI_IO_MODECTL(port) … #define COMBO_PHY_MODE_DSI … /* TGL DSI Chicken register */ #define _TGL_DSI_CHKN_REG_0 … #define _TGL_DSI_CHKN_REG_1 … #define TGL_DSI_CHKN_REG(port) … #define TGL_DSI_CHKN_LSHS_GB_MASK … #define TGL_DSI_CHKN_LSHS_GB(byte_clocks) … #define _ICL_DSI_T_INIT_MASTER_0 … #define _ICL_DSI_T_INIT_MASTER_1 … #define ICL_DSI_T_INIT_MASTER(port) … #define DSI_T_INIT_MASTER_MASK … #define _DPHY_CLK_TIMING_PARAM_0 … #define _DPHY_CLK_TIMING_PARAM_1 … #define DPHY_CLK_TIMING_PARAM(port) … #define _DSI_CLK_TIMING_PARAM_0 … #define _DSI_CLK_TIMING_PARAM_1 … #define DSI_CLK_TIMING_PARAM(port) … #define CLK_PREPARE_OVERRIDE … #define CLK_PREPARE(x) … #define CLK_PREPARE_MASK … #define CLK_PREPARE_SHIFT … #define CLK_ZERO_OVERRIDE … #define CLK_ZERO(x) … #define CLK_ZERO_MASK … #define CLK_ZERO_SHIFT … #define CLK_PRE_OVERRIDE … #define CLK_PRE(x) … #define CLK_PRE_MASK … #define CLK_PRE_SHIFT … #define CLK_POST_OVERRIDE … #define CLK_POST(x) … #define CLK_POST_MASK … #define CLK_POST_SHIFT … #define CLK_TRAIL_OVERRIDE … #define CLK_TRAIL(x) … #define CLK_TRAIL_MASK … #define CLK_TRAIL_SHIFT … #define _DPHY_DATA_TIMING_PARAM_0 … #define _DPHY_DATA_TIMING_PARAM_1 … #define DPHY_DATA_TIMING_PARAM(port) … #define _DSI_DATA_TIMING_PARAM_0 … #define _DSI_DATA_TIMING_PARAM_1 … #define DSI_DATA_TIMING_PARAM(port) … #define HS_PREPARE_OVERRIDE … #define HS_PREPARE(x) … #define HS_PREPARE_MASK … #define HS_PREPARE_SHIFT … #define HS_ZERO_OVERRIDE … #define HS_ZERO(x) … #define HS_ZERO_MASK … #define HS_ZERO_SHIFT … #define HS_TRAIL_OVERRIDE … #define HS_TRAIL(x) … #define HS_TRAIL_MASK … #define HS_TRAIL_SHIFT … #define HS_EXIT_OVERRIDE … #define HS_EXIT(x) … #define HS_EXIT_MASK … #define HS_EXIT_SHIFT … #define _DPHY_TA_TIMING_PARAM_0 … #define _DPHY_TA_TIMING_PARAM_1 … #define DPHY_TA_TIMING_PARAM(port) … #define _DSI_TA_TIMING_PARAM_0 … #define _DSI_TA_TIMING_PARAM_1 … #define DSI_TA_TIMING_PARAM(port) … #define TA_SURE_OVERRIDE … #define TA_SURE(x) … #define TA_SURE_MASK … #define TA_SURE_SHIFT … #define TA_GO_OVERRIDE … #define TA_GO(x) … #define TA_GO_MASK … #define TA_GO_SHIFT … #define TA_GET_OVERRIDE … #define TA_GET(x) … #define TA_GET_MASK … #define TA_GET_SHIFT … /* DSI transcoder configuration */ #define _DSI_TRANS_FUNC_CONF_0 … #define _DSI_TRANS_FUNC_CONF_1 … #define DSI_TRANS_FUNC_CONF(tc) … #define OP_MODE_MASK … #define OP_MODE_SHIFT … #define CMD_MODE_NO_GATE … #define CMD_MODE_TE_GATE … #define VIDEO_MODE_SYNC_EVENT … #define VIDEO_MODE_SYNC_PULSE … #define TE_SOURCE_GPIO … #define LINK_READY … #define PIX_FMT_MASK … #define PIX_FMT_SHIFT … #define PIX_FMT_RGB565 … #define PIX_FMT_RGB666_PACKED … #define PIX_FMT_RGB666_LOOSE … #define PIX_FMT_RGB888 … #define PIX_FMT_RGB101010 … #define PIX_FMT_RGB121212 … #define PIX_FMT_COMPRESSED … #define BGR_TRANSMISSION … #define PIX_VIRT_CHAN(x) … #define PIX_VIRT_CHAN_MASK … #define PIX_VIRT_CHAN_SHIFT … #define PIX_BUF_THRESHOLD_MASK … #define PIX_BUF_THRESHOLD_SHIFT … #define PIX_BUF_THRESHOLD_1_4 … #define PIX_BUF_THRESHOLD_1_2 … #define PIX_BUF_THRESHOLD_3_4 … #define PIX_BUF_THRESHOLD_FULL … #define CONTINUOUS_CLK_MASK … #define CONTINUOUS_CLK_SHIFT … #define CLK_ENTER_LP_AFTER_DATA … #define CLK_HS_OR_LP … #define CLK_HS_CONTINUOUS … #define LINK_CALIBRATION_MASK … #define LINK_CALIBRATION_SHIFT … #define CALIBRATION_DISABLED … #define CALIBRATION_ENABLED_INITIAL_ONLY … #define CALIBRATION_ENABLED_INITIAL_PERIODIC … #define BLANKING_PACKET_ENABLE … #define S3D_ORIENTATION_LANDSCAPE … #define EOTP_DISABLED … #define _DSI_CMD_RXCTL_0 … #define _DSI_CMD_RXCTL_1 … #define DSI_CMD_RXCTL(tc) … #define READ_UNLOADS_DW … #define RECEIVED_UNASSIGNED_TRIGGER … #define RECEIVED_ACKNOWLEDGE_TRIGGER … #define RECEIVED_TEAR_EFFECT_TRIGGER … #define RECEIVED_RESET_TRIGGER … #define RECEIVED_PAYLOAD_WAS_LOST … #define RECEIVED_CRC_WAS_LOST … #define NUMBER_RX_PLOAD_DW_MASK … #define NUMBER_RX_PLOAD_DW_SHIFT … #define _DSI_CMD_TXCTL_0 … #define _DSI_CMD_TXCTL_1 … #define DSI_CMD_TXCTL(tc) … #define KEEP_LINK_IN_HS … #define FREE_HEADER_CREDIT_MASK … #define FREE_HEADER_CREDIT_SHIFT … #define FREE_PLOAD_CREDIT_MASK … #define FREE_PLOAD_CREDIT_SHIFT … #define MAX_HEADER_CREDIT … #define MAX_PLOAD_CREDIT … #define _DSI_CMD_TXHDR_0 … #define _DSI_CMD_TXHDR_1 … #define DSI_CMD_TXHDR(tc) … #define PAYLOAD_PRESENT … #define LP_DATA_TRANSFER … #define VBLANK_FENCE … #define PARAM_WC_MASK … #define PARAM_WC_LOWER_SHIFT … #define PARAM_WC_UPPER_SHIFT … #define VC_MASK … #define VC_SHIFT … #define DT_MASK … #define DT_SHIFT … #define _DSI_CMD_TXPYLD_0 … #define _DSI_CMD_TXPYLD_1 … #define DSI_CMD_TXPYLD(tc) … #define _DSI_LP_MSG_0 … #define _DSI_LP_MSG_1 … #define DSI_LP_MSG(tc) … #define LPTX_IN_PROGRESS … #define LINK_IN_ULPS … #define LINK_ULPS_TYPE_LP11 … #define LINK_ENTER_ULPS … /* DSI timeout registers */ #define _DSI_HSTX_TO_0 … #define _DSI_HSTX_TO_1 … #define DSI_HSTX_TO(tc) … #define HSTX_TIMEOUT_VALUE_MASK … #define HSTX_TIMEOUT_VALUE_SHIFT … #define HSTX_TIMEOUT_VALUE(x) … #define HSTX_TIMED_OUT … #define _DSI_LPRX_HOST_TO_0 … #define _DSI_LPRX_HOST_TO_1 … #define DSI_LPRX_HOST_TO(tc) … #define LPRX_TIMED_OUT … #define LPRX_TIMEOUT_VALUE_MASK … #define LPRX_TIMEOUT_VALUE_SHIFT … #define LPRX_TIMEOUT_VALUE(x) … #define _DSI_PWAIT_TO_0 … #define _DSI_PWAIT_TO_1 … #define DSI_PWAIT_TO(tc) … #define PRESET_TIMEOUT_VALUE_MASK … #define PRESET_TIMEOUT_VALUE_SHIFT … #define PRESET_TIMEOUT_VALUE(x) … #define PRESPONSE_TIMEOUT_VALUE_MASK … #define PRESPONSE_TIMEOUT_VALUE_SHIFT … #define PRESPONSE_TIMEOUT_VALUE(x) … #define _DSI_TA_TO_0 … #define _DSI_TA_TO_1 … #define DSI_TA_TO(tc) … #define TA_TIMED_OUT … #define TA_TIMEOUT_VALUE_MASK … #define TA_TIMEOUT_VALUE_SHIFT … #define TA_TIMEOUT_VALUE(x) … #endif /* __ICL_DSI_REGS_H__ */
Codebase Browser
linux