/* SPDX-License-Identifier: MIT */ /* * Copyright © 2022 Intel Corporation */ #ifndef __INTEL_GMBUS_REGS_H__ #define __INTEL_GMBUS_REGS_H__ #include "i915_reg_defs.h" #define GMBUS_MMIO_BASE(__i915) … #define GPIO(__i915, gpio) … #define GPIO_CLOCK_DIR_MASK … #define GPIO_CLOCK_DIR_IN … #define GPIO_CLOCK_DIR_OUT … #define GPIO_CLOCK_VAL_MASK … #define GPIO_CLOCK_VAL_OUT … #define GPIO_CLOCK_VAL_IN … #define GPIO_CLOCK_PULLUP_DISABLE … #define GPIO_DATA_DIR_MASK … #define GPIO_DATA_DIR_IN … #define GPIO_DATA_DIR_OUT … #define GPIO_DATA_VAL_MASK … #define GPIO_DATA_VAL_OUT … #define GPIO_DATA_VAL_IN … #define GPIO_DATA_PULLUP_DISABLE … /* clock/port select */ #define GMBUS0(__i915) … #define GMBUS_AKSV_SELECT … #define GMBUS_RATE_100KHZ … #define GMBUS_RATE_50KHZ … #define GMBUS_RATE_400KHZ … #define GMBUS_RATE_1MHZ … #define GMBUS_HOLD_EXT … #define GMBUS_BYTE_CNT_OVERRIDE … /* command/status */ #define GMBUS1(__i915) … #define GMBUS_SW_CLR_INT … #define GMBUS_SW_RDY … #define GMBUS_ENT … #define GMBUS_CYCLE_NONE … #define GMBUS_CYCLE_WAIT … #define GMBUS_CYCLE_INDEX … #define GMBUS_CYCLE_STOP … #define GMBUS_BYTE_COUNT_SHIFT … #define GMBUS_BYTE_COUNT_MAX … #define GEN9_GMBUS_BYTE_COUNT_MAX … #define GMBUS_SLAVE_INDEX_SHIFT … #define GMBUS_SLAVE_ADDR_SHIFT … #define GMBUS_SLAVE_READ … #define GMBUS_SLAVE_WRITE … /* status */ #define GMBUS2(__i915) … #define GMBUS_INUSE … #define GMBUS_HW_WAIT_PHASE … #define GMBUS_STALL_TIMEOUT … #define GMBUS_INT … #define GMBUS_HW_RDY … #define GMBUS_SATOER … #define GMBUS_ACTIVE … /* data buffer bytes 3-0 */ #define GMBUS3(__i915) … /* interrupt mask (Pineview+) */ #define GMBUS4(__i915) … #define GMBUS_SLAVE_TIMEOUT_EN … #define GMBUS_NAK_EN … #define GMBUS_IDLE_EN … #define GMBUS_HW_WAIT_EN … #define GMBUS_HW_RDY_EN … /* byte index */ #define GMBUS5(__i915) … #define GMBUS_2BYTE_INDEX_EN … #endif /* __INTEL_GMBUS_REGS_H__ */
Codebase Browser
linux