#ifndef __LINUX_MFD_SEC_IRQ_H
#define __LINUX_MFD_SEC_IRQ_H
enum s2mpa01_irq { … };
#define S2MPA01_IRQ_PWRONF_MASK …
#define S2MPA01_IRQ_PWRONR_MASK …
#define S2MPA01_IRQ_JIGONBF_MASK …
#define S2MPA01_IRQ_JIGONBR_MASK …
#define S2MPA01_IRQ_ACOKBF_MASK …
#define S2MPA01_IRQ_ACOKBR_MASK …
#define S2MPA01_IRQ_PWRON1S_MASK …
#define S2MPA01_IRQ_MRB_MASK …
#define S2MPA01_IRQ_RTC60S_MASK …
#define S2MPA01_IRQ_RTCA1_MASK …
#define S2MPA01_IRQ_RTCA0_MASK …
#define S2MPA01_IRQ_SMPL_MASK …
#define S2MPA01_IRQ_RTC1S_MASK …
#define S2MPA01_IRQ_WTSR_MASK …
#define S2MPA01_IRQ_INT120C_MASK …
#define S2MPA01_IRQ_INT140C_MASK …
#define S2MPA01_IRQ_LDO3_TSD_MASK …
#define S2MPA01_IRQ_B16_TSD_MASK …
#define S2MPA01_IRQ_B24_TSD_MASK …
#define S2MPA01_IRQ_B35_TSD_MASK …
enum s2mps11_irq { … };
#define S2MPS11_IRQ_PWRONF_MASK …
#define S2MPS11_IRQ_PWRONR_MASK …
#define S2MPS11_IRQ_JIGONBF_MASK …
#define S2MPS11_IRQ_JIGONBR_MASK …
#define S2MPS11_IRQ_ACOKBF_MASK …
#define S2MPS11_IRQ_ACOKBR_MASK …
#define S2MPS11_IRQ_PWRON1S_MASK …
#define S2MPS11_IRQ_MRB_MASK …
#define S2MPS11_IRQ_RTC60S_MASK …
#define S2MPS11_IRQ_RTCA1_MASK …
#define S2MPS11_IRQ_RTCA0_MASK …
#define S2MPS11_IRQ_SMPL_MASK …
#define S2MPS11_IRQ_RTC1S_MASK …
#define S2MPS11_IRQ_WTSR_MASK …
#define S2MPS11_IRQ_INT120C_MASK …
#define S2MPS11_IRQ_INT140C_MASK …
enum s2mps14_irq { … };
enum s2mpu02_irq { … };
#define S2MPS14_IRQ_TSD_MASK …
enum s5m8767_irq { … };
#define S5M8767_IRQ_PWRR_MASK …
#define S5M8767_IRQ_PWRF_MASK …
#define S5M8767_IRQ_PWR1S_MASK …
#define S5M8767_IRQ_JIGR_MASK …
#define S5M8767_IRQ_JIGF_MASK …
#define S5M8767_IRQ_LOWBAT2_MASK …
#define S5M8767_IRQ_LOWBAT1_MASK …
#define S5M8767_IRQ_MRB_MASK …
#define S5M8767_IRQ_DVSOK2_MASK …
#define S5M8767_IRQ_DVSOK3_MASK …
#define S5M8767_IRQ_DVSOK4_MASK …
#define S5M8767_IRQ_RTC60S_MASK …
#define S5M8767_IRQ_RTCA1_MASK …
#define S5M8767_IRQ_RTCA2_MASK …
#define S5M8767_IRQ_SMPL_MASK …
#define S5M8767_IRQ_RTC1S_MASK …
#define S5M8767_IRQ_WTSR_MASK …
#endif