/* SPDX-License-Identifier: GPL-2.0 */ /* Copyright(c) 1999 - 2018 Intel Corporation. */ #ifndef _E1000_DEFINES_H_ #define _E1000_DEFINES_H_ /* Number of Transmit and Receive Descriptors must be a multiple of 8 */ #define REQ_TX_DESCRIPTOR_MULTIPLE … #define REQ_RX_DESCRIPTOR_MULTIPLE … /* IVAR valid bit */ #define E1000_IVAR_VALID … /* Receive Descriptor bit definitions */ #define E1000_RXD_STAT_DD … #define E1000_RXD_STAT_EOP … #define E1000_RXD_STAT_IXSM … #define E1000_RXD_STAT_VP … #define E1000_RXD_STAT_UDPCS … #define E1000_RXD_STAT_TCPCS … #define E1000_RXD_STAT_IPCS … #define E1000_RXD_ERR_SE … #define E1000_RXD_SPC_VLAN_MASK … #define E1000_RXDEXT_STATERR_LB … #define E1000_RXDEXT_STATERR_CE … #define E1000_RXDEXT_STATERR_SE … #define E1000_RXDEXT_STATERR_SEQ … #define E1000_RXDEXT_STATERR_CXE … #define E1000_RXDEXT_STATERR_TCPE … #define E1000_RXDEXT_STATERR_IPE … #define E1000_RXDEXT_STATERR_RXE … /* Same mask, but for extended and packet split descriptors */ #define E1000_RXDEXT_ERR_FRAME_ERR_MASK … /* Device Control */ #define E1000_CTRL_RST … /* Device Status */ #define E1000_STATUS_FD … #define E1000_STATUS_LU … #define E1000_STATUS_TXOFF … #define E1000_STATUS_SPEED_10 … #define E1000_STATUS_SPEED_100 … #define E1000_STATUS_SPEED_1000 … #define SPEED_10 … #define SPEED_100 … #define SPEED_1000 … #define HALF_DUPLEX … #define FULL_DUPLEX … /* Transmit Descriptor bit definitions */ #define E1000_TXD_POPTS_IXSM … #define E1000_TXD_POPTS_TXSM … #define E1000_TXD_CMD_DEXT … #define E1000_TXD_STAT_DD … #define MAX_JUMBO_FRAME_SIZE … #define MAX_STD_JUMBO_FRAME_SIZE … /* 802.1q VLAN Packet Size */ #define VLAN_TAG_SIZE … /* Error Codes */ #define E1000_SUCCESS … #define E1000_ERR_CONFIG … #define E1000_ERR_MAC_INIT … #define E1000_ERR_MBX … /* SRRCTL bit definitions */ #define E1000_SRRCTL_BSIZEPKT_SHIFT … #define E1000_SRRCTL_BSIZEHDRSIZE_MASK … #define E1000_SRRCTL_BSIZEHDRSIZE_SHIFT … #define E1000_SRRCTL_DESCTYPE_ADV_ONEBUF … #define E1000_SRRCTL_DESCTYPE_HDR_SPLIT_ALWAYS … #define E1000_SRRCTL_DESCTYPE_MASK … #define E1000_SRRCTL_DROP_EN … #define E1000_SRRCTL_BSIZEPKT_MASK … #define E1000_SRRCTL_BSIZEHDR_MASK … /* Additional Descriptor Control definitions */ #define E1000_TXDCTL_QUEUE_ENABLE … #define E1000_RXDCTL_QUEUE_ENABLE … /* Direct Cache Access (DCA) definitions */ #define E1000_DCA_TXCTRL_TX_WB_RO_EN … #define E1000_VF_INIT_TIMEOUT … #endif /* _E1000_DEFINES_H_ */
Codebase Browser
linux