/* SPDX-License-Identifier: GPL-2.0-only */ /**************************************************************************** * Driver for Solarflare network controllers and boards * Copyright 2012-2017 Solarflare Communications Inc. */ #ifndef EFX_EF10_REGS_H #define EFX_EF10_REGS_H /* EF10 hardware architecture definitions have a name prefix following * the format: * * E<type>_<min-rev><max-rev>_ * * The following <type> strings are used: * * MMIO register Host memory structure * ------------------------------------------------------------- * Address R * Bitfield RF SF * Enumerator FE SE * * <min-rev> is the first revision to which the definition applies: * * D: Huntington A0 * * If the definition has been changed or removed in later revisions * then <max-rev> is the last revision to which the definition applies; * otherwise it is "Z". */ /************************************************************************** * * EF10 registers and descriptors * ************************************************************************** */ /* BIU_HW_REV_ID_REG: */ #define ER_DZ_BIU_HW_REV_ID … #define ERF_DZ_HW_REV_ID_LBN … #define ERF_DZ_HW_REV_ID_WIDTH … /* BIU_MC_SFT_STATUS_REG: */ #define ER_DZ_BIU_MC_SFT_STATUS … #define ER_DZ_BIU_MC_SFT_STATUS_STEP … #define ER_DZ_BIU_MC_SFT_STATUS_ROWS … #define ERF_DZ_MC_SFT_STATUS_LBN … #define ERF_DZ_MC_SFT_STATUS_WIDTH … /* BIU_INT_ISR_REG: */ #define ER_DZ_BIU_INT_ISR … #define ERF_DZ_ISR_REG_LBN … #define ERF_DZ_ISR_REG_WIDTH … /* MC_DB_LWRD_REG: */ #define ER_DZ_MC_DB_LWRD … #define ERF_DZ_MC_DOORBELL_L_LBN … #define ERF_DZ_MC_DOORBELL_L_WIDTH … /* MC_DB_HWRD_REG: */ #define ER_DZ_MC_DB_HWRD … #define ERF_DZ_MC_DOORBELL_H_LBN … #define ERF_DZ_MC_DOORBELL_H_WIDTH … /* EVQ_RPTR_REG: */ #define ER_DZ_EVQ_RPTR … #define ER_DZ_EVQ_RPTR_STEP … #define ER_DZ_EVQ_RPTR_ROWS … #define ERF_DZ_EVQ_RPTR_VLD_LBN … #define ERF_DZ_EVQ_RPTR_VLD_WIDTH … #define ERF_DZ_EVQ_RPTR_LBN … #define ERF_DZ_EVQ_RPTR_WIDTH … /* EVQ_TMR_REG: */ #define ER_DZ_EVQ_TMR … #define ER_DZ_EVQ_TMR_STEP … #define ER_DZ_EVQ_TMR_ROWS … #define ERF_FZ_TC_TMR_REL_VAL_LBN … #define ERF_FZ_TC_TMR_REL_VAL_WIDTH … #define ERF_DZ_TC_TIMER_MODE_LBN … #define ERF_DZ_TC_TIMER_MODE_WIDTH … #define ERF_DZ_TC_TIMER_VAL_LBN … #define ERF_DZ_TC_TIMER_VAL_WIDTH … /* RX_DESC_UPD_REG: */ #define ER_DZ_RX_DESC_UPD … #define ER_DZ_RX_DESC_UPD_STEP … #define ER_DZ_RX_DESC_UPD_ROWS … #define ERF_DZ_RX_DESC_WPTR_LBN … #define ERF_DZ_RX_DESC_WPTR_WIDTH … /* TX_DESC_UPD_REG: */ #define ER_DZ_TX_DESC_UPD … #define ER_DZ_TX_DESC_UPD_STEP … #define ER_DZ_TX_DESC_UPD_ROWS … #define ERF_DZ_RSVD_LBN … #define ERF_DZ_RSVD_WIDTH … #define ERF_DZ_TX_DESC_WPTR_LBN … #define ERF_DZ_TX_DESC_WPTR_WIDTH … #define ERF_DZ_TX_DESC_HWORD_LBN … #define ERF_DZ_TX_DESC_HWORD_WIDTH … #define ERF_DZ_TX_DESC_LWORD_LBN … #define ERF_DZ_TX_DESC_LWORD_WIDTH … /* DRIVER_EV */ #define ESF_DZ_DRV_CODE_LBN … #define ESF_DZ_DRV_CODE_WIDTH … #define ESF_DZ_DRV_SUB_CODE_LBN … #define ESF_DZ_DRV_SUB_CODE_WIDTH … #define ESE_DZ_DRV_TIMER_EV … #define ESE_DZ_DRV_START_UP_EV … #define ESE_DZ_DRV_WAKE_UP_EV … #define ESF_DZ_DRV_SUB_DATA_LBN … #define ESF_DZ_DRV_SUB_DATA_WIDTH … #define ESF_DZ_DRV_EVQ_ID_LBN … #define ESF_DZ_DRV_EVQ_ID_WIDTH … #define ESF_DZ_DRV_TMR_ID_LBN … #define ESF_DZ_DRV_TMR_ID_WIDTH … /* EVENT_ENTRY */ #define ESF_DZ_EV_CODE_LBN … #define ESF_DZ_EV_CODE_WIDTH … #define ESE_DZ_EV_CODE_MCDI_EV … #define ESE_DZ_EV_CODE_DRIVER_EV … #define ESE_DZ_EV_CODE_TX_EV … #define ESE_DZ_EV_CODE_RX_EV … #define ESE_DZ_OTHER … #define ESF_DZ_EV_DATA_LBN … #define ESF_DZ_EV_DATA_WIDTH … /* MC_EVENT */ #define ESF_DZ_MC_CODE_LBN … #define ESF_DZ_MC_CODE_WIDTH … #define ESF_DZ_MC_OVERRIDE_HOLDOFF_LBN … #define ESF_DZ_MC_OVERRIDE_HOLDOFF_WIDTH … #define ESF_DZ_MC_DROP_EVENT_LBN … #define ESF_DZ_MC_DROP_EVENT_WIDTH … #define ESF_DZ_MC_SOFT_LBN … #define ESF_DZ_MC_SOFT_WIDTH … /* RX_EVENT */ #define ESF_DZ_RX_CODE_LBN … #define ESF_DZ_RX_CODE_WIDTH … #define ESF_DZ_RX_OVERRIDE_HOLDOFF_LBN … #define ESF_DZ_RX_OVERRIDE_HOLDOFF_WIDTH … #define ESF_DZ_RX_DROP_EVENT_LBN … #define ESF_DZ_RX_DROP_EVENT_WIDTH … #define ESF_DD_RX_EV_RSVD2_LBN … #define ESF_DD_RX_EV_RSVD2_WIDTH … #define ESF_EZ_RX_TCP_UDP_INNER_CHKSUM_ERR_LBN … #define ESF_EZ_RX_TCP_UDP_INNER_CHKSUM_ERR_WIDTH … #define ESF_EZ_RX_IP_INNER_CHKSUM_ERR_LBN … #define ESF_EZ_RX_IP_INNER_CHKSUM_ERR_WIDTH … #define ESF_EZ_RX_EV_RSVD2_LBN … #define ESF_EZ_RX_EV_RSVD2_WIDTH … #define ESF_DZ_RX_EV_SOFT2_LBN … #define ESF_DZ_RX_EV_SOFT2_WIDTH … #define ESF_DZ_RX_DSC_PTR_LBITS_LBN … #define ESF_DZ_RX_DSC_PTR_LBITS_WIDTH … #define ESF_DE_RX_L4_CLASS_LBN … #define ESF_DE_RX_L4_CLASS_WIDTH … #define ESE_DE_L4_CLASS_RSVD7 … #define ESE_DE_L4_CLASS_RSVD6 … #define ESE_DE_L4_CLASS_RSVD5 … #define ESE_DE_L4_CLASS_RSVD4 … #define ESE_DE_L4_CLASS_RSVD3 … #define ESE_DE_L4_CLASS_UDP … #define ESE_DE_L4_CLASS_TCP … #define ESE_DE_L4_CLASS_UNKNOWN … #define ESF_FZ_RX_FASTPD_INDCTR_LBN … #define ESF_FZ_RX_FASTPD_INDCTR_WIDTH … #define ESF_FZ_RX_L4_CLASS_LBN … #define ESF_FZ_RX_L4_CLASS_WIDTH … #define ESE_FZ_L4_CLASS_RSVD3 … #define ESE_FZ_L4_CLASS_UDP … #define ESE_FZ_L4_CLASS_TCP … #define ESE_FZ_L4_CLASS_UNKNOWN … #define ESF_DZ_RX_L3_CLASS_LBN … #define ESF_DZ_RX_L3_CLASS_WIDTH … #define ESE_DZ_L3_CLASS_RSVD7 … #define ESE_DZ_L3_CLASS_IP6_FRAG … #define ESE_DZ_L3_CLASS_ARP … #define ESE_DZ_L3_CLASS_IP4_FRAG … #define ESE_DZ_L3_CLASS_FCOE … #define ESE_DZ_L3_CLASS_IP6 … #define ESE_DZ_L3_CLASS_IP4 … #define ESE_DZ_L3_CLASS_UNKNOWN … #define ESF_DZ_RX_ETH_TAG_CLASS_LBN … #define ESF_DZ_RX_ETH_TAG_CLASS_WIDTH … #define ESE_DZ_ETH_TAG_CLASS_RSVD7 … #define ESE_DZ_ETH_TAG_CLASS_RSVD6 … #define ESE_DZ_ETH_TAG_CLASS_RSVD5 … #define ESE_DZ_ETH_TAG_CLASS_RSVD4 … #define ESE_DZ_ETH_TAG_CLASS_RSVD3 … #define ESE_DZ_ETH_TAG_CLASS_VLAN2 … #define ESE_DZ_ETH_TAG_CLASS_VLAN1 … #define ESE_DZ_ETH_TAG_CLASS_NONE … #define ESF_DZ_RX_ETH_BASE_CLASS_LBN … #define ESF_DZ_RX_ETH_BASE_CLASS_WIDTH … #define ESE_DZ_ETH_BASE_CLASS_LLC_SNAP … #define ESE_DZ_ETH_BASE_CLASS_LLC … #define ESE_DZ_ETH_BASE_CLASS_ETH2 … #define ESF_DZ_RX_MAC_CLASS_LBN … #define ESF_DZ_RX_MAC_CLASS_WIDTH … #define ESE_DZ_MAC_CLASS_MCAST … #define ESE_DZ_MAC_CLASS_UCAST … #define ESF_DD_RX_EV_SOFT1_LBN … #define ESF_DD_RX_EV_SOFT1_WIDTH … #define ESF_EZ_RX_EV_SOFT1_LBN … #define ESF_EZ_RX_EV_SOFT1_WIDTH … #define ESF_EZ_RX_ENCAP_HDR_LBN … #define ESF_EZ_RX_ENCAP_HDR_WIDTH … #define ESE_EZ_ENCAP_HDR_GRE … #define ESE_EZ_ENCAP_HDR_VXLAN … #define ESE_EZ_ENCAP_HDR_NONE … #define ESF_DD_RX_EV_RSVD1_LBN … #define ESF_DD_RX_EV_RSVD1_WIDTH … #define ESF_EZ_RX_EV_RSVD1_LBN … #define ESF_EZ_RX_EV_RSVD1_WIDTH … #define ESF_EZ_RX_ABORT_LBN … #define ESF_EZ_RX_ABORT_WIDTH … #define ESF_DZ_RX_ECC_ERR_LBN … #define ESF_DZ_RX_ECC_ERR_WIDTH … #define ESF_DZ_RX_TRUNC_ERR_LBN … #define ESF_DZ_RX_TRUNC_ERR_WIDTH … #define ESF_DZ_RX_CRC1_ERR_LBN … #define ESF_DZ_RX_CRC1_ERR_WIDTH … #define ESF_DZ_RX_CRC0_ERR_LBN … #define ESF_DZ_RX_CRC0_ERR_WIDTH … #define ESF_DZ_RX_TCPUDP_CKSUM_ERR_LBN … #define ESF_DZ_RX_TCPUDP_CKSUM_ERR_WIDTH … #define ESF_DZ_RX_IPCKSUM_ERR_LBN … #define ESF_DZ_RX_IPCKSUM_ERR_WIDTH … #define ESF_DZ_RX_ECRC_ERR_LBN … #define ESF_DZ_RX_ECRC_ERR_WIDTH … #define ESF_DZ_RX_QLABEL_LBN … #define ESF_DZ_RX_QLABEL_WIDTH … #define ESF_DZ_RX_PARSE_INCOMPLETE_LBN … #define ESF_DZ_RX_PARSE_INCOMPLETE_WIDTH … #define ESF_DZ_RX_CONT_LBN … #define ESF_DZ_RX_CONT_WIDTH … #define ESF_DZ_RX_BYTES_LBN … #define ESF_DZ_RX_BYTES_WIDTH … /* RX_KER_DESC */ #define ESF_DZ_RX_KER_RESERVED_LBN … #define ESF_DZ_RX_KER_RESERVED_WIDTH … #define ESF_DZ_RX_KER_BYTE_CNT_LBN … #define ESF_DZ_RX_KER_BYTE_CNT_WIDTH … #define ESF_DZ_RX_KER_BUF_ADDR_LBN … #define ESF_DZ_RX_KER_BUF_ADDR_WIDTH … /* TX_CSUM_TSTAMP_DESC */ #define ESF_DZ_TX_DESC_IS_OPT_LBN … #define ESF_DZ_TX_DESC_IS_OPT_WIDTH … #define ESF_DZ_TX_OPTION_TYPE_LBN … #define ESF_DZ_TX_OPTION_TYPE_WIDTH … #define ESE_DZ_TX_OPTION_DESC_TSO … #define ESE_DZ_TX_OPTION_DESC_VLAN … #define ESE_DZ_TX_OPTION_DESC_CRC_CSUM … #define ESF_DZ_TX_OPTION_TS_AT_TXDP_LBN … #define ESF_DZ_TX_OPTION_TS_AT_TXDP_WIDTH … #define ESF_DZ_TX_OPTION_INNER_UDP_TCP_CSUM_LBN … #define ESF_DZ_TX_OPTION_INNER_UDP_TCP_CSUM_WIDTH … #define ESF_DZ_TX_OPTION_INNER_IP_CSUM_LBN … #define ESF_DZ_TX_OPTION_INNER_IP_CSUM_WIDTH … #define ESF_DZ_TX_TIMESTAMP_LBN … #define ESF_DZ_TX_TIMESTAMP_WIDTH … #define ESF_DZ_TX_OPTION_CRC_MODE_LBN … #define ESF_DZ_TX_OPTION_CRC_MODE_WIDTH … #define ESE_DZ_TX_OPTION_CRC_FCOIP_MPA … #define ESE_DZ_TX_OPTION_CRC_FCOIP_FCOE … #define ESE_DZ_TX_OPTION_CRC_ISCSI_HDR_AND_PYLD … #define ESE_DZ_TX_OPTION_CRC_ISCSI_HDR … #define ESE_DZ_TX_OPTION_CRC_FCOE … #define ESE_DZ_TX_OPTION_CRC_OFF … #define ESF_DZ_TX_OPTION_UDP_TCP_CSUM_LBN … #define ESF_DZ_TX_OPTION_UDP_TCP_CSUM_WIDTH … #define ESF_DZ_TX_OPTION_IP_CSUM_LBN … #define ESF_DZ_TX_OPTION_IP_CSUM_WIDTH … /* TX_EVENT */ #define ESF_DZ_TX_CODE_LBN … #define ESF_DZ_TX_CODE_WIDTH … #define ESF_DZ_TX_OVERRIDE_HOLDOFF_LBN … #define ESF_DZ_TX_OVERRIDE_HOLDOFF_WIDTH … #define ESF_DZ_TX_DROP_EVENT_LBN … #define ESF_DZ_TX_DROP_EVENT_WIDTH … #define ESF_DD_TX_EV_RSVD_LBN … #define ESF_DD_TX_EV_RSVD_WIDTH … #define ESF_EZ_TCP_UDP_INNER_CHKSUM_ERR_LBN … #define ESF_EZ_TCP_UDP_INNER_CHKSUM_ERR_WIDTH … #define ESF_EZ_IP_INNER_CHKSUM_ERR_LBN … #define ESF_EZ_IP_INNER_CHKSUM_ERR_WIDTH … #define ESF_EZ_TX_EV_RSVD_LBN … #define ESF_EZ_TX_EV_RSVD_WIDTH … #define ESF_DZ_TX_SOFT2_LBN … #define ESF_DZ_TX_SOFT2_WIDTH … #define ESF_DD_TX_SOFT1_LBN … #define ESF_DD_TX_SOFT1_WIDTH … #define ESF_EZ_TX_CAN_MERGE_LBN … #define ESF_EZ_TX_CAN_MERGE_WIDTH … #define ESF_EZ_TX_SOFT1_LBN … #define ESF_EZ_TX_SOFT1_WIDTH … #define ESF_DZ_TX_QLABEL_LBN … #define ESF_DZ_TX_QLABEL_WIDTH … #define ESF_DZ_TX_DESCR_INDX_LBN … #define ESF_DZ_TX_DESCR_INDX_WIDTH … /* TX_KER_DESC */ #define ESF_DZ_TX_KER_TYPE_LBN … #define ESF_DZ_TX_KER_TYPE_WIDTH … #define ESF_DZ_TX_KER_CONT_LBN … #define ESF_DZ_TX_KER_CONT_WIDTH … #define ESF_DZ_TX_KER_BYTE_CNT_LBN … #define ESF_DZ_TX_KER_BYTE_CNT_WIDTH … #define ESF_DZ_TX_KER_BUF_ADDR_LBN … #define ESF_DZ_TX_KER_BUF_ADDR_WIDTH … /* TX_PIO_DESC */ #define ESF_DZ_TX_PIO_TYPE_LBN … #define ESF_DZ_TX_PIO_TYPE_WIDTH … #define ESF_DZ_TX_PIO_OPT_LBN … #define ESF_DZ_TX_PIO_OPT_WIDTH … #define ESE_DZ_TX_OPTION_DESC_PIO … #define ESF_DZ_TX_PIO_CONT_LBN … #define ESF_DZ_TX_PIO_CONT_WIDTH … #define ESF_DZ_TX_PIO_BYTE_CNT_LBN … #define ESF_DZ_TX_PIO_BYTE_CNT_WIDTH … #define ESF_DZ_TX_PIO_BUF_ADDR_LBN … #define ESF_DZ_TX_PIO_BUF_ADDR_WIDTH … /* TX_TSO_DESC */ #define ESF_DZ_TX_DESC_IS_OPT_LBN … #define ESF_DZ_TX_DESC_IS_OPT_WIDTH … #define ESF_DZ_TX_OPTION_TYPE_LBN … #define ESF_DZ_TX_OPTION_TYPE_WIDTH … #define ESE_DZ_TX_OPTION_DESC_TSO … #define ESE_DZ_TX_OPTION_DESC_VLAN … #define ESE_DZ_TX_OPTION_DESC_CRC_CSUM … #define ESF_DZ_TX_TSO_OPTION_TYPE_LBN … #define ESF_DZ_TX_TSO_OPTION_TYPE_WIDTH … #define ESE_DZ_TX_TSO_OPTION_DESC_FATSO2B … #define ESE_DZ_TX_TSO_OPTION_DESC_FATSO2A … #define ESE_DZ_TX_TSO_OPTION_DESC_ENCAP … #define ESE_DZ_TX_TSO_OPTION_DESC_NORMAL … #define ESF_DZ_TX_TSO_TCP_FLAGS_LBN … #define ESF_DZ_TX_TSO_TCP_FLAGS_WIDTH … #define ESF_DZ_TX_TSO_IP_ID_LBN … #define ESF_DZ_TX_TSO_IP_ID_WIDTH … #define ESF_DZ_TX_TSO_TCP_SEQNO_LBN … #define ESF_DZ_TX_TSO_TCP_SEQNO_WIDTH … /* TX_TSO_V2_DESC_A */ #define ESF_DZ_TX_DESC_IS_OPT_LBN … #define ESF_DZ_TX_DESC_IS_OPT_WIDTH … #define ESF_DZ_TX_OPTION_TYPE_LBN … #define ESF_DZ_TX_OPTION_TYPE_WIDTH … #define ESE_DZ_TX_OPTION_DESC_TSO … #define ESE_DZ_TX_OPTION_DESC_VLAN … #define ESE_DZ_TX_OPTION_DESC_CRC_CSUM … #define ESF_DZ_TX_TSO_OPTION_TYPE_LBN … #define ESF_DZ_TX_TSO_OPTION_TYPE_WIDTH … #define ESE_DZ_TX_TSO_OPTION_DESC_FATSO2B … #define ESE_DZ_TX_TSO_OPTION_DESC_FATSO2A … #define ESE_DZ_TX_TSO_OPTION_DESC_ENCAP … #define ESE_DZ_TX_TSO_OPTION_DESC_NORMAL … #define ESF_DZ_TX_TSO_IP_ID_LBN … #define ESF_DZ_TX_TSO_IP_ID_WIDTH … #define ESF_DZ_TX_TSO_TCP_SEQNO_LBN … #define ESF_DZ_TX_TSO_TCP_SEQNO_WIDTH … /* TX_TSO_V2_DESC_B */ #define ESF_DZ_TX_DESC_IS_OPT_LBN … #define ESF_DZ_TX_DESC_IS_OPT_WIDTH … #define ESF_DZ_TX_OPTION_TYPE_LBN … #define ESF_DZ_TX_OPTION_TYPE_WIDTH … #define ESE_DZ_TX_OPTION_DESC_TSO … #define ESE_DZ_TX_OPTION_DESC_VLAN … #define ESE_DZ_TX_OPTION_DESC_CRC_CSUM … #define ESF_DZ_TX_TSO_OPTION_TYPE_LBN … #define ESF_DZ_TX_TSO_OPTION_TYPE_WIDTH … #define ESE_DZ_TX_TSO_OPTION_DESC_FATSO2B … #define ESE_DZ_TX_TSO_OPTION_DESC_FATSO2A … #define ESE_DZ_TX_TSO_OPTION_DESC_ENCAP … #define ESE_DZ_TX_TSO_OPTION_DESC_NORMAL … #define ESF_DZ_TX_TSO_TCP_MSS_LBN … #define ESF_DZ_TX_TSO_TCP_MSS_WIDTH … #define ESF_DZ_TX_TSO_OUTER_IPID_LBN … #define ESF_DZ_TX_TSO_OUTER_IPID_WIDTH … /*************************************************************************/ /* TX_DESC_UPD_REG: Transmit descriptor update register. * We may write just one dword of these registers. */ #define ER_DZ_TX_DESC_UPD_DWORD … #define ERF_DZ_TX_DESC_WPTR_DWORD_LBN … #define ERF_DZ_TX_DESC_WPTR_DWORD_WIDTH … /* The workaround for bug 35388 requires multiplexing writes through * the TX_DESC_UPD_DWORD address. * TX_DESC_UPD: 0ppppppppppp (bit 11 lost) * EVQ_RPTR: 1000hhhhhhhh, 1001llllllll (split into high and low bits) * EVQ_TMR: 11mmvvvvvvvv (bits 8:13 of value lost) */ #define ER_DD_EVQ_INDIRECT … #define ERF_DD_EVQ_IND_RPTR_FLAGS_LBN … #define ERF_DD_EVQ_IND_RPTR_FLAGS_WIDTH … #define EFE_DD_EVQ_IND_RPTR_FLAGS_HIGH … #define EFE_DD_EVQ_IND_RPTR_FLAGS_LOW … #define ERF_DD_EVQ_IND_RPTR_LBN … #define ERF_DD_EVQ_IND_RPTR_WIDTH … #define ERF_DD_EVQ_IND_TIMER_FLAGS_LBN … #define ERF_DD_EVQ_IND_TIMER_FLAGS_WIDTH … #define EFE_DD_EVQ_IND_TIMER_FLAGS … #define ERF_DD_EVQ_IND_TIMER_MODE_LBN … #define ERF_DD_EVQ_IND_TIMER_MODE_WIDTH … #define ERF_DD_EVQ_IND_TIMER_VAL_LBN … #define ERF_DD_EVQ_IND_TIMER_VAL_WIDTH … /* TX_PIOBUF * PIO buffer aperture (paged) */ #define ER_DZ_TX_PIOBUF … #define ER_DZ_TX_PIOBUF_SIZE … /* RX packet prefix */ #define ES_DZ_RX_PREFIX_HASH_OFST … #define ES_DZ_RX_PREFIX_VLAN1_OFST … #define ES_DZ_RX_PREFIX_VLAN2_OFST … #define ES_DZ_RX_PREFIX_PKTLEN_OFST … #define ES_DZ_RX_PREFIX_TSTAMP_OFST … #define ES_DZ_RX_PREFIX_SIZE … #endif /* EFX_EF10_REGS_H */
Codebase Browser
linux