/* SPDX-License-Identifier: GPL-2.0 */ #ifndef B43_RADIO_2057_H_ #define B43_RADIO_2057_H_ #include <linux/types.h> #include "tables_nphy.h" #define R2057_DACBUF_VINCM_CORE0 … #define R2057_IDCODE … #define R2057_RCCAL_MASTER … #define R2057_RCCAL_CAP_SIZE … #define R2057_RCAL_CONFIG … #define R2057_GPAIO_CONFIG … #define R2057_GPAIO_SEL1 … #define R2057_GPAIO_SEL0 … #define R2057_CLPO_CONFIG … #define R2057_BANDGAP_CONFIG … #define R2057_BANDGAP_RCAL_TRIM … #define R2057_AFEREG_CONFIG … #define R2057_TEMPSENSE_CONFIG … #define R2057_XTAL_CONFIG1 … #define R2057_XTAL_ICORE_SIZE … #define R2057_XTAL_BUF_SIZE … #define R2057_XTAL_PULLCAP_SIZE … #define R2057_RFPLL_MASTER … #define R2057_VCOMONITOR_VTH_L … #define R2057_VCOMONITOR_VTH_H … #define R2057_VCOCAL_BIASRESET_RFPLLREG_VOUT … #define R2057_VCO_VARCSIZE_IDAC … #define R2057_VCOCAL_COUNTVAL0 … #define R2057_VCOCAL_COUNTVAL1 … #define R2057_VCOCAL_INTCLK_COUNT … #define R2057_VCOCAL_MASTER … #define R2057_VCOCAL_NUMCAPCHANGE … #define R2057_VCOCAL_WINSIZE … #define R2057_VCOCAL_DELAY_AFTER_REFRESH … #define R2057_VCOCAL_DELAY_AFTER_CLOSELOOP … #define R2057_VCOCAL_DELAY_AFTER_OPENLOOP … #define R2057_VCOCAL_DELAY_BEFORE_OPENLOOP … #define R2057_VCO_FORCECAPEN_FORCECAP1 … #define R2057_VCO_FORCECAP0 … #define R2057_RFPLL_REFMASTER_SPAREXTALSIZE … #define R2057_RFPLL_PFD_RESET_PW … #define R2057_RFPLL_LOOPFILTER_R2 … #define R2057_RFPLL_LOOPFILTER_R1 … #define R2057_RFPLL_LOOPFILTER_C3 … #define R2057_RFPLL_LOOPFILTER_C2 … #define R2057_RFPLL_LOOPFILTER_C1 … #define R2057_CP_KPD_IDAC … #define R2057_RFPLL_IDACS … #define R2057_RFPLL_MISC_EN … #define R2057_RFPLL_MMD0 … #define R2057_RFPLL_MMD1 … #define R2057_RFPLL_MISC_CAL_RESETN … #define R2057_JTAGXTAL_SIZE_CPBIAS_FILTRES … #define R2057_VCO_ALCREF_BBPLLXTAL_SIZE … #define R2057_VCOCAL_READCAP0 … #define R2057_VCOCAL_READCAP1 … #define R2057_VCOCAL_STATUS … #define R2057_LOGEN_PUS … #define R2057_LOGEN_PTAT_RESETS … #define R2057_VCOBUF_IDACS … #define R2057_VCOBUF_TUNE … #define R2057_CMOSBUF_TX2GQ_IDACS … #define R2057_CMOSBUF_TX2GI_IDACS … #define R2057_CMOSBUF_TX5GQ_IDACS … #define R2057_CMOSBUF_TX5GI_IDACS … #define R2057_CMOSBUF_RX2GQ_IDACS … #define R2057_CMOSBUF_RX2GI_IDACS … #define R2057_CMOSBUF_RX5GQ_IDACS … #define R2057_CMOSBUF_RX5GI_IDACS … #define R2057_LOGEN_MX2G_IDACS … #define R2057_LOGEN_MX2G_TUNE … #define R2057_LOGEN_MX5G_IDACS … #define R2057_LOGEN_MX5G_TUNE … #define R2057_LOGEN_MX5G_RCCR … #define R2057_LOGEN_INDBUF2G_IDAC … #define R2057_LOGEN_INDBUF2G_IBOOST … #define R2057_LOGEN_INDBUF2G_TUNE … #define R2057_LOGEN_INDBUF5G_IDAC … #define R2057_LOGEN_INDBUF5G_IBOOST … #define R2057_LOGEN_INDBUF5G_TUNE … #define R2057_CMOSBUF_TX_RCCR … #define R2057_CMOSBUF_RX_RCCR … #define R2057_LOGEN_SEL_PKDET … #define R2057_CMOSBUF_SHAREIQ_PTAT … /* MISC core 0 */ #define R2057_RXTXBIAS_CONFIG_CORE0 … #define R2057_TXGM_TXRF_PUS_CORE0 … #define R2057_TXGM_IDAC_BLEED_CORE0 … #define R2057_TXGM_GAIN_CORE0 … #define R2057_TXGM2G_PKDET_PUS_CORE0 … #define R2057_PAD2G_PTATS_CORE0 … #define R2057_PAD2G_IDACS_CORE0 … #define R2057_PAD2G_BOOST_PU_CORE0 … #define R2057_PAD2G_CASCV_GAIN_CORE0 … #define R2057_TXMIX2G_TUNE_BOOST_PU_CORE0 … #define R2057_TXMIX2G_LODC_CORE0 … #define R2057_PAD2G_TUNE_PUS_CORE0 … #define R2057_IPA2G_GAIN_CORE0 … #define R2057_TSSI2G_SPARE1_CORE0 … #define R2057_TSSI2G_SPARE2_CORE0 … #define R2057_IPA2G_TUNEV_CASCV_PTAT_CORE0 … #define R2057_IPA2G_IMAIN_CORE0 … #define R2057_IPA2G_CASCONV_CORE0 … #define R2057_IPA2G_CASCOFFV_CORE0 … #define R2057_IPA2G_BIAS_FILTER_CORE0 … #define R2057_TX5G_PKDET_CORE0 … #define R2057_PGA_PTAT_TXGM5G_PU_CORE0 … #define R2057_PAD5G_PTATS1_CORE0 … #define R2057_PAD5G_CLASS_PTATS2_CORE0 … #define R2057_PGA_BOOSTPTAT_IMAIN_CORE0 … #define R2057_PAD5G_CASCV_IMAIN_CORE0 … #define R2057_TXMIX5G_IBOOST_PAD_IAUX_CORE0 … #define R2057_PGA_BOOST_TUNE_CORE0 … #define R2057_PGA_GAIN_CORE0 … #define R2057_PAD5G_CASCOFFV_GAIN_PUS_CORE0 … #define R2057_TXMIX5G_BOOST_TUNE_CORE0 … #define R2057_PAD5G_TUNE_MISC_PUS_CORE0 … #define R2057_IPA5G_IAUX_CORE0 … #define R2057_IPA5G_GAIN_CORE0 … #define R2057_TSSI5G_SPARE1_CORE0 … #define R2057_TSSI5G_SPARE2_CORE0 … #define R2057_IPA5G_CASCOFFV_PU_CORE0 … #define R2057_IPA5G_PTAT_CORE0 … #define R2057_IPA5G_IMAIN_CORE0 … #define R2057_IPA5G_CASCONV_CORE0 … #define R2057_IPA5G_BIAS_FILTER_CORE0 … #define R2057_PAD_BIAS_FILTER_BWS_CORE0 … #define R2057_TR2G_CONFIG1_CORE0_NU … #define R2057_TR2G_CONFIG2_CORE0_NU … #define R2057_LNA5G_RFEN_CORE0 … #define R2057_TR5G_CONFIG2_CORE0_NU … #define R2057_RXRFBIAS_IBOOST_PU_CORE0 … #define R2057_RXRF_IABAND_RXGM_IMAIN_PTAT_CORE0 … #define R2057_RXGM_CMFBITAIL_AUXPTAT_CORE0 … #define R2057_RXMIX_ICORE_RXGM_IAUX_CORE0 … #define R2057_RXMIX_CMFBITAIL_PU_CORE0 … #define R2057_LNA2_IMAIN_PTAT_PU_CORE0 … #define R2057_LNA2_IAUX_PTAT_CORE0 … #define R2057_LNA1_IMAIN_PTAT_PU_CORE0 … #define R2057_LNA15G_INPUT_MATCH_TUNE_CORE0 … #define R2057_RXRFBIAS_BANDSEL_CORE0 … #define R2057_TIA_CONFIG_CORE0 … #define R2057_TIA_IQGAIN_CORE0 … #define R2057_TIA_IBIAS2_CORE0 … #define R2057_TIA_IBIAS1_CORE0 … #define R2057_TIA_SPARE_Q_CORE0 … #define R2057_TIA_SPARE_I_CORE0 … #define R2057_RXMIX2G_PUS_CORE0 … #define R2057_RXMIX2G_VCMREFS_CORE0 … #define R2057_RXMIX2G_LODC_QI_CORE0 … #define R2057_W12G_BW_LNA2G_PUS_CORE0 … #define R2057_LNA2G_GAIN_CORE0 … #define R2057_LNA2G_TUNE_CORE0 … #define R2057_RXMIX5G_PUS_CORE0 … #define R2057_RXMIX5G_VCMREFS_CORE0 … #define R2057_RXMIX5G_LODC_QI_CORE0 … #define R2057_W15G_BW_LNA5G_PUS_CORE0 … #define R2057_LNA5G_GAIN_CORE0 … #define R2057_LNA5G_TUNE_CORE0 … #define R2057_LPFSEL_TXRX_RXBB_PUS_CORE0 … #define R2057_RXBB_BIAS_MASTER_CORE0 … #define R2057_RXBB_VGABUF_IDACS_CORE0 … #define R2057_LPF_VCMREF_TXBUF_VCMREF_CORE0 … #define R2057_TXBUF_VINCM_CORE0 … #define R2057_TXBUF_IDACS_CORE0 … #define R2057_LPF_RESP_RXBUF_BW_CORE0 … #define R2057_RXBB_CC_CORE0 … #define R2057_RXBB_SPARE3_CORE0 … #define R2057_RXBB_RCCAL_HPC_CORE0 … #define R2057_LPF_IDACS_CORE0 … #define R2057_LPFBYP_DCLOOP_BYP_IDAC_CORE0 … #define R2057_TXBUF_GAIN_CORE0 … #define R2057_AFELOOPBACK_AACI_RESP_CORE0 … #define R2057_RXBUF_DEGEN_CORE0 … #define R2057_RXBB_SPARE2_CORE0 … #define R2057_RXBB_SPARE1_CORE0 … #define R2057_RSSI_MASTER_CORE0 … #define R2057_W2_MASTER_CORE0 … #define R2057_NB_MASTER_CORE0 … #define R2057_W2_IDACS0_Q_CORE0 … #define R2057_W2_IDACS1_Q_CORE0 … #define R2057_W2_IDACS0_I_CORE0 … #define R2057_W2_IDACS1_I_CORE0 … #define R2057_RSSI_GPAIOSEL_W1_IDACS_CORE0 … #define R2057_NB_IDACS_Q_CORE0 … #define R2057_NB_IDACS_I_CORE0 … #define R2057_BACKUP4_CORE0 … #define R2057_BACKUP3_CORE0 … #define R2057_BACKUP2_CORE0 … #define R2057_BACKUP1_CORE0 … #define R2057_SPARE16_CORE0 … #define R2057_SPARE15_CORE0 … #define R2057_SPARE14_CORE0 … #define R2057_SPARE13_CORE0 … #define R2057_SPARE12_CORE0 … #define R2057_SPARE11_CORE0 … #define R2057_TX2G_BIAS_RESETS_CORE0 … #define R2057_TX5G_BIAS_RESETS_CORE0 … #define R2057_IQTEST_SEL_PU … #define R2057_XTAL_CONFIG2 … #define R2057_BUFS_MISC_LPFBW_CORE0 … #define R2057_TXLPF_RCCAL_CORE0 … #define R2057_RXBB_GPAIOSEL_RXLPF_RCCAL_CORE0 … #define R2057_LPF_GAIN_CORE0 … #define R2057_DACBUF_IDACS_BW_CORE0 … /* MISC core 1 */ #define R2057_RXTXBIAS_CONFIG_CORE1 … #define R2057_TXGM_TXRF_PUS_CORE1 … #define R2057_TXGM_IDAC_BLEED_CORE1 … #define R2057_TXGM_GAIN_CORE1 … #define R2057_TXGM2G_PKDET_PUS_CORE1 … #define R2057_PAD2G_PTATS_CORE1 … #define R2057_PAD2G_IDACS_CORE1 … #define R2057_PAD2G_BOOST_PU_CORE1 … #define R2057_PAD2G_CASCV_GAIN_CORE1 … #define R2057_TXMIX2G_TUNE_BOOST_PU_CORE1 … #define R2057_TXMIX2G_LODC_CORE1 … #define R2057_PAD2G_TUNE_PUS_CORE1 … #define R2057_IPA2G_GAIN_CORE1 … #define R2057_TSSI2G_SPARE1_CORE1 … #define R2057_TSSI2G_SPARE2_CORE1 … #define R2057_IPA2G_TUNEV_CASCV_PTAT_CORE1 … #define R2057_IPA2G_IMAIN_CORE1 … #define R2057_IPA2G_CASCONV_CORE1 … #define R2057_IPA2G_CASCOFFV_CORE1 … #define R2057_IPA2G_BIAS_FILTER_CORE1 … #define R2057_TX5G_PKDET_CORE1 … #define R2057_PGA_PTAT_TXGM5G_PU_CORE1 … #define R2057_PAD5G_PTATS1_CORE1 … #define R2057_PAD5G_CLASS_PTATS2_CORE1 … #define R2057_PGA_BOOSTPTAT_IMAIN_CORE1 … #define R2057_PAD5G_CASCV_IMAIN_CORE1 … #define R2057_TXMIX5G_IBOOST_PAD_IAUX_CORE1 … #define R2057_PGA_BOOST_TUNE_CORE1 … #define R2057_PGA_GAIN_CORE1 … #define R2057_PAD5G_CASCOFFV_GAIN_PUS_CORE1 … #define R2057_TXMIX5G_BOOST_TUNE_CORE1 … #define R2057_PAD5G_TUNE_MISC_PUS_CORE1 … #define R2057_IPA5G_IAUX_CORE1 … #define R2057_IPA5G_GAIN_CORE1 … #define R2057_TSSI5G_SPARE1_CORE1 … #define R2057_TSSI5G_SPARE2_CORE1 … #define R2057_IPA5G_CASCOFFV_PU_CORE1 … #define R2057_IPA5G_PTAT_CORE1 … #define R2057_IPA5G_IMAIN_CORE1 … #define R2057_IPA5G_CASCONV_CORE1 … #define R2057_IPA5G_BIAS_FILTER_CORE1 … #define R2057_PAD_BIAS_FILTER_BWS_CORE1 … #define R2057_TR2G_CONFIG1_CORE1_NU … #define R2057_TR2G_CONFIG2_CORE1_NU … #define R2057_LNA5G_RFEN_CORE1 … #define R2057_TR5G_CONFIG2_CORE1_NU … #define R2057_RXRFBIAS_IBOOST_PU_CORE1 … #define R2057_RXRF_IABAND_RXGM_IMAIN_PTAT_CORE1 … #define R2057_RXGM_CMFBITAIL_AUXPTAT_CORE1 … #define R2057_RXMIX_ICORE_RXGM_IAUX_CORE1 … #define R2057_RXMIX_CMFBITAIL_PU_CORE1 … #define R2057_LNA2_IMAIN_PTAT_PU_CORE1 … #define R2057_LNA2_IAUX_PTAT_CORE1 … #define R2057_LNA1_IMAIN_PTAT_PU_CORE1 … #define R2057_LNA15G_INPUT_MATCH_TUNE_CORE1 … #define R2057_RXRFBIAS_BANDSEL_CORE1 … #define R2057_TIA_CONFIG_CORE1 … #define R2057_TIA_IQGAIN_CORE1 … #define R2057_TIA_IBIAS2_CORE1 … #define R2057_TIA_IBIAS1_CORE1 … #define R2057_TIA_SPARE_Q_CORE1 … #define R2057_TIA_SPARE_I_CORE1 … #define R2057_RXMIX2G_PUS_CORE1 … #define R2057_RXMIX2G_VCMREFS_CORE1 … #define R2057_RXMIX2G_LODC_QI_CORE1 … #define R2057_W12G_BW_LNA2G_PUS_CORE1 … #define R2057_LNA2G_GAIN_CORE1 … #define R2057_LNA2G_TUNE_CORE1 … #define R2057_RXMIX5G_PUS_CORE1 … #define R2057_RXMIX5G_VCMREFS_CORE1 … #define R2057_RXMIX5G_LODC_QI_CORE1 … #define R2057_W15G_BW_LNA5G_PUS_CORE1 … #define R2057_LNA5G_GAIN_CORE1 … #define R2057_LNA5G_TUNE_CORE1 … #define R2057_LPFSEL_TXRX_RXBB_PUS_CORE1 … #define R2057_RXBB_BIAS_MASTER_CORE1 … #define R2057_RXBB_VGABUF_IDACS_CORE1 … #define R2057_LPF_VCMREF_TXBUF_VCMREF_CORE1 … #define R2057_TXBUF_VINCM_CORE1 … #define R2057_TXBUF_IDACS_CORE1 … #define R2057_LPF_RESP_RXBUF_BW_CORE1 … #define R2057_RXBB_CC_CORE1 … #define R2057_RXBB_SPARE3_CORE1 … #define R2057_RXBB_RCCAL_HPC_CORE1 … #define R2057_LPF_IDACS_CORE1 … #define R2057_LPFBYP_DCLOOP_BYP_IDAC_CORE1 … #define R2057_TXBUF_GAIN_CORE1 … #define R2057_AFELOOPBACK_AACI_RESP_CORE1 … #define R2057_RXBUF_DEGEN_CORE1 … #define R2057_RXBB_SPARE2_CORE1 … #define R2057_RXBB_SPARE1_CORE1 … #define R2057_RSSI_MASTER_CORE1 … #define R2057_W2_MASTER_CORE1 … #define R2057_NB_MASTER_CORE1 … #define R2057_W2_IDACS0_Q_CORE1 … #define R2057_W2_IDACS1_Q_CORE1 … #define R2057_W2_IDACS0_I_CORE1 … #define R2057_W2_IDACS1_I_CORE1 … #define R2057_RSSI_GPAIOSEL_W1_IDACS_CORE1 … #define R2057_NB_IDACS_Q_CORE1 … #define R2057_NB_IDACS_I_CORE1 … #define R2057_BACKUP4_CORE1 … #define R2057_BACKUP3_CORE1 … #define R2057_BACKUP2_CORE1 … #define R2057_BACKUP1_CORE1 … #define R2057_SPARE16_CORE1 … #define R2057_SPARE15_CORE1 … #define R2057_SPARE14_CORE1 … #define R2057_SPARE13_CORE1 … #define R2057_SPARE12_CORE1 … #define R2057_SPARE11_CORE1 … #define R2057_TX2G_BIAS_RESETS_CORE1 … #define R2057_TX5G_BIAS_RESETS_CORE1 … #define R2057_SPARE8_CORE1 … #define R2057_SPARE7_CORE1 … #define R2057_BUFS_MISC_LPFBW_CORE1 … #define R2057_TXLPF_RCCAL_CORE1 … #define R2057_RXBB_GPAIOSEL_RXLPF_RCCAL_CORE1 … #define R2057_LPF_GAIN_CORE1 … #define R2057_DACBUF_IDACS_BW_CORE1 … #define R2057_DACBUF_VINCM_CORE1 … #define R2057_RCCAL_START_R1_Q1_P1 … #define R2057_RCCAL_X1 … #define R2057_RCCAL_TRC0 … #define R2057_RCCAL_TRC1 … #define R2057_RCCAL_DONE_OSCCAP … #define R2057_RCCAL_N0_0 … #define R2057_RCCAL_N0_1 … #define R2057_RCCAL_N1_0 … #define R2057_RCCAL_N1_1 … #define R2057_RCAL_STATUS … #define R2057_XTALPUOVR_PINCTRL … #define R2057_OVR_REG0 … #define R2057_OVR_REG1 … #define R2057_OVR_REG2 … #define R2057_OVR_REG3 … #define R2057_OVR_REG4 … #define R2057_RCCAL_SCAP_VAL … #define R2057_RCCAL_BCAP_VAL … #define R2057_RCCAL_HPC_VAL … #define R2057_RCCAL_OVERRIDES … /* TX core 0 */ #define R2057_TX0_IQCAL_GAIN_BW … #define R2057_TX0_LOFT_FINE_I … #define R2057_TX0_LOFT_FINE_Q … #define R2057_TX0_LOFT_COARSE_I … #define R2057_TX0_LOFT_COARSE_Q … #define R2057_TX0_TX_SSI_MASTER … #define R2057_TX0_IQCAL_VCM_HG … #define R2057_TX0_IQCAL_IDAC … #define R2057_TX0_TSSI_VCM … #define R2057_TX0_TX_SSI_MUX … #define R2057_TX0_TSSIA … #define R2057_TX0_TSSIG … #define R2057_TX0_TSSI_MISC1 … #define R2057_TX0_TXRXCOUPLE_2G_ATTEN … #define R2057_TX0_TXRXCOUPLE_2G_PWRUP … #define R2057_TX0_TXRXCOUPLE_5G_ATTEN … #define R2057_TX0_TXRXCOUPLE_5G_PWRUP … /* TX core 1 */ #define R2057_TX1_IQCAL_GAIN_BW … #define R2057_TX1_LOFT_FINE_I … #define R2057_TX1_LOFT_FINE_Q … #define R2057_TX1_LOFT_COARSE_I … #define R2057_TX1_LOFT_COARSE_Q … #define R2057_TX1_TX_SSI_MASTER … #define R2057_TX1_IQCAL_VCM_HG … #define R2057_TX1_IQCAL_IDAC … #define R2057_TX1_TSSI_VCM … #define R2057_TX1_TX_SSI_MUX … #define R2057_TX1_TSSIA … #define R2057_TX1_TSSIG … #define R2057_TX1_TSSI_MISC1 … #define R2057_TX1_TXRXCOUPLE_2G_ATTEN … #define R2057_TX1_TXRXCOUPLE_2G_PWRUP … #define R2057_TX1_TXRXCOUPLE_5G_ATTEN … #define R2057_TX1_TXRXCOUPLE_5G_PWRUP … #define R2057_AFE_VCM_CAL_MASTER_CORE0 … #define R2057_AFE_SET_VCM_I_CORE0 … #define R2057_AFE_SET_VCM_Q_CORE0 … #define R2057_AFE_STATUS_VCM_IQADC_CORE0 … #define R2057_AFE_STATUS_VCM_I_CORE0 … #define R2057_AFE_STATUS_VCM_Q_CORE0 … #define R2057_AFE_VCM_CAL_MASTER_CORE1 … #define R2057_AFE_SET_VCM_I_CORE1 … #define R2057_AFE_SET_VCM_Q_CORE1 … #define R2057_AFE_STATUS_VCM_IQADC_CORE1 … #define R2057_AFE_STATUS_VCM_I_CORE1 … #define R2057_AFE_STATUS_VCM_Q_CORE1 … #define R2057v7_DACBUF_VINCM_CORE0 … #define R2057v7_RCCAL_MASTER … #define R2057v7_TR2G_CONFIG3_CORE0_NU … #define R2057v7_TR2G_CONFIG3_CORE1_NU … #define R2057v7_LOGEN_PUS1 … #define R2057v7_OVR_REG5 … #define R2057v7_OVR_REG6 … #define R2057v7_OVR_REG7 … #define R2057v7_OVR_REG8 … #define R2057v7_OVR_REG9 … #define R2057v7_OVR_REG10 … #define R2057v7_OVR_REG11 … #define R2057v7_OVR_REG12 … #define R2057v7_OVR_REG13 … #define R2057v7_OVR_REG14 … #define R2057v7_OVR_REG15 … #define R2057v7_OVR_REG16 … #define R2057v7_OVR_REG1 … #define R2057v7_OVR_REG18 … #define R2057v7_OVR_REG19 … #define R2057v7_OVR_REG20 … #define R2057v7_OVR_REG21 … #define R2057v7_OVR_REG2 … #define R2057v7_OVR_REG23 … #define R2057v7_OVR_REG24 … #define R2057v7_OVR_REG25 … #define R2057v7_OVR_REG26 … #define R2057v7_OVR_REG27 … #define R2057v7_OVR_REG28 … #define R2057v7_IQTEST_SEL_PU2 … #define R2057_VCM_MASK … struct b43_nphy_chantabent_rev7 { … }; struct b43_nphy_chantabent_rev7_2g { … }; void r2057_upload_inittabs(struct b43_wldev *dev); void r2057_get_chantabent_rev7(struct b43_wldev *dev, u16 freq, const struct b43_nphy_chantabent_rev7 **tabent_r7, const struct b43_nphy_chantabent_rev7_2g **tabent_r7_2g); #endif /* B43_RADIO_2057_H_ */
Codebase Browser
linux