/* SPDX-License-Identifier: GPL-2.0 */ /* Copyright(c) 2009-2012 Realtek Corporation.*/ #ifndef __REALTEK_92S_REG_H__ #define __REALTEK_92S_REG_H__ /* 1. System Configuration Registers */ #define REG_SYS_ISO_CTRL … #define REG_SYS_FUNC_EN … #define PMC_FSM … #define SYS_CLKR … #define EPROM_CMD … #define EE_VPD … #define AFE_MISC … #define SPS0_CTRL … #define SPS1_CTRL … #define RF_CTRL … #define LDOA15_CTRL … #define LDOV12D_CTRL … #define LDOHCI12_CTRL … #define LDO_USB_SDIO … #define LPLDO_CTRL … #define AFE_XTAL_CTRL … #define AFE_PLL_CTRL … #define REG_EFUSE_CTRL … #define REG_EFUSE_TEST … #define PWR_DATA … #define DBG_PORT … #define DPS_TIMER … #define RCLK_MON … /* 2. Command Control Registers */ #define CMDR … #define TXPAUSE … #define LBKMD_SEL … #define TCR … #define RCR … #define MSR … #define SYSF_CFG … #define RX_PKY_LIMIT … #define MBIDCTRL … /* 3. MACID Setting Registers */ #define MACIDR … #define MACIDR0 … #define MACIDR4 … #define BSSIDR … #define HWVID … #define MAR … #define MBIDCAMCONTENT … #define MBIDCAMCFG … #define BUILDTIME … #define BUILDUSER … #define IDR0 … #define IDR4 … /* 4. Timing Control Registers */ #define TSFR … #define SLOT_TIME … #define USTIME … #define SIFS_CCK … #define SIFS_OFDM … #define PIFS_TIME … #define ACK_TIMEOUT … #define EIFSTR … #define BCN_INTERVAL … #define ATIMWND … #define BCN_DRV_EARLY_INT … #define BCN_DMATIME … #define BCN_ERR_THRESH … #define MLT … #define RSVD_MAC_TUNE_US … /* 5. FIFO Control Registers */ #define RQPN … #define RQPN1 … #define RQPN2 … #define RQPN3 … #define RQPN4 … #define RQPN5 … #define RQPN6 … #define RQPN7 … #define RQPN8 … #define RQPN9 … #define RQPN10 … #define LD_RQPN … #define RXFF_BNDY … #define RXRPT_BNDY … #define TXPKTBUF_PGBNDY … #define PBP … #define RXDRVINFO_SZ … #define TXFF_STATUS … #define RXFF_STATUS … #define TXFF_EMPTY_TH … #define SDIO_RX_BLKSZ … #define RXDMA … #define RXPKT_NUM … #define C2HCMD_UDT_SIZE … #define C2HCMD_UDT_ADDR … #define FIFOPAGE1 … #define FIFOPAGE2 … #define FIFOPAGE3 … #define FIFOPAGE4 … #define FIFOPAGE5 … #define FW_RSVD_PG_CRTL … #define RXDMA_AGG_PG_TH … #define TXDESC_MSK … #define TXRPTFF_RDPTR … #define TXRPTFF_WTPTR … #define C2HFF_RDPTR … #define C2HFF_WTPTR … #define RXFF0_RDPTR … #define RXFF0_WTPTR … #define RXFF1_RDPTR … #define RXFF1_WTPTR … #define RXRPT0_RDPTR … #define RXRPT0_WTPTR … #define RXRPT1_RDPTR … #define RXRPT1_WTPTR … #define RX0_UDT_SIZE … #define RX1PKTNUM … #define RXFILTERMAP … #define RXFILTERMAP_GP1 … #define RXFILTERMAP_GP2 … #define RXFILTERMAP_GP3 … #define BCNQ_CTRL … #define MGTQ_CTRL … #define HIQ_CTRL … #define VOTID7_CTRL … #define VOTID6_CTRL … #define VITID5_CTRL … #define VITID4_CTRL … #define BETID3_CTRL … #define BETID0_CTRL … #define BKTID2_CTRL … #define BKTID1_CTRL … #define CMDQ_CTRL … #define TXPKT_NUM_CTRL … #define TXQ_PGADD … #define TXFF_PG_NUM … #define TRXDMA_STATUS … /* 6. Adaptive Control Registers */ #define INIMCS_SEL … #define TX_RATE_REG … #define INIRTSMCS_SEL … #define RRSR … #define ARFR0 … #define ARFR1 … #define ARFR2 … #define ARFR3 … #define ARFR4 … #define ARFR5 … #define ARFR6 … #define ARFR7 … #define AGGLEN_LMT_H … #define AGGLEN_LMT_L … #define DARFRC … #define RARFRC … #define MCS_TXAGC … #define CCK_TXAGC … /* 7. EDCA Setting Registers */ #define EDCAPARA_VO … #define EDCAPARA_VI … #define EDCAPARA_BE … #define EDCAPARA_BK … #define BCNTCFG … #define CWRR … #define ACMAVG … #define ACMHWCTRL … #define VO_ADMTM … #define VI_ADMTM … #define BE_ADMTM … #define RETRY_LIMIT … #define SG_RATE … /* 8. WMAC, BA and CCX related Register. */ #define NAV_CTRL … #define BW_OPMODE … #define BACAMCMD … #define BACAMCONTENT … /* the 0x2xx register WMAC definition */ #define LBDLY … #define FWDLY … #define HWPC_RX_CTRL … #define MQIR … #define MAIR … #define MSIR … #define CLM_RESULT … #define NHM_RPI_CNT … #define RXERR_RPT … #define NAV_PROT_LEN … #define CFEND_TH … #define AMPDU_MIN_SPACE … #define TXOP_STALL_CTRL … /* 9. Security Control Registers */ #define REG_RWCAM … #define REG_WCAMI … #define REG_RCAMO … #define REG_CAMDBG … #define REG_SECR … /* 10. Power Save Control Registers */ #define WOW_CTRL … #define PSSTATUS … #define PSSWITCH … #define MIMOPS_WAIT_PERIOD … #define LPNAV_CTRL … #define WFM0 … #define WFM1 … #define WFM2 … #define WFM3 … #define WFM4 … #define WFM5 … #define WFCRC … #define FW_RPT_REG … /* 11. General Purpose Registers */ #define PSTIME … #define TIMER0 … #define TIMER1 … #define GPIO_IN_SE … #define GPIO_IO_SEL … #define MAC_PINMUX_CFG … #define LEDCFG … #define PHY_REG … #define PHY_REG_DATA … #define REG_EFUSE_CLK … /* 12. Host Interrupt Status Registers */ #define INTA_MASK … #define ISR … /* 13. Test mode and Debug Control Registers */ #define DBG_PORT_SWITCH … #define BIST … #define DBS … #define CPUINST … #define CPUCAUSE … #define LBUS_ERR_ADDR … #define LBUS_ERR_CMD … #define LBUS_ERR_DATA_L … #define LBUS_ERR_DATA_H … #define LX_EXCEPTION_ADDR … #define WDG_CTRL … #define INTMTU … #define INTM … #define FDLOCKTURN0 … #define FDLOCKTURN1 … #define TRXPKTBUF_DBG_DATA … #define TRXPKTBUF_DBG_CTRL … #define DPLL … #define CBUS_ERR_ADDR … #define CBUS_ERR_CMD … #define CBUS_ERR_DATA_L … #define CBUS_ERR_DATA_H … #define USB_SIE_INTF_ADDR … #define USB_SIE_INTF_WD … #define USB_SIE_INTF_RD … #define USB_SIE_INTF_CTRL … #define LBUS_MON_ADDR … #define LBUS_ADDR_MASK … /* Boundary is 0x37F */ /* 14. PCIE config register */ #define TP_POLL … #define PM_CTRL … #define PCIF … #define THPDA … #define TMDA … #define TCDA … #define HDA … #define TVODA … #define TVIDA … #define TBEDA … #define TBKDA … #define TBDA … #define RCDA … #define RDQDA … #define DBI_WDATA … #define DBI_RDATA … #define DBI_CTRL … #define MDIO_DATA … #define MDIO_CTRL … #define PCI_RPWM … #define PCI_CPWM … /* Config register (Offset 0x800-) */ #define PHY_CCA … /* Min Spacing related settings. */ #define MAX_MSS_DENSITY_2T … #define MAX_MSS_DENSITY_1T … /* Rx DMA Control related settings */ #define RXDMA_AGG_EN … #define RPWM … /* Regsiter Bit and Content definition */ #define ISO_MD2PP … #define ISO_PA2PCIE … #define ISO_PLL2MD … #define ISO_PWC_DV2RP … #define ISO_PWC_RV2RP … #define FEN_MREGEN … #define FEN_DCORE … #define FEN_CPUEN … #define PAD_HWPD_IDN … #define SYS_CLKSEL_80M … #define SYS_PS_CLKSEL … #define SYS_CPU_CLKSEL … #define SYS_MAC_CLK_EN … #define SYS_SWHW_SEL … #define SYS_FWHW_SEL … #define CMDEEPROM_EN … #define CMDEERPOMSEL … #define CMD9346CR_9356SEL … #define AFE_MBEN … #define AFE_BGEN … #define SPS1_SWEN … #define SPS1_LDEN … #define RF_EN … #define RF_RSTB … #define RF_SDMRSTB … #define LDA15_EN … #define LDV12_EN … #define LDV12_SDBY … #define XTAL_GATE_AFE … #define APLL_EN … #define AFR_CARDBEN … #define AFR_CLKRUN_SEL … #define AFR_FUNCREGEN … #define APSDOFF_STATUS … #define APSDOFF … #define BBRSTN … #define BB_GLB_RSTN … #define SCHEDULE_EN … #define MACRXEN … #define MACTXEN … #define DDMA_EN … #define FW2HW_EN … #define RXDMA_EN … #define TXDMA_EN … #define HCI_RXDMA_EN … #define HCI_TXDMA_EN … #define STOPHCCA … #define STOPHIGH … #define STOPMGT … #define STOPVO … #define STOPVI … #define STOPBE … #define STOPBK … #define LBK_NORMAL … #define LBK_MAC_LB … #define LBK_MAC_DLB … #define LBK_DMA_LB … #define TCP_OFDL_EN … #define HWPC_TX_EN … #define TXDMAPRE2FULL … #define DISCW … #define TCRICV … #define cfendform … #define TCRCRC … #define FAKE_IMEM_EN … #define TSFRST … #define TSFEN … #define FWALLRDY … #define FWRDY … #define BASECHG … #define IMEM … #define DMEM_CODE_DONE … #define EXT_IMEM_CHK_RPT … #define EXT_IMEM_CODE_DONE … #define IMEM_CHK_RPT … #define IMEM_CODE_DONE … #define EMEM_CODE_DONE … #define EMEM_CHK_RPT … #define IMEM_RDY … #define LOAD_FW_READY … #define TCR_TSFEN … #define TCR_TSFRST … #define TCR_FAKE_IMEM_EN … #define TCR_CRC … #define TCR_ICV … #define TCR_DISCW … #define TCR_HWPC_TX_EN … #define TCR_TCP_OFDL_EN … #define TXDMA_INIT_VALUE … #define RCR_APPFCS … #define RCR_DIS_ENC_2BYTE … #define RCR_DIS_AES_2BYTE … #define RCR_HTC_LOC_CTRL … #define RCR_ENMBID … #define RCR_RX_TCPOFDL_EN … #define RCR_APP_PHYST_RXFF … #define RCR_APP_PHYST_STAFF … #define RCR_CBSSID … #define RCR_APWRMGT … #define RCR_ADD3 … #define RCR_AMF … #define RCR_ACF … #define RCR_ADF … #define RCR_APP_MIC … #define RCR_APP_ICV … #define RCR_RXFTH … #define RCR_AICV … #define RCR_RXDESC_LK_EN … #define RCR_APP_BA_SSN … #define RCR_ACRC32 … #define RCR_RXSHFT_EN … #define RCR_AB … #define RCR_AM … #define RCR_APM … #define RCR_AAP … #define RCR_MXDMA_OFFSET … #define RCR_FIFO_OFFSET … #define MSR_LINK_MASK … #define MSR_LINK_MANAGED … #define MSR_LINK_NONE … #define MSR_LINK_SHIFT … #define MSR_LINK_ADHOC … #define MSR_LINK_MASTER … #define MSR_NOLINK … #define MSR_ADHOC … #define MSR_INFRA … #define MSR_AP … #define ENUART … #define ENJTAG … #define BTMODE … #define ENBT … #define ENMBID … #define BCNUM … #define USTIME_EDCA … #define USTIME_TSF … #define SIFS_TRX … #define SIFS_CTX … #define ENSWBCN … #define DRVERLY_TU … #define DRVERLY_US … #define BCN_TCFG_CW_SHIFT … #define BCN_TCFG_IFS … #define RRSR_RSC_OFFSET … #define RRSR_SHORT_OFFSET … #define RRSR_RSC_BW_40M … #define RRSR_RSC_UPSUBCHNL … #define RRSR_RSC_LOWSUBCHNL … #define RRSR_SHORT … #define RRSR_1M … #define RRSR_2M … #define RRSR_5_5M … #define RRSR_11M … #define RRSR_6M … #define RRSR_9M … #define RRSR_12M … #define RRSR_18M … #define RRSR_24M … #define RRSR_36M … #define RRSR_48M … #define RRSR_54M … #define RRSR_MCS0 … #define RRSR_MCS1 … #define RRSR_MCS2 … #define RRSR_MCS3 … #define RRSR_MCS4 … #define RRSR_MCS5 … #define RRSR_MCS6 … #define RRSR_MCS7 … #define BRSR_ACKSHORTPMB … #define RATR_1M … #define RATR_2M … #define RATR_55M … #define RATR_11M … #define RATR_6M … #define RATR_9M … #define RATR_12M … #define RATR_18M … #define RATR_24M … #define RATR_36M … #define RATR_48M … #define RATR_54M … #define RATR_MCS0 … #define RATR_MCS1 … #define RATR_MCS2 … #define RATR_MCS3 … #define RATR_MCS4 … #define RATR_MCS5 … #define RATR_MCS6 … #define RATR_MCS7 … #define RATR_MCS8 … #define RATR_MCS9 … #define RATR_MCS10 … #define RATR_MCS11 … #define RATR_MCS12 … #define RATR_MCS13 … #define RATR_MCS14 … #define RATR_MCS15 … #define RATE_ALL_CCK … #define RATE_ALL_OFDM_AG … #define RATE_ALL_OFDM_1SS … #define RATE_ALL_OFDM_2SS … #define AC_PARAM_TXOP_LIMIT_OFFSET … #define AC_PARAM_ECW_MAX_OFFSET … #define AC_PARAM_ECW_MIN_OFFSET … #define AC_PARAM_AIFS_OFFSET … #define ACMHW_HWEN … #define ACMHW_BEQEN … #define ACMHW_VIQEN … #define ACMHW_VOQEN … #define ACMHW_BEQSTATUS … #define ACMHW_VIQSTATUS … #define ACMHW_VOQSTATUS … #define RETRY_LIMIT_SHORT_SHIFT … #define RETRY_LIMIT_LONG_SHIFT … #define NAV_UPPER_EN … #define NAV_UPPER … #define NAV_RTSRST … #define BW_OPMODE_20MHZ … #define BW_OPMODE_5G … #define BW_OPMODE_11J … #define RXERR_RPT_RST … #define RXERR_OFDM_PPDU … #define RXERR_OFDM_FALSE_ALARM … #define RXERR_OFDM_MPDU_OK … #define RXERR_OFDM_MPDU_FAIL … #define RXERR_CCK_PPDU … #define RXERR_CCK_FALSE_ALARM … #define RXERR_CCK_MPDU_OK … #define RXERR_CCK_MPDU_FAIL … #define RXERR_HT_PPDU … #define RXERR_HT_FALSE_ALARM … #define RXERR_HT_MPDU_TOTAL … #define RXERR_HT_MPDU_OK … #define RXERR_HT_MPDU_FAIL … #define RXERR_RX_FULL_DROP … #define SCR_TXUSEDK … #define SCR_RXUSEDK … #define SCR_TXENCENABLE … #define SCR_RXENCENABLE … #define SCR_SKBYA2 … #define SCR_NOSKMC … #define CAM_VALID … #define CAM_NOTVALID … #define CAM_USEDK … #define CAM_NONE … #define CAM_WEP40 … #define CAM_TKIP … #define CAM_AES … #define CAM_WEP104 … #define TOTAL_CAM_ENTRY … #define HALF_CAM_ENTRY … #define CAM_WRITE … #define CAM_READ … #define CAM_POLLINIG … #define WOW_PMEN … #define WOW_WOMEN … #define WOW_MAGIC … #define WOW_UWF … #define GPIOMUX_EN … #define GPIOSEL_GPIO … #define GPIOSEL_PHYDBG … #define GPIOSEL_BT … #define GPIOSEL_WLANDBG … #define GPIOSEL_GPIO_MASK … #define HST_RDBUSY … #define CPU_WTBUSY … #define IMR8190_DISABLED … #define IMR_CPUERR … #define IMR_ATIMEND … #define IMR_TBDOK … #define IMR_TBDER … #define IMR_BCNDMAINT8 … #define IMR_BCNDMAINT7 … #define IMR_BCNDMAINT6 … #define IMR_BCNDMAINT5 … #define IMR_BCNDMAINT4 … #define IMR_BCNDMAINT3 … #define IMR_BCNDMAINT2 … #define IMR_BCNDMAINT1 … #define IMR_BCNDOK8 … #define IMR_BCNDOK7 … #define IMR_BCNDOK6 … #define IMR_BCNDOK5 … #define IMR_BCNDOK4 … #define IMR_BCNDOK3 … #define IMR_BCNDOK2 … #define IMR_BCNDOK1 … #define IMR_TIMEOUT2 … #define IMR_TIMEOUT1 … #define IMR_TXFOVW … #define IMR_PSTIMEOUT … #define IMR_BCNINT … #define IMR_RXFOVW … #define IMR_RDU … #define IMR_RXCMDOK … #define IMR_BDOK … #define IMR_HIGHDOK … #define IMR_COMDOK … #define IMR_MGNTDOK … #define IMR_HCCADOK … #define IMR_BKDOK … #define IMR_BEDOK … #define IMR_VIDOK … #define IMR_VODOK … #define IMR_ROK … #define TPPOLL_BKQ … #define TPPOLL_BEQ … #define TPPOLL_VIQ … #define TPPOLL_VOQ … #define TPPOLL_BQ … #define TPPOLL_CQ … #define TPPOLL_MQ … #define TPPOLL_HQ … #define TPPOLL_HCCAQ … #define TPPOLL_STOPBK … #define TPPOLL_STOPBE … #define TPPOLL_STOPVI … #define TPPOLL_STOPVO … #define TPPOLL_STOPMGT … #define TPPOLL_STOPHIGH … #define TPPOLL_STOPHCCA … #define TPPOLL_SHIFT … #define CCX_CMD_CLM_ENABLE … #define CCX_CMD_NHM_ENABLE … #define CCX_CMD_FUNCTION_ENABLE … #define CCX_CMD_IGNORE_CCA … #define CCX_CMD_IGNORE_TXON … #define CCX_CLM_RESULT_READY … #define CCX_NHM_RESULT_READY … #define CCX_CMD_RESET … #define HWSET_MAX_SIZE_92S … #define EFUSE_MAX_SECTION … #define EFUSE_REAL_CONTENT_LEN … #define EFUSE_OOB_PROTECT_BYTES … #define RTL8190_EEPROM_ID … #define EEPROM_HPON … #define EEPROM_CLK … #define EEPROM_TESTR … #define EEPROM_VID … #define EEPROM_DID … #define EEPROM_SVID … #define EEPROM_SMID … #define EEPROM_MAC_ADDR … #define EEPROM_NODE_ADDRESS_BYTE_0 … #define EEPROM_PWDIFF … #define EEPROM_TXPOWERBASE … #define EEPROM_TX_PWR_INDEX_RANGE … #define EEPROM_TX_PWR_HT20_DIFF … #define DEFAULT_HT20_TXPWR_DIFF … #define EEPROM_TX_PWR_OFDM_DIFF … #define EEPROM_TXPWRGROUP … #define EEPROM_REGULATORY … #define TX_PWR_SAFETY_CHK … #define EEPROM_TXPWINDEX_CCK_24G … #define EEPROM_TXPWINDEX_OFDM_24G … #define EEPROM_HT2T_CH1_A … #define EEPROM_HT2T_CH7_A … #define EEPROM_HT2T_CH13_A … #define EEPROM_HT2T_CH1_B … #define EEPROM_HT2T_CH7_B … #define EEPROM_HT2T_CH13_B … #define EEPROM_TSSI_A … #define EEPROM_TSSI_B … #define EEPROM_RFIND_POWERDIFF … #define EEPROM_DEFAULT_LEGACYHTTXPOWERDIFF … #define EEPROM_THERMALMETER … #define EEPROM_BLUETOOTH_COEXIST … #define EEPROM_BLUETOOTH_TYPE … #define EEPROM_OPTIONAL … #define EEPROM_WOWLAN … #define EEPROM_CRYSTALCAP … #define EEPROM_CHANNELPLAN … #define EEPROM_VERSION … #define EEPROM_CUSTOMID … #define EEPROM_BOARDTYPE … #define EEPROM_CHANNEL_PLAN_FCC … #define EEPROM_CHANNEL_PLAN_IC … #define EEPROM_CHANNEL_PLAN_ETSI … #define EEPROM_CHANNEL_PLAN_SPAIN … #define EEPROM_CHANNEL_PLAN_FRANCE … #define EEPROM_CHANNEL_PLAN_MKK … #define EEPROM_CHANNEL_PLAN_MKK1 … #define EEPROM_CHANNEL_PLAN_ISRAEL … #define EEPROM_CHANNEL_PLAN_TELEC … #define EEPROM_CHANNEL_PLAN_GLOBAL_DOMAIN … #define EEPROM_CHANNEL_PLAN_WORLD_WIDE_13 … #define EEPROM_CHANNEL_PLAN_NCC … #define EEPROM_CHANNEL_PLAN_BY_HW_MASK … #define FW_DIG_DISABLE … #define FW_DIG_ENABLE … #define FW_DIG_HALT … #define FW_DIG_RESUME … #define FW_HIGH_PWR_DISABLE … #define FW_HIGH_PWR_ENABLE … #define FW_ADD_A2_ENTRY … #define FW_TXPWR_TRACK_ENABLE … #define FW_TXPWR_TRACK_DISABLE … #define FW_TXPWR_TRACK_THERMAL … #define FW_TXANT_SWITCH_ENABLE … #define FW_TXANT_SWITCH_DISABLE … #define FW_RA_INIT … #define FW_CTRL_DM_BY_DRIVER … #define FW_RA_IOT_BG_COMB … #define FW_RA_IOT_N_COMB … #define FW_RA_REFRESH … #define FW_RA_UPDATE_MASK … #define FW_RA_DISABLE … #define FW_RA_ACTIVE … #define FW_RA_DISABLE_RSSI_MASK … #define FW_RA_ENABLE_RSSI_MASK … #define FW_RA_RESET … #define FW_DM_DISABLE … #define FW_IQK_ENABLE … #define FW_IQK_SUCCESS … #define FW_IQK_FAIL … #define FW_OP_FAILURE … #define FW_TX_FEEDBACK_NONE … #define FW_TX_FEEDBACK_DTM_ENABLE … #define FW_TX_FEEDBACK_CCX_ENABL … #define FW_BB_RESET_ENABLE … #define FW_BB_RESET_DISABLE … #define FW_CCA_CHK_ENABLE … #define FW_CCK_RESET_CNT … #define FW_LPS_ENTER … #define FW_LPS_LEAVE … #define FW_INDIRECT_READ … #define FW_INDIRECT_WRITE … #define FW_CHAN_SET … #define RFPC … #define RCR_9356SEL … #define TCR_LRL_OFFSET … #define TCR_SRL_OFFSET … #define TCR_MXDMA_OFFSET … #define TCR_SAT … #define RCR_MXDMA_OFFSET … #define RCR_FIFO_OFFSET … #define RCR_ONLYERLPKT … #define CWR … #define RETRYCTR … #define CPU_GEN_SYSTEM_RESET … #define CCX_COMMAND_REG … #define CLM_PERIOD_REG … #define NHM_PERIOD_REG … #define NHM_THRESHOLD0 … #define NHM_THRESHOLD1 … #define NHM_THRESHOLD2 … #define NHM_THRESHOLD3 … #define NHM_THRESHOLD4 … #define NHM_THRESHOLD5 … #define NHM_THRESHOLD6 … #define CLM_RESULT_REG … #define NHM_RESULT_REG … #define NHM_RPI_COUNTER0 … #define NHM_RPI_COUNTER1 … #define NHM_RPI_COUNTER2 … #define NHM_RPI_COUNTER3 … #define NHM_RPI_COUNTER4 … #define NHM_RPI_COUNTER5 … #define NHM_RPI_COUNTER6 … #define NHM_RPI_COUNTER7 … #define HAL_8192S_HW_GPIO_OFF_BIT … #define HAL_8192S_HW_GPIO_OFF_MASK … #define HAL_8192S_HW_GPIO_WPS_BIT … #define RPMAC_RESET … #define RPMAC_TXSTART … #define RPMAC_TXLEGACYSIG … #define RPMAC_TXHTSIG1 … #define RPMAC_TXHTSIG2 … #define RPMAC_PHYDEBUG … #define RPMAC_TXPACKETNNM … #define RPMAC_TXIDLE … #define RPMAC_TXMACHEADER0 … #define RPMAC_TXMACHEADER1 … #define RPMAC_TXMACHEADER2 … #define RPMAC_TXMACHEADER3 … #define RPMAC_TXMACHEADER4 … #define RPMAC_TXMACHEADER5 … #define RPMAC_TXDATATYPE … #define RPMAC_TXRANDOMSEED … #define RPMAC_CCKPLCPPREAMBLE … #define RPMAC_CCKPLCPHEADER … #define RPMAC_CCKCRC16 … #define RPMAC_OFDMRXCRC32OK … #define RPMAC_OFDMRXCRC32ER … #define RPMAC_OFDMRXPARITYER … #define RPMAC_OFDMRXCRC8ER … #define RPMAC_CCKCRXRC16ER … #define RPMAC_CCKCRXRC32ER … #define RPMAC_CCKCRXRC32OK … #define RPMAC_TXSTATUS … #define RF_BB_CMD_ADDR … #define RF_BB_CMD_DATA … #define RFPGA0_RFMOD … #define RFPGA0_TXINFO … #define RFPGA0_PSDFUNCTION … #define RFPGA0_TXGAINSTAGE … #define RFPGA0_RFTIMING1 … #define RFPGA0_RFTIMING2 … #define RFPGA0_XA_HSSIPARAMETER1 … #define RFPGA0_XA_HSSIPARAMETER2 … #define RFPGA0_XB_HSSIPARAMETER1 … #define RFPGA0_XB_HSSIPARAMETER2 … #define RFPGA0_XC_HSSIPARAMETER1 … #define RFPGA0_XC_HSSIPARAMETER2 … #define RFPGA0_XD_HSSIPARAMETER1 … #define RFPGA0_XD_HSSIPARAMETER2 … #define RFPGA0_XA_LSSIPARAMETER … #define RFPGA0_XB_LSSIPARAMETER … #define RFPGA0_XC_LSSIPARAMETER … #define RFPGA0_XD_LSSIPARAMETER … #define RFPGA0_RFWAKEUP_PARAMETER … #define RFPGA0_RFSLEEPUP_PARAMETER … #define RFPGA0_XAB_SWITCHCONTROL … #define RFPGA0_XCD_SWITCHCONTROL … #define RFPGA0_XA_RFINTERFACEOE … #define RFPGA0_XB_RFINTERFACEOE … #define RFPGA0_XC_RFINTERFACEOE … #define RFPGA0_XD_RFINTERFACEOE … #define RFPGA0_XAB_RFINTERFACESW … #define RFPGA0_XCD_RFINTERFACESW … #define RFPGA0_XAB_RFPARAMETER … #define RFPGA0_XCD_RFPARAMETER … #define RFPGA0_ANALOGPARAMETER1 … #define RFPGA0_ANALOGPARAMETER2 … #define RFPGA0_ANALOGPARAMETER3 … #define RFPGA0_ANALOGPARAMETER4 … #define RFPGA0_XA_LSSIREADBACK … #define RFPGA0_XB_LSSIREADBACK … #define RFPGA0_XC_LSSIREADBACK … #define RFPGA0_XD_LSSIREADBACK … #define RFPGA0_PSDREPORT … #define TRANSCEIVERA_HSPI_READBACK … #define TRANSCEIVERB_HSPI_READBACK … #define RFPGA0_XAB_RFINTERFACERB … #define RFPGA0_XCD_RFINTERFACERB … #define RFPGA1_RFMOD … #define RFPGA1_TXBLOCK … #define RFPGA1_DEBUGSELECT … #define RFPGA1_TXINFO … #define RCCK0_SYSTEM … #define RCCK0_AFESETTING … #define RCCK0_CCA … #define RCCK0_RXAGC1 … #define RCCK0_RXAGC2 … #define RCCK0_RXHP … #define RCCK0_DSPPARAMETER1 … #define RCCK0_DSPPARAMETER2 … #define RCCK0_TXFILTER1 … #define RCCK0_TXFILTER2 … #define RCCK0_DEBUGPORT … #define RCCK0_FALSEALARMREPORT … #define RCCK0_TRSSIREPORT … #define RCCK0_RXREPORT … #define RCCK0_FACOUNTERLOWER … #define RCCK0_FACOUNTERUPPER … #define ROFDM0_LSTF … #define ROFDM0_TRXPATHENABLE … #define ROFDM0_TRMUXPAR … #define ROFDM0_TRSWISOLATION … #define ROFDM0_XARXAFE … #define ROFDM0_XARXIQIMBALANCE … #define ROFDM0_XBRXAFE … #define ROFDM0_XBRXIQIMBALANCE … #define ROFDM0_XCRXAFE … #define ROFDM0_XCRXIQIMBALANCE … #define ROFDM0_XDRXAFE … #define ROFDM0_XDRXIQIMBALANCE … #define ROFDM0_RXDETECTOR1 … #define ROFDM0_RXDETECTOR2 … #define ROFDM0_RXDETECTOR3 … #define ROFDM0_RXDETECTOR4 … #define ROFDM0_RXDSP … #define ROFDM0_CFO_AND_DAGC … #define ROFDM0_CCADROP_THRESHOLD … #define ROFDM0_ECCA_THRESHOLD … #define ROFDM0_XAAGCCORE1 … #define ROFDM0_XAAGCCORE2 … #define ROFDM0_XBAGCCORE1 … #define ROFDM0_XBAGCCORE2 … #define ROFDM0_XCAGCCORE1 … #define ROFDM0_XCAGCCORE2 … #define ROFDM0_XDAGCCORE1 … #define ROFDM0_XDAGCCORE2 … #define ROFDM0_AGCPARAMETER1 … #define ROFDM0_AGCPARAMETER2 … #define ROFDM0_AGCRSSITABLE … #define ROFDM0_HTSTFAGC … #define ROFDM0_XATXIQIMBALANCE … #define ROFDM0_XATXAFE … #define ROFDM0_XBTXIQIMBALANCE … #define ROFDM0_XBTXAFE … #define ROFDM0_XCTXIQIMBALANCE … #define ROFDM0_XCTXAFE … #define ROFDM0_XDTXIQIMBALANCE … #define ROFDM0_XDTXAFE … #define ROFDM0_RXHP_PARAMETER … #define ROFDM0_TXPSEUDO_NOISE_WGT … #define ROFDM0_FRAME_SYNC … #define ROFDM0_DFSREPORT … #define ROFDM0_TXCOEFF1 … #define ROFDM0_TXCOEFF2 … #define ROFDM0_TXCOEFF3 … #define ROFDM0_TXCOEFF4 … #define ROFDM0_TXCOEFF5 … #define ROFDM0_TXCOEFF6 … #define ROFDM1_LSTF … #define ROFDM1_TRXPATHENABLE … #define ROFDM1_CFO … #define ROFDM1_CSI1 … #define ROFDM1_SBD … #define ROFDM1_CSI2 … #define ROFDM1_CFOTRACKING … #define ROFDM1_TRXMESAURE1 … #define ROFDM1_INTF_DET … #define ROFDM1_PSEUDO_NOISESTATEAB … #define ROFDM1_PSEUDO_NOISESTATECD … #define ROFDM1_RX_PSEUDO_NOISE_WGT … #define ROFDM_PHYCOUNTER1 … #define ROFDM_PHYCOUNTER2 … #define ROFDM_PHYCOUNTER3 … #define ROFDM_SHORT_CFOAB … #define ROFDM_SHORT_CFOCD … #define ROFDM_LONG_CFOAB … #define ROFDM_LONG_CFOCD … #define ROFDM_TAIL_CFOAB … #define ROFDM_TAIL_CFOCD … #define ROFDM_PW_MEASURE1 … #define ROFDM_PW_MEASURE2 … #define ROFDM_BW_REPORT … #define ROFDM_AGC_REPORT … #define ROFDM_RXSNR … #define ROFDM_RXEVMCSI … #define ROFDM_SIG_REPORT … #define RTXAGC_RATE18_06 … #define RTXAGC_RATE54_24 … #define RTXAGC_CCK_MCS32 … #define RTXAGC_MCS03_MCS00 … #define RTXAGC_MCS07_MCS04 … #define RTXAGC_MCS11_MCS08 … #define RTXAGC_MCS15_MCS12 … #define RF_AC … #define RF_IQADJ_G1 … #define RF_IQADJ_G2 … #define RF_POW_TRSW … #define RF_GAIN_RX … #define RF_GAIN_TX … #define RF_TXM_IDAC … #define RF_BS_IQGEN … #define RF_MODE1 … #define RF_MODE2 … #define RF_RX_AGC_HP … #define RF_TX_AGC … #define RF_BIAS … #define RF_IPA … #define RF_POW_ABILITY … #define RF_MODE_AG … #define RF_CHANNEL … #define RF_CHNLBW … #define RF_TOP … #define RF_RX_G1 … #define RF_RX_G2 … #define RF_RX_BB2 … #define RF_RX_BB1 … #define RF_RCK1 … #define RF_RCK2 … #define RF_TX_G1 … #define RF_TX_G2 … #define RF_TX_G3 … #define RF_TX_BB1 … #define RF_T_METER … #define RF_SYN_G1 … #define RF_SYN_G2 … #define RF_SYN_G3 … #define RF_SYN_G4 … #define RF_SYN_G5 … #define RF_SYN_G6 … #define RF_SYN_G7 … #define RF_SYN_G8 … #define RF_RCK_OS … #define RF_TXPA_G1 … #define RF_TXPA_G2 … #define RF_TXPA_G3 … #define BRFMOD … #define BCCKEN … #define BOFDMEN … #define BXBTXAGC … #define BXCTXAGC … #define BXDTXAGC … #define B3WIRE_DATALENGTH … #define B3WIRE_ADDRESSLENGTH … #define BRFSI_RFENV … #define BLSSI_READADDRESS … #define BLSSI_READEDGE … #define BLSSI_READBACK_DATA … #define BADCLKPHASE … #define BCCK_SIDEBAND … #define BTX_AGCRATECCK … #endif
Codebase Browser
linux