/* SPDX-License-Identifier: GPL-2.0 */ /* Copyright(c) 2009-2012 Realtek Corporation.*/ #ifndef __RTL8723E_REG_H__ #define __RTL8723E_REG_H__ #define REG_SYS_ISO_CTRL … #define REG_SYS_FUNC_EN … #define REG_APS_FSMCO … #define REG_SYS_CLKR … #define REG_9346CR … #define REG_EE_VPD … #define REG_AFE_MISC … #define REG_SPS0_CTRL … #define REG_SPS_OCP_CFG … #define REG_RSV_CTRL … #define REG_RF_CTRL … #define REG_LDOA15_CTRL … #define REG_LDOV12D_CTRL … #define REG_LDOHCI12_CTRL … #define REG_LPLDO_CTRL … #define REG_AFE_XTAL_CTRL … #define REG_AFE_PLL_CTRL … #define REG_EFUSE_CTRL … #define REG_EFUSE_TEST … #define REG_PWR_DATA … #define REG_CAL_TIMER … #define REG_ACLK_MON … #define REG_GPIO_MUXCFG … #define REG_GPIO_IO_SEL … #define REG_MAC_PINMUX_CFG … #define REG_GPIO_PIN_CTRL … #define REG_GPIO_INTM … #define REG_LEDCFG0 … #define REG_LEDCFG1 … #define REG_LEDCFG2 … #define REG_LEDCFG3 … #define REG_FSIMR … #define REG_FSISR … #define REG_GPIO_PIN_CTRL_2 … #define REG_GPIO_IO_SEL_2 … #define REG_MULTI_FUNC_CTRL … #define REG_MCUFWDL … #define REG_HMEBOX_EXT_0 … #define REG_HMEBOX_EXT_1 … #define REG_HMEBOX_EXT_2 … #define REG_HMEBOX_EXT_3 … #define REG_BIST_SCAN … #define REG_BIST_RPT … #define REG_BIST_ROM_RPT … #define REG_USB_SIE_INTF … #define REG_PCIE_MIO_INTF … #define REG_PCIE_MIO_INTD … #define REG_SYS_CFG … #define REG_GPIO_OUTSTS … #define REG_CR … #define REG_PBP … #define REG_TRXDMA_CTRL … #define REG_TRXFF_BNDY … #define REG_TRXFF_STATUS … #define REG_RXFF_PTR … #define REG_HIMR … #define REG_HISR … #define REG_HIMRE … #define REG_HISRE … #define REG_CPWM … #define REG_FWIMR … #define REG_FWISR … #define REG_PKTBUF_DBG_CTRL … #define REG_PKTBUF_DBG_DATA_L … #define REG_PKTBUF_DBG_DATA_H … #define REG_TC0_CTRL … #define REG_TC1_CTRL … #define REG_TC2_CTRL … #define REG_TC3_CTRL … #define REG_TC4_CTRL … #define REG_TCUNIT_BASE … #define REG_MBIST_START … #define REG_MBIST_DONE … #define REG_MBIST_FAIL … #define REG_C2HEVT_MSG_NORMAL … #define REG_C2HEVT_MSG_TEST … #define REG_MCUTST_1 … #define REG_FMETHR … #define REG_HMETFR … #define REG_HMEBOX_0 … #define REG_HMEBOX_1 … #define REG_HMEBOX_2 … #define REG_HMEBOX_3 … #define REG_LLT_INIT … #define REG_BB_ACCEESS_CTRL … #define REG_BB_ACCESS_DATA … #define REG_RQPN … #define REG_FIFOPAGE … #define REG_TDECTRL … #define REG_TXDMA_OFFSET_CHK … #define REG_TXDMA_STATUS … #define REG_RQPN_NPQ … #define REG_RXDMA_AGG_PG_TH … #define REG_RXPKT_NUM … #define REG_RXDMA_STATUS … #define REG_PCIE_CTRL_REG … #define REG_INT_MIG … #define REG_BCNQ_DESA … #define REG_HQ_DESA … #define REG_MGQ_DESA … #define REG_VOQ_DESA … #define REG_VIQ_DESA … #define REG_BEQ_DESA … #define REG_BKQ_DESA … #define REG_RX_DESA … #define REG_DBI … #define REG_MDIO … #define REG_DBG_SEL … #define REG_PCIE_HRPWM … #define REG_PCIE_HCPWM … #define REG_UART_CTRL … #define REG_UART_TX_DESA … #define REG_UART_RX_DESA … #define REG_HDAQ_DESA_NODEF … #define REG_CMDQ_DESA_NODEF … #define REG_VOQ_INFORMATION … #define REG_VIQ_INFORMATION … #define REG_BEQ_INFORMATION … #define REG_BKQ_INFORMATION … #define REG_MGQ_INFORMATION … #define REG_HGQ_INFORMATION … #define REG_BCNQ_INFORMATION … #define REG_CPU_MGQ_INFORMATION … #define REG_FWHW_TXQ_CTRL … #define REG_HWSEQ_CTRL … #define REG_TXPKTBUF_BCNQ_BDNY … #define REG_TXPKTBUF_MGQ_BDNY … #define REG_MULTI_BCNQ_EN … #define REG_MULTI_BCNQ_OFFSET … #define REG_SPEC_SIFS … #define REG_RL … #define REG_DARFRC … #define REG_RARFRC … #define REG_RRSR … #define REG_ARFR0 … #define REG_ARFR1 … #define REG_ARFR2 … #define REG_ARFR3 … #define REG_AGGLEN_LMT … #define REG_AMPDU_MIN_SPACE … #define REG_TXPKTBUF_WMAC_LBK_BF_HD … #define REG_FAST_EDCA_CTRL … #define REG_RD_RESP_PKT_TH … #define REG_INIRTS_RATE_SEL … #define REG_INIDATA_RATE_SEL … #define REG_POWER_STATUS … #define REG_POWER_STAGE1 … #define REG_POWER_STAGE2 … #define REG_PKT_LIFE_TIME … #define REG_STBC_SETTING … #define REG_PROT_MODE_CTRL … #define REG_BAR_MODE_CTRL … #define REG_RA_TRY_RATE_AGG_LMT … #define REG_NQOS_SEQ … #define REG_QOS_SEQ … #define REG_NEED_CPU_HANDLE … #define REG_PKT_LOSE_RPT … #define REG_PTCL_ERR_STATUS … #define REG_DUMMY … #define REG_EDCA_VO_PARAM … #define REG_EDCA_VI_PARAM … #define REG_EDCA_BE_PARAM … #define REG_EDCA_BK_PARAM … #define REG_BCNTCFG … #define REG_PIFS … #define REG_RDG_PIFS … #define REG_SIFS_CTX … #define REG_SIFS_TRX … #define REG_AGGR_BREAK_TIME … #define REG_SLOT … #define REG_TX_PTCL_CTRL … #define REG_TXPAUSE … #define REG_DIS_TXREQ_CLR … #define REG_RD_CTRL … #define REG_TBTT_PROHIBIT … #define REG_RD_NAV_NXT … #define REG_NAV_PROT_LEN … #define REG_BCN_CTRL … #define REG_MBID_NUM … #define REG_DUAL_TSF_RST … #define REG_BCN_INTERVAL … #define REG_MBSSID_BCN_SPACE … #define REG_DRVERLYINT … #define REG_BCNDMATIM … #define REG_ATIMWND … #define REG_USTIME_TSF … #define REG_BCN_MAX_ERR … #define REG_RXTSF_OFFSET_CCK … #define REG_RXTSF_OFFSET_OFDM … #define REG_TSFTR … #define REG_INIT_TSFTR … #define REG_PSTIMER … #define REG_TIMER0 … #define REG_TIMER1 … #define REG_ACMHWCTRL … #define REG_ACMRSTCTRL … #define REG_ACMAVG … #define REG_VO_ADMTIME … #define REG_VI_ADMTIME … #define REG_BE_ADMTIME … #define REG_EDCA_RANDOM_GEN … #define REG_SCH_TXCMD … #define REG_APSD_CTRL … #define REG_BWOPMODE … #define REG_TCR … #define REG_RCR … #define REG_RX_PKT_LIMIT … #define REG_RX_DLK_TIME … #define REG_RX_DRVINFO_SZ … #define REG_MACID … #define REG_BSSID … #define REG_MAR … #define REG_MBIDCAMCFG … #define REG_USTIME_EDCA … #define REG_MAC_SPEC_SIFS … #define REG_RESP_SIFS_CCK … #define REG_RESP_SIFS_OFDM … #define REG_ACKTO … #define REG_CTS2TO … #define REG_EIFS … #define REG_NAV_CTRL … #define REG_BACAMCMD … #define REG_BACAMCONTENT … #define REG_LBDLY … #define REG_FWDLY … #define REG_RXERR_RPT … #define REG_WMAC_TRXPTCL_CTL … #define REG_CAMCMD … #define REG_CAMWRITE … #define REG_CAMREAD … #define REG_CAMDBG … #define REG_SECCFG … #define REG_WOW_CTRL … #define REG_PSSTATUS … #define REG_PS_RX_INFO … #define REG_LPNAV_CTRL … #define REG_WKFMCAM_CMD … #define REG_WKFMCAM_RWD … #define REG_RXFLTMAP0 … #define REG_RXFLTMAP1 … #define REG_RXFLTMAP2 … #define REG_BCN_PSR_RPT … #define REG_CALB32K_CTRL … #define REG_PKT_MON_CTRL … #define REG_BT_COEX_TABLE … #define REG_WMAC_RESP_TXINFO … #define REG_USB_INFO … #define REG_USB_SPECIAL_OPTION … #define REG_USB_DMA_AGG_TO … #define REG_USB_AGG_TO … #define REG_USB_AGG_TH … #define REG_TEST_USB_TXQS … #define REG_TEST_SIE_VID … #define REG_TEST_SIE_PID … #define REG_TEST_SIE_OPTIONAL … #define REG_TEST_SIE_CHIRP_K … #define REG_TEST_SIE_PHY … #define REG_TEST_SIE_MAC_ADDR … #define REG_TEST_SIE_STRING … #define REG_NORMAL_SIE_VID … #define REG_NORMAL_SIE_PID … #define REG_NORMAL_SIE_OPTIONAL … #define REG_NORMAL_SIE_EP … #define REG_NORMAL_SIE_PHY … #define REG_NORMAL_SIE_MAC_ADDR … #define REG_NORMAL_SIE_STRING … #define CR9346 … #define MSR … #define ISR … #define TSFR … #define MACIDR0 … #define MACIDR4 … #define PBP … #define IDR0 … #define IDR4 … #define UNUSED_REGISTER … #define DCAM … #define PSR … #define BBADDR … #define PHYDATAR … #define INVALID_BBRF_VALUE … #define MAX_MSS_DENSITY_2T … #define MAX_MSS_DENSITY_1T … #define CMDEEPROM_EN … #define CMDEEPROM_SEL … #define CMD9346CR_9356SEL … #define AUTOLOAD_EEPROM … #define AUTOLOAD_EFUSE … #define GPIOSEL_GPIO … #define GPIOSEL_ENBT … #define GPIO_IN … #define GPIO_OUT … #define GPIO_IO_SEL … #define GPIO_MOD … #define MSR_NOLINK … #define MSR_ADHOC … #define MSR_INFRA … #define MSR_AP … #define RRSR_RSC_OFFSET … #define RRSR_SHORT_OFFSET … #define RRSR_RSC_BW_40M … #define RRSR_RSC_UPSUBCHNL … #define RRSR_RSC_LOWSUBCHNL … #define RRSR_SHORT … #define RRSR_1M … #define RRSR_2M … #define RRSR_5_5M … #define RRSR_11M … #define RRSR_6M … #define RRSR_9M … #define RRSR_12M … #define RRSR_18M … #define RRSR_24M … #define RRSR_36M … #define RRSR_48M … #define RRSR_54M … #define RRSR_MCS0 … #define RRSR_MCS1 … #define RRSR_MCS2 … #define RRSR_MCS3 … #define RRSR_MCS4 … #define RRSR_MCS5 … #define RRSR_MCS6 … #define RRSR_MCS7 … #define BRSR_ACKSHORTPMB … #define RATR_1M … #define RATR_2M … #define RATR_55M … #define RATR_11M … #define RATR_6M … #define RATR_9M … #define RATR_12M … #define RATR_18M … #define RATR_24M … #define RATR_36M … #define RATR_48M … #define RATR_54M … #define RATR_MCS0 … #define RATR_MCS1 … #define RATR_MCS2 … #define RATR_MCS3 … #define RATR_MCS4 … #define RATR_MCS5 … #define RATR_MCS6 … #define RATR_MCS7 … #define RATR_MCS8 … #define RATR_MCS9 … #define RATR_MCS10 … #define RATR_MCS11 … #define RATR_MCS12 … #define RATR_MCS13 … #define RATR_MCS14 … #define RATR_MCS15 … #define RATE_1M … #define RATE_2M … #define RATE_5_5M … #define RATE_11M … #define RATE_6M … #define RATE_9M … #define RATE_12M … #define RATE_18M … #define RATE_24M … #define RATE_36M … #define RATE_48M … #define RATE_54M … #define RATE_MCS0 … #define RATE_MCS1 … #define RATE_MCS2 … #define RATE_MCS3 … #define RATE_MCS4 … #define RATE_MCS5 … #define RATE_MCS6 … #define RATE_MCS7 … #define RATE_MCS8 … #define RATE_MCS9 … #define RATE_MCS10 … #define RATE_MCS11 … #define RATE_MCS12 … #define RATE_MCS13 … #define RATE_MCS14 … #define RATE_MCS15 … #define RATE_ALL_CCK … #define RATE_ALL_OFDM_AG … #define RATE_ALL_OFDM_1SS … #define RATE_ALL_OFDM_2SS … #define BW_OPMODE_20MHZ … #define BW_OPMODE_5G … #define BW_OPMODE_11J … #define CAM_VALID … #define CAM_NOTVALID … #define CAM_USEDK … #define CAM_NONE … #define CAM_WEP40 … #define CAM_TKIP … #define CAM_AES … #define CAM_WEP104 … #define TOTAL_CAM_ENTRY … #define HALF_CAM_ENTRY … #define CAM_WRITE … #define CAM_READ … #define CAM_POLLINIG … #define SCR_USEDK … #define SCR_TXSEC_ENABLE … #define SCR_RXSEC_ENABLE … #define WOW_PMEN … #define WOW_WOMEN … #define WOW_MAGIC … #define WOW_UWF … #define IMR8190_DISABLED … #define IMR_BCNDMAINT6 … #define IMR_BCNDMAINT5 … #define IMR_BCNDMAINT4 … #define IMR_BCNDMAINT3 … #define IMR_BCNDMAINT2 … #define IMR_BCNDMAINT1 … #define IMR_BCNDOK8 … #define IMR_BCNDOK7 … #define IMR_BCNDOK6 … #define IMR_BCNDOK5 … #define IMR_BCNDOK4 … #define IMR_BCNDOK3 … #define IMR_BCNDOK2 … #define IMR_BCNDOK1 … #define IMR_TIMEOUT2 … #define IMR_TIMEOUT1 … #define IMR_TXFOVW … #define IMR_PSTIMEOUT … #define IMR_BCNINT … #define IMR_RXFOVW … #define IMR_RDU … #define IMR_ATIMEND … #define IMR_BDOK … #define IMR_HIGHDOK … #define IMR_TBDOK … #define IMR_MGNTDOK … #define IMR_TBDER … #define IMR_BKDOK … #define IMR_BEDOK … #define IMR_VIDOK … #define IMR_VODOK … #define IMR_ROK … #define IMR_TXERR … #define IMR_RXERR … #define IMR_CPWM … #define IMR_OCPINT … #define IMR_WLANOFF … /* 8723E series PCIE Host IMR/ISR bit */ /* IMR DW0 Bit 0-31 */ #define PHIMR_TIMEOUT2 … #define PHIMR_TIMEOUT1 … #define PHIMR_PSTIMEOUT … #define PHIMR_GTINT4 … #define PHIMR_GTINT3 … #define PHIMR_TXBCNERR … #define PHIMR_TXBCNOK … #define PHIMR_TSF_BIT32_TOGGLE … #define PHIMR_BCNDMAINT3 … #define PHIMR_BCNDMAINT2 … #define PHIMR_BCNDMAINT1 … #define PHIMR_BCNDMAINT0 … #define PHIMR_BCNDOK3 … #define PHIMR_BCNDOK2 … #define PHIMR_BCNDOK1 … #define PHIMR_BCNDOK0 … #define PHIMR_HSISR_IND_ON … #define PHIMR_BCNDMAINT_E … #define PHIMR_ATIMEND_E … #define PHIMR_ATIM_CTW_END … #define PHIMR_HISRE_IND … #define PHIMR_C2HCMD … #define PHIMR_CPWM2 … #define PHIMR_CPWM … #define PHIMR_HIGHDOK … #define PHIMR_MGNTDOK … #define PHIMR_BKDOK … #define PHIMR_BEDOK … #define PHIMR_VIDOK … #define PHIMR_VODOK … #define PHIMR_RDU … #define PHIMR_ROK … /* PCIE Host Interrupt Status Extension bit */ #define PHIMR_BCNDMAINT7 … #define PHIMR_BCNDMAINT6 … #define PHIMR_BCNDMAINT5 … #define PHIMR_BCNDMAINT4 … #define PHIMR_BCNDOK7 … #define PHIMR_BCNDOK6 … #define PHIMR_BCNDOK5 … #define PHIMR_BCNDOK4 … /* bit12-15: RSVD */ #define PHIMR_TXERR … #define PHIMR_RXERR … #define PHIMR_TXFOVW … #define PHIMR_RXFOVW … /* bit2-7: RSVD */ #define PHIMR_OCPINT … #define HWSET_MAX_SIZE … #define EFUSE_MAX_SECTION … #define EFUSE_REAL_CONTENT_LEN … #define EFUSE_OOB_PROTECT_BYTES … #define EEPROM_DEFAULT_TSSI … #define EEPROM_DEFAULT_TXPOWERDIFF … #define EEPROM_DEFAULT_CRYSTALCAP … #define EEPROM_DEFAULT_BOARDTYPE … #define EEPROM_DEFAULT_TXPOWER … #define EEPROM_DEFAULT_HT2T_TXPWR … #define EEPROM_DEFAULT_LEGACYHTTXPOWERDIFF … #define EEPROM_DEFAULT_THERMALMETER … #define EEPROM_DEFAULT_ANTTXPOWERDIFF … #define EEPROM_DEFAULT_TXPWDIFF_CRYSTALCAP … #define EEPROM_DEFAULT_TXPOWERLEVEL … #define EEPROM_DEFAULT_HT40_2SDIFF … #define EEPROM_DEFAULT_HT20_DIFF … #define EEPROM_DEFAULT_LEGACYHTTXPOWERDIFF … #define EEPROM_DEFAULT_HT40_PWRMAXOFFSET … #define EEPROM_DEFAULT_HT20_PWRMAXOFFSET … #define EEPROM_DEFAULT_PID … #define EEPROM_DEFAULT_VID … #define EEPROM_DEFAULT_CUSTOMERID … #define EEPROM_DEFAULT_SUBCUSTOMERID … #define EEPROM_DEFAULT_VERSION … #define EEPROM_CHANNEL_PLAN_FCC … #define EEPROM_CHANNEL_PLAN_IC … #define EEPROM_CHANNEL_PLAN_ETSI … #define EEPROM_CHANNEL_PLAN_SPAIN … #define EEPROM_CHANNEL_PLAN_FRANCE … #define EEPROM_CHANNEL_PLAN_MKK … #define EEPROM_CHANNEL_PLAN_MKK1 … #define EEPROM_CHANNEL_PLAN_ISRAEL … #define EEPROM_CHANNEL_PLAN_TELEC … #define EEPROM_CHANNEL_PLAN_GLOBAL_DOMAIN … #define EEPROM_CHANNEL_PLAN_WORLD_WIDE_13 … #define EEPROM_CHANNEL_PLAN_NCC … #define EEPROM_CHANNEL_PLAN_BY_HW_MASK … #define EEPROM_CID_DEFAULT … #define EEPROM_CID_TOSHIBA … #define EEPROM_CID_CCX … #define EEPROM_CID_QMI … #define EEPROM_CID_WHQL … #define RTL8192_EEPROM_ID … #define RTL8190_EEPROM_ID … #define EEPROM_HPON … #define EEPROM_CLK … #define EEPROM_TESTR … #define EEPROM_VID … #define EEPROM_DID … #define EEPROM_SVID … #define EEPROM_SMID … #define EEPROM_MAC_ADDR … #define EEPROM_CCK_TX_PWR_INX … #define EEPROM_HT40_1S_TX_PWR_INX … #define EEPROM_HT40_2S_TX_PWR_INX_DIFF … #define EEPROM_HT20_TX_PWR_INX_DIFF … #define EEPROM_OFDM_TX_PWR_INX_DIFF … #define EEPROM_HT40_MAX_PWR_OFFSET … #define EEPROM_HT20_MAX_PWR_OFFSET … #define EEPROM_THERMAL_METER … #define EEPROM_XTAL_K … #define EEPROM_RF_OPT1 … #define EEPROM_RF_OPT2 … #define EEPROM_RF_OPT3 … #define EEPROM_RF_OPT4 … #define EEPROM_CHANNEL_PLAN … #define EEPROM_VERSION … #define EEPROM_CUSTOMER_ID … #define EEPROM_PWRDIFF … #define EEPROM_TXPOWERCCK … #define EEPROM_TXPOWERHT40_1S … #define EEPROM_TXPOWERHT40_2SDIFF … #define EEPROM_TXPOWERHT20DIFF … #define EEPROM_TXPOWER_OFDMDIFF … #define EEPROM_TXPWR_GROUP … #define EEPROM_TSSI_A … #define EEPROM_TSSI_B … #define EEPROM_CHANNELPLAN … #define RF_OPTION1 … #define RF_OPTION2 … #define RF_OPTION3 … #define RF_OPTION4 … #define STOPBECON … #define STOPHIGHT … #define STOPMGT … #define STOPVO … #define STOPVI … #define STOPBE … #define STOPBK … #define RCR_APPFCS … #define RCR_APP_MIC … #define RCR_APP_ICV … #define RCR_APP_PHYST_RXFF … #define RCR_APP_BA_SSN … #define RCR_ENMBID … #define RCR_LSIGEN … #define RCR_MFBEN … #define RCR_HTC_LOC_CTRL … #define RCR_AMF … #define RCR_ACF … #define RCR_ADF … #define RCR_AICV … #define RCR_ACRC32 … #define RCR_CBSSID_BCN … #define RCR_CBSSID_DATA … #define RCR_CBSSID … #define RCR_APWRMGT … #define RCR_ADD3 … #define RCR_AB … #define RCR_AM … #define RCR_APM … #define RCR_AAP … #define RCR_MXDMA_OFFSET … #define RCR_FIFO_OFFSET … #define RSV_CTRL … #define RD_CTRL … #define REG_USB_INFO … #define REG_USB_SPECIAL_OPTION … #define REG_USB_DMA_AGG_TO … #define REG_USB_AGG_TO … #define REG_USB_AGG_TH … #define REG_USB_VID … #define REG_USB_PID … #define REG_USB_OPTIONAL … #define REG_USB_CHIRP_K … #define REG_USB_PHY … #define REG_USB_MAC_ADDR … #define REG_USB_HRPWM … #define REG_USB_HCPWM … #define SW18_FPWM … #define ISO_MD2PP … #define ISO_UA2USB … #define ISO_UD2CORE … #define ISO_PA2PCIE … #define ISO_PD2CORE … #define ISO_IP2MAC … #define ISO_DIOP … #define ISO_DIOE … #define ISO_EB2CORE … #define ISO_DIOR … #define PWC_EV25V … #define PWC_EV12V … #define FEN_BBRSTB … #define FEN_BB_GLB_RSTN … #define FEN_USBA … #define FEN_UPLL … #define FEN_USBD … #define FEN_DIO_PCIE … #define FEN_PCIEA … #define FEN_PPLL … #define FEN_PCIED … #define FEN_DIOE … #define FEN_CPUEN … #define FEN_DCORE … #define FEN_ELDR … #define FEN_DIO_RF … #define FEN_HWPDN … #define FEN_MREGEN … #define PFM_LDALL … #define PFM_ALDN … #define PFM_LDKP … #define PFM_WOWL … #define ENPDN … #define PDN_PL … #define APFM_ONMAC … #define APFM_OFF … #define APFM_RSM … #define AFSM_HSUS … #define AFSM_PCIE … #define APDM_MAC … #define APDM_HOST … #define APDM_HPDN … #define RDY_MACON … #define SUS_HOST … #define ROP_ALD … #define ROP_PWR … #define ROP_SPS … #define SOP_MRST … #define SOP_FUSE … #define SOP_ABG … #define SOP_AMB … #define SOP_RCK … #define SOP_A8M … #define XOP_BTCK … #define ANAD16V_EN … #define ANA8M … #define MACSLP … #define LOADER_CLK_EN … #define _80M_SSC_DIS … #define _80M_SSC_EN_HO … #define PHY_SSC_RSTB … #define SEC_CLK_EN … #define MAC_CLK_EN … #define SYS_CLK_EN … #define RING_CLK_EN … #define BOOT_FROM_EEPROM … #define EEPROM_EN … #define AFE_BGEN … #define AFE_MBEN … #define MAC_ID_EN … #define WLOCK_ALL … #define WLOCK_00 … #define WLOCK_04 … #define WLOCK_08 … #define WLOCK_40 … #define R_DIS_PRST_0 … #define R_DIS_PRST_1 … #define LOCK_ALL_EN … #define RF_EN … #define RF_RSTB … #define RF_SDMRSTB … #define LDA15_EN … #define LDA15_STBY … #define LDA15_OBUF … #define LDA15_REG_VOS … #define _LDA15_VOADJ(x) … #define LDV12_EN … #define LDV12_SDBY … #define LPLDO_HSM … #define LPLDO_LSM_DIS … #define _LDV12_VADJ(x) … #define XTAL_EN … #define XTAL_BSEL … #define _XTAL_BOSC(x) … #define _XTAL_CADJ(x) … #define XTAL_GATE_USB … #define _XTAL_USB_DRV(x) … #define XTAL_GATE_AFE … #define _XTAL_AFE_DRV(x) … #define XTAL_RF_GATE … #define _XTAL_RF_DRV(x) … #define XTAL_GATE_DIG … #define _XTAL_DIG_DRV(x) … #define XTAL_BT_GATE … #define _XTAL_BT_DRV(x) … #define _XTAL_GPIO(x) … #define CKDLY_AFE … #define CKDLY_USB … #define CKDLY_DIG … #define CKDLY_BT … #define APLL_EN … #define APLL_320_EN … #define APLL_FREF_SEL … #define APLL_EDGE_SEL … #define APLL_WDOGB … #define APLL_LPFEN … #define APLL_REF_CLK_13MHZ … #define APLL_REF_CLK_19_2MHZ … #define APLL_REF_CLK_20MHZ … #define APLL_REF_CLK_25MHZ … #define APLL_REF_CLK_26MHZ … #define APLL_REF_CLK_38_4MHZ … #define APLL_REF_CLK_40MHZ … #define APLL_320EN … #define APLL_80EN … #define APLL_1MEN … #define ALD_EN … #define EF_PD … #define EF_FLAG … #define EF_TRPT … #define LDOE25_EN … #define RSM_EN … #define TIMER_EN … #define TRSW0EN … #define TRSW1EN … #define EROM_EN … #define ENBT … #define ENUART … #define UART_910 … #define ENPMAC … #define SIC_SWRST … #define ENSIC … #define SIC_23 … #define ENHDP … #define SIC_LBK … #define LED0PL … #define LED1PL … #define LED0DIS … #define MCUFWDL_EN … #define MCUFWDL_RDY … #define FWDL_CHKSUM_RPT … #define MACINI_RDY … #define BBINI_RDY … #define RFINI_RDY … #define WINTINI_RDY … #define CPRST … #define XCLK_VLD … #define ACLK_VLD … #define UCLK_VLD … #define PCLK_VLD … #define PCIRSTB … #define V15_VLD … #define TRP_B15V_EN … #define SIC_IDLE … #define BD_MAC2 … #define BD_MAC1 … #define IC_MACPHY_MODE … #define BT_FUNC … #define VENDOR_ID … #define PAD_HWPD_IDN … #define TRP_VAUX_EN … #define TRP_BT_EN … #define BD_PKG_SEL … #define BD_HCI_SEL … #define TYPE_ID … #define CHIP_VER_RTL_MASK … #define CHIP_VER_RTL_SHIFT … #define REG_LBMODE … #define HCI_TXDMA_EN … #define HCI_RXDMA_EN … #define TXDMA_EN … #define RXDMA_EN … #define PROTOCOL_EN … #define SCHEDULE_EN … #define MACTXEN … #define MACRXEN … #define ENSWBCN … #define ENSEC … #define _NETTYPE(x) … #define MASK_NETTYPE … #define NT_NO_LINK … #define NT_LINK_AD_HOC … #define NT_LINK_AP … #define NT_AS_AP … #define _LBMODE(x) … #define MASK_LBMODE … #define LOOPBACK_NORMAL … #define LOOPBACK_IMMEDIATELY … #define LOOPBACK_MAC_DELAY … #define LOOPBACK_PHY … #define LOOPBACK_DMA … #define GET_RX_PAGE_SIZE(value) … #define GET_TX_PAGE_SIZE(value) … #define _PSRX_MASK … #define _PSTX_MASK … #define _PSRX(x) … #define _PSTX(x) … #define PBP_64 … #define PBP_128 … #define PBP_256 … #define PBP_512 … #define PBP_1024 … #define RXDMA_ARBBW_EN … #define RXSHFT_EN … #define RXDMA_AGG_EN … #define QS_VO_QUEUE … #define QS_VI_QUEUE … #define QS_BE_QUEUE … #define QS_BK_QUEUE … #define QS_MANAGER_QUEUE … #define QS_HIGH_QUEUE … #define HQSEL_VOQ … #define HQSEL_VIQ … #define HQSEL_BEQ … #define HQSEL_BKQ … #define HQSEL_MGTQ … #define HQSEL_HIQ … #define _TXDMA_HIQ_MAP(x) … #define _TXDMA_MGQ_MAP(x) … #define _TXDMA_BKQ_MAP(x) … #define _TXDMA_BEQ_MAP(x) … #define _TXDMA_VIQ_MAP(x) … #define _TXDMA_VOQ_MAP(x) … #define QUEUE_LOW … #define QUEUE_NORMAL … #define QUEUE_HIGH … #define _LLT_NO_ACTIVE … #define _LLT_WRITE_ACCESS … #define _LLT_READ_ACCESS … #define _LLT_INIT_DATA(x) … #define _LLT_INIT_ADDR(x) … #define _LLT_OP(x) … #define _LLT_OP_VALUE(x) … #define BB_WRITE_READ_MASK … #define BB_WRITE_EN … #define BB_READ_EN … #define _HPQ(x) … #define _LPQ(x) … #define _PUBQ(x) … #define _NPQ(x) … #define HPQ_PUBLIC_DIS … #define LPQ_PUBLIC_DIS … #define LD_RQPN … #define BCN_VALID … #define BCN_HEAD(x) … #define BCN_HEAD_MASK … #define BLK_DESC_NUM_SHIFT … #define BLK_DESC_NUM_MASK … #define DROP_DATA_EN … #define EN_AMPDU_RTY_NEW … #define _INIRTSMCS_SEL(x) … #define _SPEC_SIFS_CCK(x) … #define _SPEC_SIFS_OFDM(x) … #define RATE_REG_BITMAP_ALL … #define _RRSC_BITMAP(x) … #define _RRSR_RSC(x) … #define RRSR_RSC_RESERVED … #define RRSR_RSC_UPPER_SUBCHANNEL … #define RRSR_RSC_LOWER_SUBCHANNEL … #define RRSR_RSC_DUPLICATE_MODE … #define USE_SHORT_G1 … #define _AGGLMT_MCS0(x) … #define _AGGLMT_MCS1(x) … #define _AGGLMT_MCS2(x) … #define _AGGLMT_MCS3(x) … #define _AGGLMT_MCS4(x) … #define _AGGLMT_MCS5(x) … #define _AGGLMT_MCS6(x) … #define _AGGLMT_MCS7(x) … #define RETRY_LIMIT_SHORT_SHIFT … #define RETRY_LIMIT_LONG_SHIFT … #define _DARF_RC1(x) … #define _DARF_RC2(x) … #define _DARF_RC3(x) … #define _DARF_RC4(x) … #define _DARF_RC5(x) … #define _DARF_RC6(x) … #define _DARF_RC7(x) … #define _DARF_RC8(x) … #define _RARF_RC1(x) … #define _RARF_RC2(x) … #define _RARF_RC3(x) … #define _RARF_RC4(x) … #define _RARF_RC5(x) … #define _RARF_RC6(x) … #define _RARF_RC7(x) … #define _RARF_RC8(x) … #define AC_PARAM_TXOP_LIMIT_OFFSET … #define AC_PARAM_ECW_MAX_OFFSET … #define AC_PARAM_ECW_MIN_OFFSET … #define AC_PARAM_AIFS_OFFSET … #define _AIFS(x) … #define _ECW_MAX_MIN(x) … #define _TXOP_LIMIT(x) … #define _BCNIFS(x) … #define _BCNECW(x) … #define _LRL(x) … #define _SRL(x) … #define _SIFS_CCK_CTX(x) … #define _SIFS_CCK_TRX(x) … #define _SIFS_OFDM_CTX(x) … #define _SIFS_OFDM_TRX(x) … #define _TBTT_PROHIBIT_HOLD(x) … #define DIS_EDCA_CNT_DWN … #define EN_MBSSID … #define EN_TXBCN_RPT … #define EN_BCN_FUNCTION … #define TSFTR_RST … #define TSFTR1_RST … #define STOP_BCNQ … #define DIS_TSF_UDT0_NORMAL_CHIP … #define DIS_TSF_UDT0_TEST_CHIP … #define ACMHW_HWEN … #define ACMHW_BEQEN … #define ACMHW_VIQEN … #define ACMHW_VOQEN … #define ACMHW_BEQSTATUS … #define ACMHW_VIQSTATUS … #define ACMHW_VOQSTATUS … #define APSDOFF … #define APSDOFF_STATUS … #define BW_20MHZ … #define RATE_BITMAP_ALL … #define RATE_RRSR_CCK_ONLY_1M … #define TSFRST … #define DIS_GCLK … #define PAD_SEL … #define PWR_ST … #define PWRBIT_OW_EN … #define ACRC … #define CFENDFORM … #define ICV … #define AAP … #define APM … #define AM … #define AB … #define ADD3 … #define APWRMGT … #define CBSSID … #define CBSSID_DATA … #define CBSSID_BCN … #define ACRC32 … #define AICV … #define ADF … #define ACF … #define AMF … #define HTC_LOC_CTRL … #define UC_DATA_EN … #define BM_DATA_EN … #define MFBEN … #define LSIGEN … #define ENMBID … #define APP_BASSN … #define APP_PHYSTS … #define APP_ICV … #define APP_MIC … #define APP_FCS … #define _MIN_SPACE(x) … #define _SHORT_GI_PADDING(x) … #define RXERR_TYPE_OFDM_PPDU … #define RXERR_TYPE_OFDM_FALSE_ALARM … #define RXERR_TYPE_OFDM_MPDU_OK … #define RXERR_TYPE_OFDM_MPDU_FAIL … #define RXERR_TYPE_CCK_PPDU … #define RXERR_TYPE_CCK_FALSE_ALARM … #define RXERR_TYPE_CCK_MPDU_OK … #define RXERR_TYPE_CCK_MPDU_FAIL … #define RXERR_TYPE_HT_PPDU … #define RXERR_TYPE_HT_FALSE_ALARM … #define RXERR_TYPE_HT_MPDU_TOTAL … #define RXERR_TYPE_HT_MPDU_OK … #define RXERR_TYPE_HT_MPDU_FAIL … #define RXERR_TYPE_RX_FULL_DROP … #define RXERR_COUNTER_MASK … #define RXERR_RPT_RST … #define _RXERR_RPT_SEL(type) … #define SCR_TXUSEDK … #define SCR_RXUSEDK … #define SCR_TXENCENABLE … #define SCR_RXDECENABLE … #define SCR_SKBYA2 … #define SCR_NOSKMC … #define SCR_TXBCUSEDK … #define SCR_RXBCUSEDK … #define USB_IS_HIGH_SPEED … #define USB_IS_FULL_SPEED … #define USB_SPEED_MASK … #define USB_NORMAL_SIE_EP_MASK … #define USB_NORMAL_SIE_EP_SHIFT … #define USB_TEST_EP_MASK … #define USB_TEST_EP_SHIFT … #define USB_AGG_EN … #define MAC_ADDR_LEN … #define LAST_ENTRY_OF_TX_PKT_BUFFER … #define POLLING_LLT_THRESHOLD … #define POLLING_READY_TIMEOUT_COUNT … #define MAX_MSS_DENSITY_2T … #define MAX_MSS_DENSITY_1T … #define EPROM_CMD_OPERATING_MODE_MASK … #define EPROM_CMD_CONFIG … #define EPROM_CMD_LOAD … #define HWSET_MAX_SIZE_92S … #define HAL_8192C_HW_GPIO_WPS_BIT … #define RPMAC_RESET … #define RPMAC_TXSTART … #define RPMAC_TXLEGACYSIG … #define RPMAC_TXHTSIG1 … #define RPMAC_TXHTSIG2 … #define RPMAC_PHYDEBUG … #define RPMAC_TXPACKETNUM … #define RPMAC_TXIDLE … #define RPMAC_TXMACHEADER0 … #define RPMAC_TXMACHEADER1 … #define RPMAC_TXMACHEADER2 … #define RPMAC_TXMACHEADER3 … #define RPMAC_TXMACHEADER4 … #define RPMAC_TXMACHEADER5 … #define RPMAC_TXDADATYPE … #define RPMAC_TXRANDOMSEED … #define RPMAC_CCKPLCPPREAMBLE … #define RPMAC_CCKPLCPHEADER … #define RPMAC_CCKCRC16 … #define RPMAC_OFDMRXCRC32OK … #define RPMAC_OFDMRXCRC32ER … #define RPMAC_OFDMRXPARITYER … #define RPMAC_OFDMRXCRC8ER … #define RPMAC_CCKCRXRC16ER … #define RPMAC_CCKCRXRC32ER … #define RPMAC_CCKCRXRC32OK … #define RPMAC_TXSTATUS … #define RFPGA0_RFMOD … #define RFPGA0_TXINFO … #define RFPGA0_PSDFUNCTION … #define RFPGA0_TXGAINSTAGE … #define RFPGA0_RFTIMING1 … #define RFPGA0_RFTIMING2 … #define RFPGA0_XA_HSSIPARAMETER1 … #define RFPGA0_XA_HSSIPARAMETER2 … #define RFPGA0_XB_HSSIPARAMETER1 … #define RFPGA0_XB_HSSIPARAMETER2 … #define RFPGA0_XA_LSSIPARAMETER … #define RFPGA0_XB_LSSIPARAMETER … #define RFPGA0_RFWAKEUPPARAMETER … #define RFPGA0_RFSLEEPUPPARAMETER … #define RFPGA0_XAB_SWITCHCONTROL … #define RFPGA0_XCD_SWITCHCONTROL … #define RFPGA0_XA_RFINTERFACEOE … #define RFPGA0_XB_RFINTERFACEOE … #define RFPGA0_XAB_RFINTERFACESW … #define RFPGA0_XCD_RFINTERFACESW … #define RFPGA0_XAB_RFPARAMETER … #define RFPGA0_XCD_RFPARAMETER … #define RFPGA0_ANALOGPARAMETER1 … #define RFPGA0_ANALOGPARAMETER2 … #define RFPGA0_ANALOGPARAMETER3 … #define RFPGA0_ANALOGPARAMETER4 … #define RFPGA0_XA_LSSIREADBACK … #define RFPGA0_XB_LSSIREADBACK … #define RFPGA0_XC_LSSIREADBACK … #define RFPGA0_XD_LSSIREADBACK … #define RFPGA0_PSDREPORT … #define TRANSCEIVEA_HSPI_READBACK … #define TRANSCEIVEB_HSPI_READBACK … #define RFPGA0_XAB_RFINTERFACERB … #define RFPGA0_XCD_RFINTERFACERB … #define RFPGA1_RFMOD … #define RFPGA1_TXBLOCK … #define RFPGA1_DEBUGSELECT … #define RFPGA1_TXINFO … #define RCCK0_SYSTEM … #define RCCK0_AFESETTING … #define RCCK0_CCA … #define RCCK0_RXAGC1 … #define RCCK0_RXAGC2 … #define RCCK0_RXHP … #define RCCK0_DSPPARAMETER1 … #define RCCK0_DSPPARAMETER2 … #define RCCK0_TXFILTER1 … #define RCCK0_TXFILTER2 … #define RCCK0_DEBUGPORT … #define RCCK0_FALSEALARMREPORT … #define RCCK0_TRSSIREPORT … #define RCCK0_RXREPORT … #define RCCK0_FACOUNTERLOWER … #define RCCK0_FACOUNTERUPPER … #define ROFDM0_LSTF … #define ROFDM0_TRXPATHENABLE … #define ROFDM0_TRMUXPAR … #define ROFDM0_TRSWISOLATION … #define ROFDM0_XARXAFE … #define ROFDM0_XARXIQIMBALANCE … #define ROFDM0_XBRXAFE … #define ROFDM0_XBRXIQIMBALANCE … #define ROFDM0_XCRXAFE … #define ROFDM0_XCRXIQIMBANLANCE … #define ROFDM0_XDRXAFE … #define ROFDM0_XDRXIQIMBALANCE … #define ROFDM0_RXDETECTOR1 … #define ROFDM0_RXDETECTOR2 … #define ROFDM0_RXDETECTOR3 … #define ROFDM0_RXDETECTOR4 … #define ROFDM0_RXDSP … #define ROFDM0_CFOANDDAGC … #define ROFDM0_CCADROPTHRESHOLD … #define ROFDM0_ECCATHRESHOLD … #define ROFDM0_XAAGCCORE1 … #define ROFDM0_XAAGCCORE2 … #define ROFDM0_XBAGCCORE1 … #define ROFDM0_XBAGCCORE2 … #define ROFDM0_XCAGCCORE1 … #define ROFDM0_XCAGCCORE2 … #define ROFDM0_XDAGCCORE1 … #define ROFDM0_XDAGCCORE2 … #define ROFDM0_AGCPARAMETER1 … #define ROFDM0_AGCPARAMETER2 … #define ROFDM0_AGCRSSITABLE … #define ROFDM0_HTSTFAGC … #define ROFDM0_XATXIQIMBALANCE … #define ROFDM0_XATXAFE … #define ROFDM0_XBTXIQIMBALANCE … #define ROFDM0_XBTXAFE … #define ROFDM0_XCTXIQIMBALANCE … #define ROFDM0_XCTXAFE … #define ROFDM0_XDTXIQIMBALANCE … #define ROFDM0_XDTXAFE … #define ROFDM0_RXIQEXTANTA … #define ROFDM0_RXHPPARAMETER … #define ROFDM0_TXPSEUDONOISEWGT … #define ROFDM0_FRAMESYNC … #define ROFDM0_DFSREPORT … #define ROFDM0_TXCOEFF1 … #define ROFDM0_TXCOEFF2 … #define ROFDM0_TXCOEFF3 … #define ROFDM0_TXCOEFF4 … #define ROFDM0_TXCOEFF5 … #define ROFDM0_TXCOEFF6 … #define ROFDM1_LSTF … #define ROFDM1_TRXPATHENABLE … #define ROFDM1_CF0 … #define ROFDM1_CSI1 … #define ROFDM1_SBD … #define ROFDM1_CSI2 … #define ROFDM1_CFOTRACKING … #define ROFDM1_TRXMESAURE1 … #define ROFDM1_INTFDET … #define ROFDM1_PSEUDONOISESTATEAB … #define ROFDM1_PSEUDONOISESTATECD … #define ROFDM1_RXPSEUDONOISEWGT … #define ROFDM_PHYCOUNTER1 … #define ROFDM_PHYCOUNTER2 … #define ROFDM_PHYCOUNTER3 … #define ROFDM_SHORTCFOAB … #define ROFDM_SHORTCFOCD … #define ROFDM_LONGCFOAB … #define ROFDM_LONGCFOCD … #define ROFDM_TAILCF0AB … #define ROFDM_TAILCF0CD … #define ROFDM_PWMEASURE1 … #define ROFDM_PWMEASURE2 … #define ROFDM_BWREPORT … #define ROFDM_AGCREPORT … #define ROFDM_RXSNR … #define ROFDM_RXEVMCSI … #define ROFDM_SIGREPORT … #define RTXAGC_A_RATE18_06 … #define RTXAGC_A_RATE54_24 … #define RTXAGC_A_CCK1_MCS32 … #define RTXAGC_A_MCS03_MCS00 … #define RTXAGC_A_MCS07_MCS04 … #define RTXAGC_A_MCS11_MCS08 … #define RTXAGC_A_MCS15_MCS12 … #define RTXAGC_B_RATE18_06 … #define RTXAGC_B_RATE54_24 … #define RTXAGC_B_CCK1_55_MCS32 … #define RTXAGC_B_MCS03_MCS00 … #define RTXAGC_B_MCS07_MCS04 … #define RTXAGC_B_MCS11_MCS08 … #define RTXAGC_B_MCS15_MCS12 … #define RTXAGC_B_CCK11_A_CCK2_11 … #define RZEBRA1_HSSIENABLE … #define RZEBRA1_TRXENABLE1 … #define RZEBRA1_TRXENABLE2 … #define RZEBRA1_AGC … #define RZEBRA1_CHARGEPUMP … #define RZEBRA1_CHANNEL … #define RZEBRA1_TXGAIN … #define RZEBRA1_TXLPF … #define RZEBRA1_RXLPF … #define RZEBRA1_RXHPFCORNER … #define RGLOBALCTRL … #define RRTL8256_TXLPF … #define RRTL8256_RXLPF … #define RRTL8258_TXLPF … #define RRTL8258_RXLPF … #define RRTL8258_RSSILPF … #define RF_AC … #define RF_IQADJ_G1 … #define RF_IQADJ_G2 … #define RF_POW_TRSW … #define RF_GAIN_RX … #define RF_GAIN_TX … #define RF_TXM_IDAC … #define RF_BS_IQGEN … #define RF_MODE1 … #define RF_MODE2 … #define RF_RX_AGC_HP … #define RF_TX_AGC … #define RF_BIAS … #define RF_IPA … #define RF_POW_ABILITY … #define RF_MODE_AG … #define RRFCHANNEL … #define RF_CHNLBW … #define RF_TOP … #define RF_RX_G1 … #define RF_RX_G2 … #define RF_RX_BB2 … #define RF_RX_BB1 … #define RF_RCK1 … #define RF_RCK2 … #define RF_TX_G1 … #define RF_TX_G2 … #define RF_TX_G3 … #define RF_TX_BB1 … #define RF_T_METER … #define RF_SYN_G1 … #define RF_SYN_G2 … #define RF_SYN_G3 … #define RF_SYN_G4 … #define RF_SYN_G5 … #define RF_SYN_G6 … #define RF_SYN_G7 … #define RF_SYN_G8 … #define RF_RCK_OS … #define RF_TXPA_G1 … #define RF_TXPA_G2 … #define RF_TXPA_G3 … #define BBBRESETB … #define BGLOBALRESETB … #define BOFDMTXSTART … #define BCCKTXSTART … #define BCRC32DEBUG … #define BPMACLOOPBACK … #define BTXLSIG … #define BOFDMTXRATE … #define BOFDMTXRESERVED … #define BOFDMTXLENGTH … #define BOFDMTXPARITY … #define BTXHTSIG1 … #define BTXHTMCSRATE … #define BTXHTBW … #define BTXHTLENGTH … #define BTXHTSIG2 … #define BTXHTSMOOTHING … #define BTXHTSOUNDING … #define BTXHTRESERVED … #define BTXHTAGGREATION … #define BTXHTSTBC … #define BTXHTADVANCECODING … #define BTXHTSHORTGI … #define BTXHTNUMBERHT_LTF … #define BTXHTCRC8 … #define BCOUNTERRESET … #define BNUMOFOFDMTX … #define BNUMOFCCKTX … #define BTXIDLEINTERVAL … #define BOFDMSERVICE … #define BTXMACHEADER … #define BTXDATAINIT … #define BTXHTMODE … #define BTXDATATYPE … #define BTXRANDOMSEED … #define BCCKTXPREAMBLE … #define BCCKTXSFD … #define BCCKTXSIG … #define BCCKTXSERVICE … #define BCCKLENGTHEXT … #define BCCKTXLENGHT … #define BCCKTXCRC16 … #define BCCKTXSTATUS … #define BOFDMTXSTATUS … #define IS_BB_REG_OFFSET_92S(_offset) … #define BRFMOD … #define BJAPANMODE … #define BCCKTXSC … #define BCCKEN … #define BOFDMEN … #define BOFDMRXADCPHASE … #define BOFDMTXDACPHASE … #define BXATXAGC … #define BXBTXAGC … #define BXCTXAGC … #define BXDTXAGC … #define BPASTART … #define BTRSTART … #define BRFSTART … #define BBBSTART … #define BBBCCKSTART … #define BPAEND … #define BTREND … #define BRFEND … #define BCCAMASK … #define BR2RCCAMASK … #define BHSSI_R2TDELAY … #define BHSSI_T2RDELAY … #define BCONTXHSSI … #define BIGFROMCCK … #define BAGCADDRESS … #define BRXHPTX … #define BRXHP2RX … #define BRXHPCCKINI … #define BAGCTXCODE … #define BAGCRXCODE … #define B3WIREDATALENGTH … #define B3WIREADDREAALENGTH … #define B3WIRERFPOWERDOWN … #define B5GPAPEPOLARITY … #define B2GPAPEPOLARITY … #define BRFSW_TXDEFAULTANT … #define BRFSW_TXOPTIONANT … #define BRFSW_RXDEFAULTANT … #define BRFSW_RXOPTIONANT … #define BRFSI_3WIREDATA … #define BRFSI_3WIRECLOCK … #define BRFSI_3WIRELOAD … #define BRFSI_3WIRERW … #define BRFSI_3WIRE … #define BRFSI_RFENV … #define BRFSI_TRSW … #define BRFSI_TRSWB … #define BRFSI_ANTSW … #define BRFSI_ANTSWB … #define BRFSI_PAPE … #define BRFSI_PAPE5G … #define BBANDSELECT … #define BHTSIG2_GI … #define BHTSIG2_SMOOTHING … #define BHTSIG2_SOUNDING … #define BHTSIG2_AGGREATON … #define BHTSIG2_STBC … #define BHTSIG2_ADVCODING … #define BHTSIG2_NUMOFHTLTF … #define BHTSIG2_CRC8 … #define BHTSIG1_MCS … #define BHTSIG1_BANDWIDTH … #define BHTSIG1_HTLENGTH … #define BLSIG_RATE … #define BLSIG_RESERVED … #define BLSIG_LENGTH … #define BLSIG_PARITY … #define BCCKRXPHASE … #define BLSSIREADADDRESS … #define BLSSIREADEDGE … #define BLSSIREADBACKDATA … #define BLSSIREADOKFLAG … #define BCCKSAMPLERATE … #define BREGULATOR0STANDBY … #define BREGULATORPLLSTANDBY … #define BREGULATOR1STANDBY … #define BPLLPOWERUP … #define BDPLLPOWERUP … #define BDA10POWERUP … #define BAD7POWERUP … #define BDA6POWERUP … #define BXTALPOWERUP … #define B40MDCLKPOWERUP … #define BDA6DEBUGMODE … #define BDA6SWING … #define BADCLKPHASE … #define B80MCLKDELAY … #define BAFEWATCHDOGENABLE … #define BXTALCAP01 … #define BXTALCAP23 … #define BXTALCAP92X … #define BXTALCAP … #define BINTDIFCLKENABLE … #define BEXTSIGCLKENABLE … #define BBANDGAP_MBIAS_POWERUP … #define BAD11SH_GAIN … #define BAD11NPUT_RANGE … #define BAD110P_CURRENT … #define BLPATH_LOOPBACK … #define BQPATH_LOOPBACK … #define BAFE_LOOPBACK … #define BDA10_SWING … #define BDA10_REVERSE … #define BDA_CLK_SOURCE … #define BDA7INPUT_RANGE … #define BDA7_GAIN … #define BDA7OUTPUT_CM_MODE … #define BDA7INPUT_CM_MODE … #define BDA7CURRENT … #define BREGULATOR_ADJUST … #define BAD11POWERUP_ATTX … #define BDA10PS_ATTX … #define BAD11POWERUP_ATRX … #define BDA10PS_ATRX … #define BCCKRX_AGC_FORMAT … #define BPSDFFT_SAMPLE_POINT … #define BPSD_AVERAGE_NUM … #define BIQPATH_CONTROL … #define BPSD_FREQ … #define BPSD_ANTENNA_PATH … #define BPSD_IQ_SWITCH … #define BPSD_RX_TRIGGER … #define BPSD_TX_TRIGGER … #define BPSD_SINE_TONE_SCALE … #define BPSD_REPORT … #define BOFDM_TXSC … #define BCCK_TXON … #define BOFDM_TXON … #define BDEBUG_PAGE … #define BDEBUG_ITEM … #define BANTL … #define BANT_NONHT … #define BANT_HT1 … #define BANT_HT2 … #define BANT_HT1S1 … #define BANT_NONHTS1 … #define BCCK_BBMODE … #define BCCK_TXPOWERSAVING … #define BCCK_RXPOWERSAVING … #define BCCK_SIDEBAND … #define BCCK_SCRAMBLE … #define BCCK_ANTDIVERSITY … #define BCCK_CARRIER_RECOVERY … #define BCCK_TXRATE … #define BCCK_DCCANCEL … #define BCCK_ISICANCEL … #define BCCK_MATCH_FILTER … #define BCCK_EQUALIZER … #define BCCK_PREAMBLE_DETECT … #define BCCK_FAST_FALSECCA … #define BCCK_CH_ESTSTART … #define BCCK_CCA_COUNT … #define BCCK_CS_LIM … #define BCCK_BIST_MODE … #define BCCK_CCAMASK … #define BCCK_TX_DAC_PHASE … #define BCCK_RX_ADC_PHASE … #define BCCKR_CP_MODE … #define BCCK_TXDC_OFFSET … #define BCCK_RXDC_OFFSET … #define BCCK_CCA_MODE … #define BCCK_FALSECS_LIM … #define BCCK_CS_RATIO … #define BCCK_CORGBIT_SEL … #define BCCK_PD_LIM … #define BCCK_NEWCCA … #define BCCK_RXHP_OF_IG … #define BCCK_RXIG … #define BCCK_LNA_POLARITY … #define BCCK_RX1ST_BAIN … #define BCCK_RF_EXTEND … #define BCCK_RXAGC_SATLEVEL … #define BCCK_RXAGC_SATCOUNT … #define BCCKRXRFSETTLE … #define BCCK_FIXED_RXAGC … #define BCCK_ANTENNA_POLARITY … #define BCCK_TXFILTER_TYPE … #define BCCK_RXAGC_REPORTTYPE … #define BCCK_RXDAGC_EN … #define BCCK_RXDAGC_PERIOD … #define BCCK_RXDAGC_SATLEVEL … #define BCCK_TIMING_RECOVERY … #define BCCK_TXC0 … #define BCCK_TXC1 … #define BCCK_TXC2 … #define BCCK_TXC3 … #define BCCK_TXC4 … #define BCCK_TXC5 … #define BCCK_TXC6 … #define BCCK_TXC7 … #define BCCK_DEBUGPORT … #define BCCK_DAC_DEBUG … #define BCCK_FALSEALARM_ENABLE … #define BCCK_FALSEALARM_READ … #define BCCK_TRSSI … #define BCCK_RXAGC_REPORT … #define BCCK_RXREPORT_ANTSEL … #define BCCK_RXREPORT_MFOFF … #define BCCK_RXREPORT_SQLOSS … #define BCCK_RXREPORT_PKTLOSS … #define BCCK_RXREPORT_LOCKEDBIT … #define BCCK_RXREPORT_RATEERROR … #define BCCK_RXREPORT_RXRATE … #define BCCK_RXFA_COUNTER_LOWER … #define BCCK_RXFA_COUNTER_UPPER … #define BCCK_RXHPAGC_START … #define BCCK_RXHPAGC_FINAL … #define BCCK_RXFALSEALARM_ENABLE … #define BCCK_FACOUNTER_FREEZE … #define BCCK_TXPATH_SEL … #define BCCK_DEFAULT_RXPATH … #define BCCK_OPTION_RXPATH … #define BNUM_OFSTF … #define BSHIFT_L … #define BGI_TH … #define BRXPATH_A … #define BRXPATH_B … #define BRXPATH_C … #define BRXPATH_D … #define BTXPATH_A … #define BTXPATH_B … #define BTXPATH_C … #define BTXPATH_D … #define BTRSSI_FREQ … #define BADC_BACKOFF … #define BDFIR_BACKOFF … #define BTRSSI_LATCH_PHASE … #define BRX_LDC_OFFSET … #define BRX_QDC_OFFSET … #define BRX_DFIR_MODE … #define BRX_DCNF_TYPE … #define BRXIQIMB_A … #define BRXIQIMB_B … #define BRXIQIMB_C … #define BRXIQIMB_D … #define BDC_DC_NOTCH … #define BRXNB_NOTCH … #define BPD_TH … #define BPD_TH_OPT2 … #define BPWED_TH … #define BIFMF_WIN_L … #define BPD_OPTION … #define BMF_WIN_L … #define BBW_SEARCH_L … #define BWIN_ENH_L … #define BBW_TH … #define BED_TH2 … #define BBW_OPTION … #define BRADIO_TH … #define BWINDOW_L … #define BSBD_OPTION … #define BFRAME_TH … #define BFS_OPTION … #define BDC_SLOPE_CHECK … #define BFGUARD_COUNTER_DC_L … #define BFRAME_WEIGHT_SHORT … #define BSUB_TUNE … #define BFRAME_DC_LENGTH … #define BSBD_START_OFFSET … #define BFRAME_TH_2 … #define BFRAME_GI2_TH … #define BGI2_SYNC_EN … #define BSARCH_SHORT_EARLY … #define BSARCH_SHORT_LATE … #define BSARCH_GI2_LATE … #define BCFOANTSUM … #define BCFOACC … #define BCFOSTARTOFFSET … #define BCFOLOOPBACK … #define BCFOSUMWEIGHT … #define BDAGCENABLE … #define BTXIQIMB_A … #define BTXIQIMB_b … #define BTXIQIMB_C … #define BTXIQIMB_D … #define BTXIDCOFFSET … #define BTXIQDCOFFSET … #define BTXDFIRMODE … #define BTXPESUDO_NOISEON … #define BTXPESUDO_NOISE_A … #define BTXPESUDO_NOISE_B … #define BTXPESUDO_NOISE_C … #define BTXPESUDO_NOISE_D … #define BCCA_DROPOPTION … #define BCCA_DROPTHRES … #define BEDCCA_H … #define BEDCCA_L … #define BLAMBDA_ED … #define BRX_INITIALGAIN … #define BRX_ANTDIV_EN … #define BRX_AGC_ADDRESS_FOR_LNA … #define BRX_HIGHPOWER_FLOW … #define BRX_AGC_FREEZE_THRES … #define BRX_FREEZESTEP_AGC1 … #define BRX_FREEZESTEP_AGC2 … #define BRX_FREEZESTEP_AGC3 … #define BRX_FREEZESTEP_AGC0 … #define BRXRSSI_CMP_EN … #define BRXQUICK_AGCEN … #define BRXAGC_FREEZE_THRES_MODE … #define BRX_OVERFLOW_CHECKTYPE … #define BRX_AGCSHIFT … #define BTRSW_TRI_ONLY … #define BPOWER_THRES … #define BRXAGC_EN … #define BRXAGC_TOGETHER_EN … #define BRXAGC_MIN … #define BRXHP_INI … #define BRXHP_TRLNA … #define BRXHP_RSSI … #define BRXHP_BBP1 … #define BRXHP_BBP2 … #define BRXHP_BBP3 … #define BRSSI_H … #define BRSSI_GEN … #define BRXSETTLE_TRSW … #define BRXSETTLE_LNA … #define BRXSETTLE_RSSI … #define BRXSETTLE_BBP … #define BRXSETTLE_RXHP … #define BRXSETTLE_ANTSW_RSSI … #define BRXSETTLE_ANTSW … #define BRXPROCESS_TIME_DAGC … #define BRXSETTLE_HSSI … #define BRXPROCESS_TIME_BBPPW … #define BRXANTENNA_POWER_SHIFT … #define BRSSI_TABLE_SELECT … #define BRXHP_FINAL … #define BRXHPSETTLE_BBP … #define BRXHTSETTLE_HSSI … #define BRXHTSETTLE_RXHP … #define BRXHTSETTLE_BBPPW … #define BRXHTSETTLE_IDLE … #define BRXHTSETTLE_RESERVED … #define BRXHT_RXHP_EN … #define BRXAGC_FREEZE_THRES … #define BRXAGC_TOGETHEREN … #define BRXHTAGC_MIN … #define BRXHTAGC_EN … #define BRXHTDAGC_EN … #define BRXHT_RXHP_BBP … #define BRXHT_RXHP_FINAL … #define BRXPW_RADIO_TH … #define BRXPW_RADIO_EN … #define BRXMF_HOLD … #define BRXPD_DELAY_TH1 … #define BRXPD_DELAY_TH2 … #define BRXPD_DC_COUNT_MAX … #define BRXPD_DELAY_TH … #define BRXPROCESS_DELAY … #define BRXSEARCHRANGE_GI2_EARLY … #define BRXFRAME_FUARD_COUNTER_L … #define BRXSGI_GUARD_L … #define BRXSGI_SEARCH_L … #define BRXSGI_TH … #define BDFSCNT0 … #define BDFSCNT1 … #define BDFSFLAG … #define BMF_WEIGHT_SUM … #define BMINIDX_TH … #define BDAFORMAT … #define BTXCH_EMU_ENABLE … #define BTRSW_ISOLATION_A … #define BTRSW_ISOLATION_B … #define BTRSW_ISOLATION_C … #define BTRSW_ISOLATION_D … #define BEXT_LNA_GAIN … #define BSTBC_EN … #define BANTENNA_MAPPING … #define BNSS … #define BCFO_ANTSUM_ID … #define BPHY_COUNTER_RESET … #define BCFO_REPORT_GET … #define BOFDM_CONTINUE_TX … #define BOFDM_SINGLE_CARRIER … #define BOFDM_SINGLE_TONE … #define BHT_DETECT … #define BCFOEN … #define BCFOVALUE … #define BSIGTONE_RE … #define BSIGTONE_IM … #define BCOUNTER_CCA … #define BCOUNTER_PARITYFAIL … #define BCOUNTER_RATEILLEGAL … #define BCOUNTER_CRC8FAIL … #define BCOUNTER_MCSNOSUPPORT … #define BCOUNTER_FASTSYNC … #define BSHORTCFO … #define BSHORTCFOT_LENGTH … #define BSHORTCFOF_LENGTH … #define BLONGCFO … #define BLONGCFOT_LENGTH … #define BLONGCFOF_LENGTH … #define BTAILCFO … #define BTAILCFOT_LENGTH … #define BTAILCFOF_LENGTH … #define BNOISE_EN_PWDB … #define BCC_POWER_DB … #define BMOISE_PWDB … #define BPOWERMEAST_LENGTH … #define BPOWERMEASF_LENGTH … #define BRX_HT_BW … #define BRXSC … #define BRX_HT … #define BNB_INTF_DET_ON … #define BINTF_WIN_LEN_CFG … #define BNB_INTF_TH_CFG … #define BRFGAIN … #define BTABLESEL … #define BTRSW … #define BRXSNR_A … #define BRXSNR_B … #define BRXSNR_C … #define BRXSNR_D … #define BSNR_EVMT_LENGTH … #define BSNR_EVMF_LENGTH … #define BCSI1ST … #define BCSI2ND … #define BRXEVM1ST … #define BRXEVM2ND … #define BSIGEVM … #define BPWDB … #define BSGIEN … #define BSFACTOR_QMA1 … #define BSFACTOR_QMA2 … #define BSFACTOR_QMA3 … #define BSFACTOR_QMA4 … #define BSFACTOR_QMA5 … #define BSFACTOR_QMA6 … #define BSFACTOR_QMA7 … #define BSFACTOR_QMA8 … #define BSFACTOR_QMA9 … #define BCSI_SCHEME … #define BNOISE_LVL_TOP_SET … #define BCHSMOOTH … #define BCHSMOOTH_CFG1 … #define BCHSMOOTH_CFG2 … #define BCHSMOOTH_CFG3 … #define BCHSMOOTH_CFG4 … #define BMRCMODE … #define BTHEVMCFG … #define BLOOP_FIT_TYPE … #define BUPD_CFO … #define BUPD_CFO_OFFDATA … #define BADV_UPD_CFO … #define BADV_TIME_CTRL … #define BUPD_CLKO … #define BFC … #define BTRACKING_MODE … #define BPHCMP_ENABLE … #define BUPD_CLKO_LTF … #define BCOM_CH_CFO … #define BCSI_ESTI_MODE … #define BADV_UPD_EQZ … #define BUCHCFG … #define BUPDEQZ … #define BRX_PESUDO_NOISE_ON … #define BRX_PESUDO_NOISE_A … #define BRX_PESUDO_NOISE_B … #define BRX_PESUDO_NOISE_C … #define BRX_PESUDO_NOISE_D … #define BRX_PESUDO_NOISESTATE_A … #define BRX_PESUDO_NOISESTATE_B … #define BRX_PESUDO_NOISESTATE_C … #define BRX_PESUDO_NOISESTATE_D … #define BZEBRA1_HSSIENABLE … #define BZEBRA1_TRXCONTROL … #define BZEBRA1_TRXGAINSETTING … #define BZEBRA1_RXCOUNTER … #define BZEBRA1_TXCHANGEPUMP … #define BZEBRA1_RXCHANGEPUMP … #define BZEBRA1_CHANNEL_NUM … #define BZEBRA1_TXLPFBW … #define BZEBRA1_RXLPFBW … #define BRTL8256REG_MODE_CTRL1 … #define BRTL8256REG_MODE_CTRL0 … #define BRTL8256REG_TXLPFBW … #define BRTL8256REG_RXLPFBW … #define BRTL8258_TXLPFBW … #define BRTL8258_RXLPFBW … #define BRTL8258_RSSILPFBW … #define BBYTE0 … #define BBYTE1 … #define BBYTE2 … #define BBYTE3 … #define BWORD0 … #define BWORD1 … #define BWORD … #define MASKBYTE0 … #define MASKBYTE1 … #define MASKBYTE2 … #define MASKBYTE3 … #define MASKHWORD … #define MASKLWORD … #define MASKDWORD … #define MASK12BITS … #define MASKH4BITS … #define MASKOFDM_D … #define MASKCCK … #define MASK4BITS … #define MASK20BITS … #define RFREG_OFFSET_MASK … #define BENABLE … #define BDISABLE … #define LEFT_ANTENNA … #define RIGHT_ANTENNA … #define TCHECK_TXSTATUS … #define TUPDATE_RXCOUNTER … /* 2 EFUSE_TEST (For RTL8723 partially) */ #define EFUSE_SEL(x) … #define EFUSE_SEL_MASK … #define EFUSE_WIFI_SEL_0 … /* Enable GPIO[9] as WiFi HW PDn source*/ #define WL_HWPDN_EN … /* WiFi HW PDn polarity control*/ #define WL_HWPDN_SL … #endif
Codebase Browser
linux