/* SPDX-License-Identifier: GPL-2.0 */ /* Copyright(c) 2009-2010 Realtek Corporation.*/ #ifndef __RTL8821AE_DM_H__ #define __RTL8821AE_DM_H__ #define MAIN_ANT … #define AUX_ANT … #define MAIN_ANT_CG_TRX … #define AUX_ANT_CG_TRX … #define MAIN_ANT_CGCS_RX … #define AUX_ANT_CGCS_RX … #define TXSCALE_TABLE_SIZE … /*RF REG LIST*/ #define DM_REG_RF_MODE_11N … #define DM_REG_RF_0B_11N … #define DM_REG_CHNBW_11N … #define DM_REG_T_METER_11N … #define DM_REG_RF_25_11N … #define DM_REG_RF_26_11N … #define DM_REG_RF_27_11N … #define DM_REG_RF_2B_11N … #define DM_REG_RF_2C_11N … #define DM_REG_RXRF_A3_11N … #define DM_REG_T_METER_92D_11N … #define DM_REG_T_METER_88E_11N … /*BB REG LIST*/ /*PAGE 8 */ #define DM_REG_BB_CTRL_11N … #define DM_REG_RF_PIN_11N … #define DM_REG_PSD_CTRL_11N … #define DM_REG_TX_ANT_CTRL_11N … #define DM_REG_BB_PWR_SAV5_11N … #define DM_REG_CCK_RPT_FORMAT_11N … #define DM_REG_RX_DEFUALT_A_11N … #define DM_REG_RX_DEFUALT_B_11N … #define DM_REG_BB_PWR_SAV3_11N … #define DM_REG_ANTSEL_CTRL_11N … #define DM_REG_RX_ANT_CTRL_11N … #define DM_REG_PIN_CTRL_11N … #define DM_REG_BB_PWR_SAV1_11N … #define DM_REG_ANTSEL_PATH_11N … #define DM_REG_BB_3WIRE_11N … #define DM_REG_SC_CNT_11N … #define DM_REG_PSD_DATA_11N … /*PAGE 9*/ #define DM_REG_ANT_MAPPING1_11N … #define DM_REG_ANT_MAPPING2_11N … /*PAGE A*/ #define DM_REG_CCK_ANTDIV_PARA1_11N … #define DM_REG_CCK_CCA_11N … #define DM_REG_CCK_CCA_11AC … #define DM_REG_CCK_ANTDIV_PARA2_11N … #define DM_REG_CCK_ANTDIV_PARA3_11N … #define DM_REG_CCK_ANTDIV_PARA4_11N … #define DM_REG_CCK_FILTER_PARA1_11N … #define DM_REG_CCK_FILTER_PARA2_11N … #define DM_REG_CCK_FILTER_PARA3_11N … #define DM_REG_CCK_FILTER_PARA4_11N … #define DM_REG_CCK_FILTER_PARA5_11N … #define DM_REG_CCK_FILTER_PARA6_11N … #define DM_REG_CCK_FILTER_PARA7_11N … #define DM_REG_CCK_FILTER_PARA8_11N … #define DM_REG_CCK_FA_RST_11N … #define DM_REG_CCK_FA_MSB_11N … #define DM_REG_CCK_FA_LSB_11N … #define DM_REG_CCK_CCA_CNT_11N … #define DM_REG_BB_PWR_SAV4_11N … /*PAGE B */ #define DM_REG_LNA_SWITCH_11N … #define DM_REG_PATH_SWITCH_11N … #define DM_REG_RSSI_CTRL_11N … #define DM_REG_CONFIG_ANTA_11N … #define DM_REG_RSSI_BT_11N … /*PAGE C */ #define DM_REG_OFDM_FA_HOLDC_11N … #define DM_REG_RX_PATH_11N … #define DM_REG_TRMUX_11N … #define DM_REG_OFDM_FA_RSTC_11N … #define DM_REG_RXIQI_MATRIX_11N … #define DM_REG_TXIQK_MATRIX_LSB1_11N … #define DM_REG_IGI_A_11N … #define DM_REG_IGI_A_11AC … #define DM_REG_ANTDIV_PARA2_11N … #define DM_REG_IGI_B_11N … #define DM_REG_IGI_B_11AC … #define DM_REG_ANTDIV_PARA3_11N … #define DM_REG_BB_PWR_SAV2_11N … #define DM_REG_RX_OFF_11N … #define DM_REG_TXIQK_MATRIXA_11N … #define DM_REG_TXIQK_MATRIXB_11N … #define DM_REG_TXIQK_MATRIXA_LSB2_11N … #define DM_REG_TXIQK_MATRIXB_LSB2_11N … #define DM_REG_RXIQK_MATRIX_LSB_11N … #define DM_REG_ANTDIV_PARA1_11N … #define DM_REG_OFDM_FA_TYPE1_11N … /*PAGE D */ #define DM_REG_OFDM_FA_RSTD_11N … #define DM_REG_OFDM_FA_TYPE2_11N … #define DM_REG_OFDM_FA_TYPE3_11N … #define DM_REG_OFDM_FA_TYPE4_11N … /*PAGE E */ #define DM_REG_TXAGC_A_6_18_11N … #define DM_REG_TXAGC_A_24_54_11N … #define DM_REG_TXAGC_A_1_MCS32_11N … #define DM_REG_TXAGC_A_MCS0_3_11N … #define DM_REG_TXAGC_A_MCS4_7_11N … #define DM_REG_TXAGC_A_MCS8_11_11N … #define DM_REG_TXAGC_A_MCS12_15_11N … #define DM_REG_FPGA0_IQK_11N … #define DM_REG_TXIQK_TONE_A_11N … #define DM_REG_RXIQK_TONE_A_11N … #define DM_REG_TXIQK_PI_A_11N … #define DM_REG_RXIQK_PI_A_11N … #define DM_REG_TXIQK_11N … #define DM_REG_RXIQK_11N … #define DM_REG_IQK_AGC_PTS_11N … #define DM_REG_IQK_AGC_RSP_11N … #define DM_REG_BLUETOOTH_11N … #define DM_REG_RX_WAIT_CCA_11N … #define DM_REG_TX_CCK_RFON_11N … #define DM_REG_TX_CCK_BBON_11N … #define DM_REG_OFDM_RFON_11N … #define DM_REG_OFDM_BBON_11N … #define DM_REG_TX2RX_11N … #define DM_REG_TX2TX_11N … #define DM_REG_RX_CCK_11N … #define DM_REG_RX_OFDM_11N … #define DM_REG_RX_WAIT_RIFS_11N … #define DM_REG_RX2RX_11N … #define DM_REG_STANDBY_11N … #define DM_REG_SLEEP_11N … #define DM_REG_PMPD_ANAEN_11N … /*MAC REG LIST*/ #define DM_REG_BB_RST_11N … #define DM_REG_ANTSEL_PIN_11N … #define DM_REG_EARLY_MODE_11N … #define DM_REG_RSSI_MONITOR_11N … #define DM_REG_EDCA_VO_11N … #define DM_REG_EDCA_VI_11N … #define DM_REG_EDCA_BE_11N … #define DM_REG_EDCA_BK_11N … #define DM_REG_TXPAUSE_11N … #define DM_REG_RESP_TX_11N … #define DM_REG_ANT_TRAIN_PARA1_11N … #define DM_REG_ANT_TRAIN_PARA2_11N … /*DIG Related*/ #define DM_BIT_IGI_11N … #define DM_BIT_IGI_11AC … #define HAL_DM_DIG_DISABLE … #define HAL_DM_HIPWR_DISABLE … #define OFDM_TABLE_LENGTH … #define CCK_TABLE_LENGTH … #define OFDM_TABLE_SIZE … #define CCK_TABLE_SIZE … #define BW_AUTO_SWITCH_HIGH_LOW … #define BW_AUTO_SWITCH_LOW_HIGH … #define DM_DIG_FA_UPPER … #define DM_DIG_FA_LOWER … #define DM_DIG_FA_TH0 … #define DM_DIG_FA_TH1 … #define DM_DIG_FA_TH2 … #define RXPATHSELECTION_SS_TH_LOW … #define RXPATHSELECTION_DIFF_TH … #define DM_RATR_STA_INIT … #define DM_RATR_STA_HIGH … #define DM_RATR_STA_MIDDLE … #define DM_RATR_STA_LOW … #define CTS2SELF_THVAL … #define REGC38_TH … #define WAIOTTHVAL … #define TXHIGHPWRLEVEL_NORMAL … #define TXHIGHPWRLEVEL_LEVEL1 … #define TXHIGHPWRLEVEL_LEVEL2 … #define TXHIGHPWRLEVEL_BT1 … #define TXHIGHPWRLEVEL_BT2 … #define DM_TYPE_BYFW … #define DM_TYPE_BYDRIVER … #define TX_POWER_NEAR_FIELD_THRESH_LVL2 … #define TX_POWER_NEAR_FIELD_THRESH_LVL1 … #define TXPWRTRACK_MAX_IDX … /* Dynamic ATC switch */ #define ATC_STATUS_OFF … #define ATC_STATUS_ON … #define CFO_THRESHOLD_XTAL … #define CFO_THRESHOLD_ATC … #define AVG_THERMAL_NUM_8812A … #define TXPWR_TRACK_TABLE_SIZE … #define MAX_PATH_NUM_8812A … #define MAX_PATH_NUM_8821A … enum FAT_STATE { … }; enum tag_dynamic_init_gain_operation_type_definition { … }; enum dm_1r_cca_e { … }; enum dm_rf_e { … }; enum dm_sw_ant_switch_e { … }; enum pwr_track_control_method { … }; #define BT_RSSI_STATE_NORMAL_POWER … #define BT_RSSI_STATE_AMDPU_OFF … #define BT_RSSI_STATE_SPECIAL_LOW … #define BT_RSSI_STATE_BG_EDCA_LOW … #define BT_RSSI_STATE_TXPOWER_LOW … #define GET_UNDECORATED_AVERAGE_RSSI(_priv) … void rtl8821ae_dm_set_tx_ant_by_tx_info(struct ieee80211_hw *hw, u8 *pdesc, u32 mac_id); void rtl8821ae_dm_ant_sel_statistics(struct ieee80211_hw *hw, u8 antsel_tr_mux, u32 mac_id, u32 rx_pwdb_all); void rtl8821ae_dm_fast_antenna_training_callback(unsigned long data); void rtl8821ae_dm_init(struct ieee80211_hw *hw); void rtl8821ae_dm_watchdog(struct ieee80211_hw *hw); void rtl8821ae_dm_write_dig(struct ieee80211_hw *hw, u8 current_igi); void rtl8821ae_dm_init_edca_turbo(struct ieee80211_hw *hw); void rtl8821ae_dm_check_txpower_tracking_thermalmeter(struct ieee80211_hw *hw); void rtl8821ae_dm_init_rate_adaptive_mask(struct ieee80211_hw *hw); void rtl8821ae_dm_txpower_track_adjust(struct ieee80211_hw *hw, u8 type, u8 *pdirection, u32 *poutwrite_val); void rtl8821ae_dm_clear_txpower_tracking_state(struct ieee80211_hw *hw); void rtl8821ae_dm_write_cck_cca_thres(struct ieee80211_hw *hw, u8 current_cca); void rtl8821ae_dm_initialize_txpower_tracking_thermalmeter(struct ieee80211_hw *hw); void rtl8812ae_dm_txpwr_track_set_pwr(struct ieee80211_hw *hw, enum pwr_track_control_method method, u8 rf_path, u8 channel_mapped_index); void rtl8821ae_dm_txpwr_track_set_pwr(struct ieee80211_hw *hw, enum pwr_track_control_method method, u8 rf_path, u8 channel_mapped_index); void rtl8821ae_dm_update_init_rate(struct ieee80211_hw *hw, u8 rate); u8 rtl8821ae_hw_rate_to_mrate(struct ieee80211_hw *hw, u8 rate); void rtl8812ae_dm_txpower_tracking_callback_thermalmeter(struct ieee80211_hw *hw); void rtl8821ae_dm_txpower_tracking_callback_thermalmeter(struct ieee80211_hw *hw); #endif
Codebase Browser
linux