/* SPDX-License-Identifier: GPL-2.0 OR BSD-3-Clause */ /* Copyright(c) 2018-2019 Realtek Corporation */ #ifndef __RTW8822C_H__ #define __RTW8822C_H__ #include <asm/byteorder.h> struct rtw8822cu_efuse { … }; struct rtw8822cs_efuse { … } __packed; struct rtw8822ce_efuse { … }; struct rtw8822c_efuse { … }; enum rtw8822c_dpk_agc_phase { … }; enum rtw8822c_dpk_one_shot_action { … }; void rtw8822c_parse_tbl_dpk(struct rtw_dev *rtwdev, const struct rtw_table *tbl); extern const struct rtw_chip_info rtw8822c_hw_spec; #define RTW_DECL_TABLE_DPK(name) … #define DACK_PATH_8822C … #define DACK_REG_8822C … #define DACK_RF_8822C … #define DACK_SN_8822C … /* phy status page0 */ #define GET_PHY_STAT_P0_PWDB_A(phy_stat) … #define GET_PHY_STAT_P0_PWDB_B(phy_stat) … #define GET_PHY_STAT_P0_GAIN_A(phy_stat) … #define GET_PHY_STAT_P0_CHANNEL(phy_stat) … #define GET_PHY_STAT_P0_GAIN_B(phy_stat) … /* phy status page1 */ #define GET_PHY_STAT_P1_PWDB_A(phy_stat) … #define GET_PHY_STAT_P1_PWDB_B(phy_stat) … #define GET_PHY_STAT_P1_L_RXSC(phy_stat) … #define GET_PHY_STAT_P1_HT_RXSC(phy_stat) … #define GET_PHY_STAT_P1_CHANNEL(phy_stat) … #define GET_PHY_STAT_P1_RXEVM_A(phy_stat) … #define GET_PHY_STAT_P1_RXEVM_B(phy_stat) … #define GET_PHY_STAT_P1_CFO_TAIL_A(phy_stat) … #define GET_PHY_STAT_P1_CFO_TAIL_B(phy_stat) … #define GET_PHY_STAT_P1_RXSNR_A(phy_stat) … #define GET_PHY_STAT_P1_RXSNR_B(phy_stat) … #define RTW8822C_EDCCA_MAX … #define REG_ANAPARLDO_POW_MAC … #define BIT_LDOE25_PON … #define XCAP_MASK … #define CFO_TRK_ENABLE_TH … #define CFO_TRK_STOP_TH … #define CFO_TRK_ADJ_TH … #define REG_TXDFIR0 … #define REG_DFIRBW … #define REG_ANTMAP0 … #define BIT_ANT_PATH … #define REG_ANTMAP … #define REG_EDCCA_DECISION … #define BIT_EDCCA_OPTION … #define REG_DYMPRITH … #define REG_DYMENTH0 … #define REG_DYMENTH … #define REG_SBD … #define BITS_SUBTUNE … #define REG_DYMTHMIN … #define REG_TXBWCTL … #define REG_TXCLK … #define REG_SCOTRK … #define REG_MRCM … #define REG_AGCSWSH … #define REG_ANTWTPD … #define REG_PT_CHSMO … #define BIT_PT_OPT … #define REG_ORITXCODE … #define BIT_PATH_EN … #define REG_3WIRE … #define BIT_DIS_SHARERX_TXGAT … #define BIT_3WIRE_TX_EN … #define BIT_3WIRE_RX_EN … #define BIT_3WIRE_EN … #define BIT_3WIRE_PI_ON … #define REG_ANAPAR_A … #define BIT_ANAPAR_UPDATE … #define REG_RFTXEN_GCK_A … #define BIT_RFTXEN_GCK_FORCE_ON … #define REG_DIS_SHARE_RX_A … #define BIT_TX_SCALE_0DB … #define REG_RXAGCCTL0 … #define BITS_RXAGC_CCK … #define BITS_RXAGC_OFDM … #define REG_DCKA_I_0 … #define REG_DCKA_I_1 … #define REG_DCKA_Q_0 … #define REG_DCKA_Q_1 … #define REG_CCKSB … #define BIT_BBMODE … #define REG_RXCCKSEL … #define REG_BGCTRL … #define BITS_RX_IQ_WEIGHT … #define REG_TXF0 … #define REG_TXF1 … #define REG_TXF2 … #define REG_CCANRX … #define BIT_CCK_FA_RST … #define BIT_OFDM_FA_RST … #define REG_CCK_FACNT … #define REG_CCKTXONLY … #define BIT_BB_CCK_CHECK_EN … #define REG_TXF3 … #define REG_TXF4 … #define REG_TXF5 … #define REG_TXF6 … #define REG_TXF7 … #define REG_CCK_SOURCE … #define BIT_NBI_EN … #define REG_NCTL0 … #define BIT_SEL_PATH … #define BIT_SUBPAGE … #define REG_DPD_CTL0_S0 … #define BIT_GS_PWSF … #define REG_DPD_CTL1_S0 … #define BIT_DPD_EN … #define BIT_PS_EN … #define REG_IQKSTAT … #define REG_IQK_CTL1 … #define BIT_TX_CFIR … #define BIT_CFIR_EN … #define BIT_BYPASS_DPD … #define REG_TX_TONE_IDX … #define REG_DPD_LUT0 … #define BIT_GLOSS_DB … #define REG_DPD_CTL0_S1 … #define REG_DPD_CTL1_S1 … #define REG_DPD_AGC … #define REG_TABLE_SEL … #define BIT_I_GAIN … #define BIT_GAIN_RST … #define BIT_Q_GAIN_SEL … #define BIT_Q_GAIN … #define REG_TX_GAIN_SET … #define BIT_GAPK_RPT_IDX … #define REG_DPD_CTL0 … #define REG_SINGLE_TONE_SW … #define BIT_IRQ_TEST_MODE … #define REG_R_CONFIG … #define BIT_INNER_LB … #define BIT_IQ_SWITCH … #define BIT_2G_SWING … #define BIT_5G_SWING … #define REG_RXSRAM_CTL … #define BIT_RPT_EN … #define BIT_RPT_SEL … #define BIT_DPD_CLK … #define REG_DPD_CTL11 … #define REG_DPD_CTL12 … #define REG_DPD_CTL15 … #define REG_DPD_CTL16 … #define REG_STAT_RPT … #define BIT_RPT_DGAIN … #define BIT_GAPK_RPT0 … #define BIT_GAPK_RPT1 … #define BIT_GAPK_RPT2 … #define BIT_GAPK_RPT3 … #define BIT_GAPK_RPT4 … #define BIT_GAPK_RPT5 … #define BIT_GAPK_RPT6 … #define BIT_GAPK_RPT7 … #define REG_TXANT … #define REG_IQK_CTRL … #define REG_ENCCK … #define BIT_CCK_BLK_EN … #define BIT_CCK_OFDM_BLK_EN … #define REG_CCAMSK … #define REG_RSTB … #define BIT_RSTB_3WIRE … #define REG_CH_DELAY_EXTR2 … #define BIT_TST_IQK2SET_SRC … #define BIT_EN_IOQ_IQK_DPK … #define BIT_IQK_DPK_RESET_SRC … #define BIT_IQK_DPK_CLOCK_SRC … #define REG_RX_BREAK … #define BIT_COM_RX_GCK_EN … #define REG_RXFNCTL … #define REG_CCA_OFF … #define BIT_CCA_ON_BY_PW … #define REG_RXIGI … #define REG_ENFN … #define BIT_IQK_DPK_EN … #define REG_TXANTSEG … #define BIT_ANTSEG … #define REG_TXLGMAP … #define REG_CCKPATH … #define REG_TX_FIFO … #define BIT_STOP_TX … #define REG_CNT_CTRL … #define BIT_ALL_CNT_RST … #define REG_OFDM_FACNT … #define REG_OFDM_FACNT1 … #define REG_OFDM_FACNT2 … #define REG_OFDM_FACNT3 … #define REG_OFDM_FACNT4 … #define REG_OFDM_FACNT5 … #define REG_RPT_CIP … #define BIT_RPT_CIP_STATUS … #define REG_OFDM_TXCNT … #define REG_ORITXCODE2 … #define REG_3WIRE2 … #define REG_ANAPAR_B … #define REG_RFTXEN_GCK_B … #define REG_DIS_SHARE_RX_B … #define BIT_EXT_TIA_BW … #define REG_RXAGCCTL … #define REG_DCKB_I_0 … #define REG_DCKB_I_1 … #define REG_DCKB_Q_0 … #define REG_DCKB_Q_1 … #define RF_MODE_TRXAGC … #define BIT_RF_MODE … #define BIT_RXAGC … #define BIT_TXAGC … #define RF_RXAGC_OFFSET … #define RF_BW_TRXBB … #define BIT_TX_CCK_IND … #define BIT_BW_TXBB … #define BIT_BW_RXBB … #define BIT_DBG_CCK_CCA … #define RF_TX_GAIN_OFFSET … #define BIT_BB_GAIN … #define BIT_RF_GAIN … #define RF_TX_GAIN … #define BIT_GAIN_TXBB … #define RF_IDAC … #define BIT_TX_MODE … #define RF_TX_RESULT … #define BIT_GAIN_TX_PAD_H … #define BIT_GAIN_TX_PAD_L … #define RF_PA … #define RF_PABIAS_2G_MASK … #define RF_PABIAS_5G_MASK … #define RF_TXA_LB_SW … #define BIT_TXA_LB_ATT … #define BIT_LB_SW … #define BIT_LB_ATT … #define RF_RXG_GAIN … #define BIT_RXG_GAIN … #define RF_RXA_MIX_GAIN … #define BIT_RXA_MIX_GAIN … #define RF_EXT_TIA_BW … #define BIT_PW_EXT_TIA … #define RF_DIS_BYPASS_TXBB … #define BIT_TXBB … #define BIT_TIA_BYPASS … #define RF_DEBUG … #define BIT_DE_PWR_TRIM … #define BIT_DE_TX_GAIN … #define BIT_DE_TRXBW … #define PPG_THERMAL_B … #define RF_THEMAL_MASK … #define PPG_2GH_TXAB … #define PPG_2G_A_MASK … #define PPG_2G_B_MASK … #define PPG_2GL_TXAB … #define PPG_PABIAS_2GB … #define PPG_PABIAS_2GA … #define PPG_PABIAS_MASK … #define PPG_PABIAS_5GB … #define PPG_PABIAS_5GA … #define PPG_5G_MASK … #define PPG_5GH1_TXB … #define PPG_5GH1_TXA … #define PPG_5GM2_TXB … #define PPG_5GM2_TXA … #define PPG_5GM1_TXB … #define PPG_5GM1_TXA … #define PPG_5GL2_TXB … #define PPG_5GL2_TXA … #define PPG_5GL1_TXB … #define PPG_5GL1_TXA … #define PPG_2GM_TXAB … #define PPG_THERMAL_A … #endif
Codebase Browser
linux