/* SPDX-License-Identifier: GPL-2.0 OR BSD-3-Clause */ /* Copyright(c) 2019-2020 Realtek Corporation */ #ifndef __RTW89_REG_H__ #define __RTW89_REG_H__ #define R_AX_SYS_WL_EFUSE_CTRL … #define B_AX_AUTOLOAD_SUS … #define R_AX_SYS_ISO_CTRL … #define B_AX_PWC_EV2EF_MASK … #define B_AX_PWC_EV2EF_B15 … #define B_AX_PWC_EV2EF_B14 … #define B_AX_ISO_EB2CORE … #define R_AX_SYS_FUNC_EN … #define B_AX_FEN_BB_GLB_RSTN … #define B_AX_FEN_BBRSTB … #define R_AX_SYS_PW_CTRL … #define B_AX_SOP_ASWRM … #define B_AX_SOP_PWMM_DSWR … #define B_AX_XTAL_OFF_A_DIE … #define B_AX_DIS_WLBT_PDNSUSEN_SOPC … #define B_AX_RDY_SYSPWR … #define B_AX_EN_WLON … #define B_AX_APDM_HPDN … #define B_AX_PSUS_OFF_CAPC_EN … #define B_AX_AFSM_PCIE_SUS_EN … #define B_AX_AFSM_WLSUS_EN … #define B_AX_APFM_SWLPS … #define B_AX_APFM_OFFMAC … #define B_AX_APFN_ONMAC … #define R_AX_SYS_CLK_CTRL … #define B_AX_CPU_CLK_EN … #define R_AX_SYS_SWR_CTRL1 … #define B_AX_SYM_CTRL_SPS_PWMFREQ … #define R_AX_SYS_ADIE_PAD_PWR_CTRL … #define B_AX_SYM_PADPDN_WL_PTA_1P3 … #define B_AX_SYM_PADPDN_WL_RFC_1P3 … #define R_AX_RSV_CTRL … #define B_AX_R_DIS_PRST … #define B_AX_WLOCK_1C_BIT6 … #define R_AX_AFE_LDO_CTRL … #define B_AX_AON_OFF_PC_EN … #define R_AX_EFUSE_CTRL_1 … #define B_AX_EF_PGPD_MASK … #define B_AX_EF_RDT … #define B_AX_EF_VDDQST_MASK … #define B_AX_EF_PGTS_MASK … #define B_AX_EF_PD_DIS … #define B_AX_EF_POR … #define B_AX_EF_CELL_SEL_MASK … #define R_AX_EFUSE_CTRL … #define B_AX_EF_MODE_SEL_MASK … #define B_AX_EF_RDY … #define B_AX_EF_COMP_RESULT … #define B_AX_EF_ADDR_MASK … #define B_AX_EF_DATA_MASK … #define R_AX_EFUSE_CTRL_1_V1 … #define B_AX_EF_ENT … #define B_AX_EF_BURST … #define B_AX_EF_TEST_SEL_MASK … #define B_AX_EF_TROW_EN … #define B_AX_EF_ERR_FLAG … #define B_AX_EF_DSB_EN … #define B_AX_PCIE_CALIB_EN_V1 … #define B_AX_WDT_WAKE_PCIE_EN … #define B_AX_WDT_WAKE_USB_EN … #define R_AX_GPIO_MUXCFG … #define B_AX_BOOT_MODE … #define B_AX_WL_EECS_EXT_32K_SEL … #define B_AX_WL_SEC_BONDING_OPT_STS … #define B_AX_SECSIC_SEL … #define B_AX_ENHTP … #define B_AX_BT_AOD_GPIO3 … #define B_AX_ENSIC … #define B_AX_SIC_SWRST … #define B_AX_PO_WIFI_PTA_PINS … #define B_AX_PO_BT_PTA_PINS … #define B_AX_ENUARTTX … #define B_AX_BTMODE_MASK … #define MAC_AX_BT_MODE_0_3 … #define MAC_AX_BT_MODE_2 … #define MAC_AX_RTK_MODE … #define MAC_AX_CSR_MODE … #define B_AX_ENBT … #define B_AX_EROM_EN … #define B_AX_ENUARTRX … #define B_AX_GPIOSEL_MASK … #define R_AX_DBG_CTRL … #define B_AX_DBG_SEL1_4BIT … #define B_AX_DBG_SEL1_16BIT … #define B_AX_DBG_SEL1 … #define B_AX_DBG_SEL0_4BIT … #define B_AX_DBG_SEL0_16BIT … #define B_AX_DBG_SEL0 … #define R_AX_GPIO_EXT_CTRL … #define B_AX_GPIO_MOD_15_TO_8_MASK … #define B_AX_GPIO_MOD_9 … #define B_AX_GPIO_IO_SEL_15_TO_8_MASK … #define B_AX_GPIO_IO_SEL_9 … #define B_AX_GPIO_OUT_15_TO_8_MASK … #define B_AX_GPIO_IN_15_TO_8_MASK … #define B_AX_GPIO_IN_9 … #define R_AX_SYS_SDIO_CTRL … #define B_AX_PCIE_DIS_L2_CTRL_LDO_HCI … #define B_AX_PCIE_DIS_WLSUS_AFT_PDN … #define B_AX_PCIE_FORCE_PWR_NGAT … #define B_AX_PCIE_CALIB_EN_V1 … #define B_AX_PCIE_AUXCLK_GATE … #define B_AX_LTE_MUX_CTRL_PATH … #define R_AX_HCI_OPT_CTRL … #define BIT_WAKE_CTRL_V1 … #define BIT_WAKE_CTRL … #define R_AX_HCI_BG_CTRL … #define B_AX_IBX_EN_VALUE … #define B_AX_IB_EN_VALUE … #define B_AX_FORCED_IB_EN … #define B_AX_EN_REGBG … #define B_AX_R_AX_BG_LPF … #define B_AX_R_AX_BG … #define R_AX_HCI_LDO_CTRL … #define B_AX_R_AX_VADJ_MASK … #define R_AX_PLATFORM_ENABLE … #define B_AX_AXIDMA_EN … #define B_AX_APB_WRAP_EN … #define B_AX_WCPU_EN … #define B_AX_PLATFORM_EN … #define R_AX_WLLPS_CTRL … #define B_AX_LPSOP_ASWRM … #define B_AX_LPSOP_DSWRM … #define B_AX_DIS_WLBT_LPSEN_LOPC … #define SW_LPS_OPTION … #define R_AX_SCOREBOARD … #define B_AX_TOGGLE … #define B_MAC_AX_SB_FW_MASK … #define B_MAC_AX_SB_DRV_MASK … #define B_MAC_AX_BTGS1_NOTIFY … #define MAC_AX_NOTIFY_TP_MAJOR … #define MAC_AX_NOTIFY_PWR_MAJOR … #define R_AX_DBG_PORT_SEL … #define B_AX_DEBUG_ST_MASK … #define R_AX_PMC_DBG_CTRL2 … #define B_AX_SYSON_DIS_PMCR_AX_WRMSK … #define R_AX_PCIE_MIO_INTF … #define B_AX_PCIE_MIO_ADDR_PAGE_V1_MASK … #define B_AX_PCIE_MIO_BYIOREG … #define B_AX_PCIE_MIO_RE … #define B_AX_PCIE_MIO_WE_MASK … #define MIO_WRITE_BYTE_ALL … #define B_AX_PCIE_MIO_ADDR_MASK … #define MIO_ADDR_PAGE_MASK … #define R_AX_PCIE_MIO_INTD … #define B_AX_PCIE_MIO_DATA_MASK … #define R_AX_SYS_CFG1 … #define B_AX_CHIP_VER_MASK … #define R_AX_SYS_STATUS1 … #define B_AX_SEL_0XC0_MASK … #define B_AX_PAD_HCI_SEL_V2_MASK … #define MAC_AX_HCI_SEL_SDIO_UART … #define MAC_AX_HCI_SEL_MULTI_USB … #define MAC_AX_HCI_SEL_PCIE_UART … #define MAC_AX_HCI_SEL_PCIE_USB … #define MAC_AX_HCI_SEL_MULTI_SDIO … #define R_AX_HALT_H2C_CTRL … #define R_AX_HALT_H2C … #define B_AX_HALT_H2C_TRIGGER … #define R_AX_HALT_C2H_CTRL … #define R_AX_HALT_C2H … #define R_AX_WCPU_FW_CTRL … #define B_AX_WCPU_FWDL_STS_MASK … #define B_AX_FWDL_PATH_RDY … #define B_AX_H2C_PATH_RDY … #define B_AX_WCPU_FWDL_EN … #define R_AX_RPWM … #define R_AX_PCIE_HRPWM … #define PS_RPWM_TOGGLE … #define PS_RPWM_ACK … #define PS_RPWM_SEQ_NUM … #define PS_RPWM_NOTIFY_WAKE … #define PS_RPWM_STATE … #define RPWM_SEQ_NUM_MAX … #define PS_CPWM_SEQ_NUM … #define PS_CPWM_RSP_SEQ_NUM … #define PS_CPWM_STATE … #define CPWM_SEQ_NUM_MAX … #define R_AX_BOOT_REASON … #define B_AX_BOOT_REASON_MASK … #define R_AX_LDM … #define B_AX_EN_32K … #define R_AX_UDM0 … #define R_AX_UDM1 … #define B_AX_UDM1_MASK … #define B_AX_UDM1_HALMAC_C2H_ENQ_CNT_MASK … #define B_AX_UDM1_HALMAC_H2C_DEQ_CNT_MASK … #define B_AX_UDM1_WCPU_C2H_ENQ_CNT_MASK … #define B_AX_UDM1_WCPU_H2C_DEQ_CNT_MASK … #define R_AX_UDM2 … #define R_AX_UDM3 … #define R_AX_SPS_DIG_ON_CTRL0 … #define B_AX_VREFPFM_L_MASK … #define B_AX_REG_ZCDC_H_MASK … #define B_AX_OCP_L1_MASK … #define B_AX_VOL_L1_MASK … #define R_AX_SPSLDO_ON_CTRL1 … #define B_AX_FPWMDELAY … #define R_AX_LDO_AON_CTRL0 … #define B_AX_PD_REGU_L … #define R_AX_SPSANA_ON_CTRL1 … #define R_AX_SPS_ANA_ON_CTRL2 … #define RTL8852B_RFE_05_SPS_ANA … #define R_AX_WLAN_XTAL_SI_CTRL … #define B_AX_WL_XTAL_SI_CMD_POLL … #define B_AX_BT_XTAL_SI_ERR_FLAG … #define B_AX_WL_XTAL_GNT … #define B_AX_BT_XTAL_GNT … #define B_AX_WL_XTAL_SI_MODE_MASK … #define XTAL_SI_NORMAL_WRITE … #define XTAL_SI_NORMAL_READ … #define B_AX_WL_XTAL_SI_BITMASK_MASK … #define B_AX_WL_XTAL_SI_DATA_MASK … #define B_AX_WL_XTAL_SI_ADDR_MASK … #define R_AX_WLAN_XTAL_SI_CONFIG … #define B_AX_XTAL_SI_ADDR_NOT_CHK … #define R_AX_XTAL_ON_CTRL0 … #define B_AX_XTAL_SC_LPS … #define B_AX_XTAL_SC_XO_MASK … #define B_AX_XTAL_SC_XI_MASK … #define B_AX_XTAL_SC_MASK … #define R_AX_XTAL_ON_CTRL3 … #define B_AX_XTAL_SC_INIT_A_BLOCK_MASK … #define B_AX_XTAL_SC_LPS_A_BLOCK_MASK … #define B_AX_XTAL_SC_XO_A_BLOCK_MASK … #define B_AX_XTAL_SC_XI_A_BLOCK_MASK … #define R_AX_GPIO0_7_FUNC_SEL … #define R_AX_GPIO8_15_FUNC_SEL … #define B_AX_PINMUX_GPIO9_FUNC_SEL_MASK … #define R_AX_EECS_EESK_FUNC_SEL … #define B_AX_PINMUX_EESK_FUNC_SEL_MASK … #define R_AX_GPIO16_23_FUNC_SEL … #define B_AX_PINMUX_GPIO17_FUNC_SEL_MASK … #define B_AX_PINMUX_GPIO16_FUNC_SEL_MASK … #define R_AX_LED1_FUNC_SEL … #define B_AX_PINMUX_EESK_FUNC_SEL_V1_MASK … #define PINMUX_EESK_FUNC_SEL_BT_LOG … #define R_AX_GPIO0_15_EECS_EESK_LED1_PULL_LOW_EN … #define B_AX_LED1_PULL_LOW_EN … #define B_AX_EESK_PULL_LOW_EN … #define B_AX_EECS_PULL_LOW_EN … #define R_AX_GPIO0_16_EECS_EESK_LED1_PULL_LOW_EN … #define B_AX_GPIO16_PULL_LOW_EN_V1 … #define B_AX_GPIO10_PULL_LOW_EN … #define R_AX_WLRF_CTRL … #define B_AX_AFC_AFEDIG … #define B_AX_WLRF1_CTRL_7 … #define B_AX_WLRF1_CTRL_1 … #define B_AX_WLRF_CTRL_7 … #define B_AX_WLRF_CTRL_1 … #define R_AX_IC_PWR_STATE … #define B_AX_WHOLE_SYS_PWR_STE_MASK … #define B_AX_WLMAC_PWR_STE_MASK … #define B_AX_UART_HCISYS_PWR_STE_MASK … #define B_AX_SDIO_HCISYS_PWR_STE_MASK … #define B_AX_USB_HCISYS_PWR_STE_MASK … #define B_AX_PCIE_HCISYS_PWR_STE_MASK … #define R_AX_SPS_DIG_OFF_CTRL0 … #define B_AX_C3_L1_MASK … #define B_AX_C1_L1_MASK … #define R_AX_AFE_OFF_CTRL1 … #define B_AX_S1_LDO_VSEL_F_MASK … #define B_AX_S1_LDO2PWRCUT_F … #define B_AX_S0_LDO_VSEL_F_MASK … #define R_AX_DBG_WOW … #define B_AX_DBG_WOW_CPU_IO_RX_EN … #define R_AX_SEC_CTRL … #define B_AX_SEC_IDMEM_SIZE_CONFIG_MASK … #define R_AX_FILTER_MODEL_ADDR … #define R_AX_HAXI_INIT_CFG1 … #define B_AX_WD_ITVL_IDLE_V1_MASK … #define B_AX_WD_ITVL_ACT_V1_MASK … #define B_AX_DMA_MODE_MASK … #define DMA_MOD_PCIE_1B … #define DMA_MOD_PCIE_4B … #define DMA_MOD_USB … #define DMA_MOD_SDIO … #define B_AX_STOP_AXI_MST … #define B_AX_HAXI_RST_KEEP_REG … #define B_AX_RXHCI_EN_V1 … #define B_AX_RXBD_MODE_V1 … #define B_AX_HAXI_MAX_RXDMA_MASK … #define B_AX_TXHCI_EN_V1 … #define B_AX_FLUSH_AXI_MST … #define B_AX_RST_BDRAM … #define B_AX_HAXI_MAX_TXDMA_MASK … #define R_AX_HAXI_DMA_STOP1 … #define B_AX_STOP_WPDMA … #define B_AX_STOP_CH12 … #define B_AX_STOP_CH9 … #define B_AX_STOP_CH8 … #define B_AX_STOP_ACH7 … #define B_AX_STOP_ACH6 … #define B_AX_STOP_ACH5 … #define B_AX_STOP_ACH4 … #define B_AX_STOP_ACH3 … #define B_AX_STOP_ACH2 … #define B_AX_STOP_ACH1 … #define B_AX_STOP_ACH0 … #define R_AX_HAXI_DMA_BUSY1 … #define B_AX_HAXIIO_BUSY … #define B_AX_WPDMA_BUSY … #define B_AX_CH12_BUSY … #define B_AX_CH9_BUSY … #define B_AX_CH8_BUSY … #define B_AX_ACH7_BUSY … #define B_AX_ACH6_BUSY … #define B_AX_ACH5_BUSY … #define B_AX_ACH4_BUSY … #define B_AX_ACH3_BUSY … #define B_AX_ACH2_BUSY … #define B_AX_ACH1_BUSY … #define B_AX_ACH0_BUSY … #define R_AX_PCIE_DBG_CTRL … #define B_AX_DBG_DUMMY_MASK … #define B_AX_PCIE_DBG_SEL_MASK … #define B_AX_MRD_TIMEOUT_EN … #define B_AX_ASFF_FULL_NO_STK … #define B_AX_EN_STUCK_DBG … #define R_AX_HAXI_DMA_STOP2 … #define B_AX_STOP_CH11 … #define B_AX_STOP_CH10 … #define R_AX_HAXI_DMA_BUSY2 … #define B_AX_CH11_BUSY … #define B_AX_CH10_BUSY … #define R_AX_HAXI_DMA_BUSY3 … #define B_AX_RPQ_BUSY … #define B_AX_RXQ_BUSY … #define R_AX_LTR_DEC_CTRL … #define B_AX_LTR_IDX_DRV_VLD … #define B_AX_LTR_CURR_IDX_DRV_MASK … #define B_AX_LTR_IDX_FW_VLD … #define B_AX_LTR_CURR_IDX_FW_MASK … #define B_AX_LTR_IDX_HW_VLD … #define B_AX_LTR_CURR_IDX_HW_MASK … #define B_AX_LTR_REQ_DRV … #define B_AX_LTR_IDX_DRV_MASK … #define PCIE_LTR_IDX_IDLE … #define B_AX_LTR_DRV_DEC_EN … #define B_AX_LTR_FW_DEC_EN … #define B_AX_LTR_HW_DEC_EN … #define B_AX_LTR_SPACE_IDX_V1_MASK … #define LTR_EN_BITS … #define R_AX_LTR_LATENCY_IDX0 … #define R_AX_LTR_LATENCY_IDX1 … #define R_AX_LTR_LATENCY_IDX2 … #define R_AX_LTR_LATENCY_IDX3 … #define R_AX_HCI_FC_CTRL_V1 … #define R_AX_CH_PAGE_CTRL_V1 … #define R_AX_ACH0_PAGE_CTRL_V1 … #define R_AX_ACH1_PAGE_CTRL_V1 … #define R_AX_ACH2_PAGE_CTRL_V1 … #define R_AX_ACH3_PAGE_CTRL_V1 … #define R_AX_ACH4_PAGE_CTRL_V1 … #define R_AX_ACH5_PAGE_CTRL_V1 … #define R_AX_ACH6_PAGE_CTRL_V1 … #define R_AX_ACH7_PAGE_CTRL_V1 … #define R_AX_CH8_PAGE_CTRL_V1 … #define R_AX_CH9_PAGE_CTRL_V1 … #define R_AX_CH10_PAGE_CTRL_V1 … #define R_AX_CH11_PAGE_CTRL_V1 … #define R_AX_ACH0_PAGE_INFO_V1 … #define R_AX_ACH1_PAGE_INFO_V1 … #define R_AX_ACH2_PAGE_INFO_V1 … #define R_AX_ACH3_PAGE_INFO_V1 … #define R_AX_ACH4_PAGE_INFO_V1 … #define R_AX_ACH5_PAGE_INFO_V1 … #define R_AX_ACH6_PAGE_INFO_V1 … #define R_AX_ACH7_PAGE_INFO_V1 … #define R_AX_CH8_PAGE_INFO_V1 … #define R_AX_CH9_PAGE_INFO_V1 … #define R_AX_CH10_PAGE_INFO_V1 … #define R_AX_CH11_PAGE_INFO_V1 … #define R_AX_CH12_PAGE_INFO_V1 … #define R_AX_PUB_PAGE_INFO3_V1 … #define R_AX_PUB_PAGE_CTRL1_V1 … #define R_AX_PUB_PAGE_CTRL2_V1 … #define R_AX_PUB_PAGE_INFO1_V1 … #define R_AX_PUB_PAGE_INFO2_V1 … #define R_AX_WP_PAGE_CTRL1_V1 … #define R_AX_WP_PAGE_CTRL2_V1 … #define R_AX_WP_PAGE_INFO1_V1 … #define R_AX_H2CREG_DATA0_V1 … #define R_AX_H2CREG_DATA1_V1 … #define R_AX_H2CREG_DATA2_V1 … #define R_AX_H2CREG_DATA3_V1 … #define R_AX_C2HREG_DATA0_V1 … #define R_AX_C2HREG_DATA1_V1 … #define R_AX_C2HREG_DATA2_V1 … #define R_AX_C2HREG_DATA3_V1 … #define R_AX_H2CREG_CTRL_V1 … #define R_AX_C2HREG_CTRL_V1 … #define R_AX_HCI_FUNC_EN_V1 … #define R_AX_PHYREG_SET … #define PHYREG_SET_ALL_CYCLE … #define PHYREG_SET_XYN_CYCLE … #define R_AX_HD0IMR … #define B_AX_WDT_PTFM_INT_EN … #define B_AX_CPWM_INT_EN … #define B_AX_GT3_INT_EN … #define B_AX_C2H_INT_EN … #define R_AX_HD0ISR … #define B_AX_C2H_INT … #define R_AX_H2CREG_DATA0 … #define R_AX_H2CREG_DATA1 … #define R_AX_H2CREG_DATA2 … #define R_AX_H2CREG_DATA3 … #define R_AX_C2HREG_DATA0 … #define R_AX_C2HREG_DATA1 … #define R_AX_C2HREG_DATA2 … #define R_AX_C2HREG_DATA3 … #define R_AX_H2CREG_CTRL … #define B_AX_H2CREG_TRIGGER … #define R_AX_C2HREG_CTRL … #define B_AX_C2HREG_TRIGGER … #define R_AX_CPWM … #define R_AX_HCI_FUNC_EN … #define B_AX_HCI_RXDMA_EN … #define B_AX_HCI_TXDMA_EN … #define R_AX_BOOT_DBG … #define R_AX_DMAC_FUNC_EN … #define B_AX_DMAC_CRPRT … #define B_AX_MAC_FUNC_EN … #define B_AX_DMAC_FUNC_EN … #define B_AX_MPDU_PROC_EN … #define B_AX_WD_RLS_EN … #define B_AX_DLE_WDE_EN … #define B_AX_TXPKT_CTRL_EN … #define B_AX_STA_SCH_EN … #define B_AX_DLE_PLE_EN … #define B_AX_PKT_BUF_EN … #define B_AX_DMAC_TBL_EN … #define B_AX_PKT_IN_EN … #define B_AX_DLE_CPUIO_EN … #define B_AX_DISPATCHER_EN … #define B_AX_BBRPT_EN … #define B_AX_MAC_SEC_EN … #define B_AX_DMACREG_GCKEN … #define B_AX_MAC_UN_EN … #define B_AX_H_AXIDMA_EN … #define R_AX_DMAC_CLK_EN … #define B_AX_WD_RLS_CLK_EN … #define B_AX_DLE_WDE_CLK_EN … #define B_AX_TXPKT_CTRL_CLK_EN … #define B_AX_STA_SCH_CLK_EN … #define B_AX_DLE_PLE_CLK_EN … #define B_AX_PKT_IN_CLK_EN … #define B_AX_DLE_CPUIO_CLK_EN … #define B_AX_DISPATCHER_CLK_EN … #define B_AX_BBRPT_CLK_EN … #define B_AX_MAC_SEC_CLK_EN … #define B_AX_AXIDMA_CLK_EN … #define PCI_LTR_IDLE_TIMER_1US … #define PCI_LTR_IDLE_TIMER_10US … #define PCI_LTR_IDLE_TIMER_100US … #define PCI_LTR_IDLE_TIMER_200US … #define PCI_LTR_IDLE_TIMER_400US … #define PCI_LTR_IDLE_TIMER_800US … #define PCI_LTR_IDLE_TIMER_1_6MS … #define PCI_LTR_IDLE_TIMER_3_2MS … #define PCI_LTR_IDLE_TIMER_R_ERR … #define PCI_LTR_IDLE_TIMER_DEF … #define PCI_LTR_IDLE_TIMER_IGNORE … #define PCI_LTR_SPC_10US … #define PCI_LTR_SPC_100US … #define PCI_LTR_SPC_500US … #define PCI_LTR_SPC_1MS … #define PCI_LTR_SPC_R_ERR … #define PCI_LTR_SPC_DEF … #define PCI_LTR_SPC_IGNORE … #define R_AX_LTR_CTRL_0 … #define B_AX_LTR_SPACE_IDX_MASK … #define B_AX_LTR_IDLE_TIMER_IDX_MASK … #define B_AX_LTR_WD_NOEMP_CHK … #define B_AX_APP_LTR_ACT … #define B_AX_APP_LTR_IDLE … #define B_AX_LTR_EN … #define B_AX_LTR_WD_NOEMP_CHK_V1 … #define B_AX_LTR_HW_EN … #define R_AX_LTR_CTRL_1 … #define B_AX_LTR_RX1_TH_MASK … #define B_AX_LTR_RX0_TH_MASK … #define R_AX_LTR_IDLE_LATENCY … #define R_AX_LTR_ACTIVE_LATENCY … #define R_AX_SER_DBG_INFO … #define B_AX_L0_TO_L1_EVENT_MASK … #define R_AX_DLE_EMPTY0 … #define B_AX_PLE_EMPTY_QTA_DMAC_CPUIO … #define B_AX_PLE_EMPTY_QTA_DMAC_MPDU_TX … #define B_AX_PLE_EMPTY_QTA_DMAC_WLAN_CPU … #define B_AX_PLE_EMPTY_QTA_DMAC_H2C … #define B_AX_PLE_EMPTY_QTA_DMAC_B1_TXPL … #define B_AX_PLE_EMPTY_QTA_DMAC_B0_TXPL … #define B_AX_WDE_EMPTY_QTA_DMAC_CPUIO … #define B_AX_WDE_EMPTY_QTA_DMAC_PKTIN … #define B_AX_WDE_EMPTY_QTA_DMAC_DATA_CPU … #define B_AX_WDE_EMPTY_QTA_DMAC_WLAN_CPU … #define B_AX_WDE_EMPTY_QTA_DMAC_HIF … #define B_AX_WDE_EMPTY_QUE_DMAC_PKTIN … #define B_AX_PLE_EMPTY_QUE_DMAC_SEC_TX … #define B_AX_PLE_EMPTY_QUE_DMAC_MPDU_TX … #define B_AX_WDE_EMPTY_QUE_OTHERS … #define B_AX_WDE_EMPTY_QUE_CMAC0_WMM1 … #define B_AX_WDE_EMPTY_QUE_CMAC0_WMM0 … #define B_AX_WDE_EMPTY_QUE_CMAC1_MBH … #define B_AX_WDE_EMPTY_QUE_CMAC0_MBH … #define B_AX_WDE_EMPTY_QUE_CMAC0_ALL_AC … #define R_AX_DLE_EMPTY1 … #define B_AX_PLE_EMPTY_QTA_DMAC_WDRLS … #define B_AX_PLE_EMPTY_QTA_CMAC1_DMA_BBRPT … #define B_AX_PLE_EMPTY_QTA_CMAC1_DMA_RX … #define B_AX_PLE_EMPTY_QTA_CMAC0_DMA_RX … #define B_AX_PLE_EMPTY_QTA_DMAC_C2H … #define B_AX_PLE_EMPTY_QUE_DMAC_PLRLS … #define B_AX_PLE_EMPTY_QUE_DMAC_CPUIO … #define B_AX_PLE_EMPTY_QUE_DMAC_SEC_RX … #define B_AX_PLE_EMPTY_QUE_DMAC_MPDU_RX … #define B_AX_PLE_EMPTY_QUE_DMAC_HDP … #define B_AX_WDE_EMPTY_QUE_DMAC_WDRLS … #define R_AX_DMAC_ERR_IMR … #define B_AX_DLE_CPUIO_ERR_INT_EN … #define B_AX_APB_BRIDGE_ERR_INT_EN … #define B_AX_DISPATCH_ERR_INT_EN … #define B_AX_PKTIN_ERR_INT_EN … #define B_AX_PLE_DLE_ERR_INT_EN … #define B_AX_TXPKTCTRL_ERR_INT_EN … #define B_AX_WDE_DLE_ERR_INT_EN … #define B_AX_STA_SCHEDULER_ERR_INT_EN … #define B_AX_MPDU_ERR_INT_EN … #define B_AX_WSEC_ERR_INT_EN … #define B_AX_WDRLS_ERR_INT_EN … #define DMAC_ERR_IMR_EN … #define DMAC_ERR_IMR_DIS … #define R_AX_DMAC_ERR_ISR … #define B_AX_HAXIDMA_ERR_FLAG … #define B_AX_PAXIDMA_ERR_FLAG … #define B_AX_HCI_BUF_ERR_FLAG … #define B_AX_BBRPT_ERR_FLAG … #define B_AX_DLE_CPUIO_ERR_FLAG … #define B_AX_APB_BRIDGE_ERR_FLAG … #define B_AX_DISPATCH_ERR_FLAG … #define B_AX_PKTIN_ERR_FLAG … #define B_AX_PLE_DLE_ERR_FLAG … #define B_AX_TXPKTCTRL_ERR_FLAG … #define B_AX_WDE_DLE_ERR_FLAG … #define B_AX_STA_SCHEDULER_ERR_FLAG … #define B_AX_MPDU_ERR_FLAG … #define B_AX_WSEC_ERR_FLAG … #define B_AX_WDRLS_ERR_FLAG … #define R_AX_DISPATCHER_GLOBAL_SETTING_0 … #define B_AX_PL_PAGE_128B_SEL … #define B_AX_WD_PAGE_64B_SEL … #define R_AX_OTHER_DISPATCHER_ERR_ISR … #define R_AX_HOST_DISPATCHER_ERR_ISR … #define R_AX_CPU_DISPATCHER_ERR_ISR … #define R_AX_TX_ADDRESS_INFO_MODE_SETTING … #define B_AX_HOST_ADDR_INFO_8B_SEL … #define R_AX_HOST_DISPATCHER_ERR_IMR … #define B_AX_HDT_RX_WRITE_UNDERFLOW_INT_EN … #define B_AX_HDT_RX_WRITE_OVERFLOW_INT_EN … #define B_AX_HDT_CHKSUM_FSM_ERR_INT_EN … #define B_AX_HDT_SHIFT_DMA_CFG_ERR_INT_EN … #define B_AX_HDT_DMA_PROCESS_ERR_INT_EN … #define B_AX_HDT_TOTAL_LEN_ERR_INT_EN … #define B_AX_HDT_SHIFT_EN_ERR_INT_EN … #define B_AX_HDT_RXAGG_CFG_ERR_INT_EN … #define B_AX_HDT_OUTPUT_ERR_INT_EN … #define B_AX_HDT_RES_ERR_INT_EN … #define B_AX_HDT_BURST_NUM_ERR_INT_EN … #define B_AX_HDT_NULLPKT_ERR_INT_EN … #define B_AX_HDT_FLOW_CTRL_ERR_INT_EN … #define B_AX_HDT_PLD_CMD_UNDERFLOW_INT_EN … #define B_AX_HDT_PLD_CMD_OVERLOW_INT_EN … #define B_AX_HDT_TX_WRITE_UNDERFLOW_INT_EN … #define B_AX_HDT_TX_WRITE_OVERFLOW_INT_EN … #define B_AX_HDT_TCP_CHK_ERR_INT_EN … #define B_AX_HDT_TXPKTSIZE_ERR_INT_EN … #define B_AX_HDT_PRE_COST_ERR_INT_EN … #define B_AX_HDT_WD_CHK_ERR_INT_EN … #define B_AX_HDT_CHANNEL_DMA_ERR_INT_EN … #define B_AX_HDT_OFFSET_UNMATCH_INT_EN … #define B_AX_HDT_PAYLOAD_UNDERFLOW_INT_EN … #define B_AX_HDT_PAYLOAD_OVERFLOW_INT_EN … #define B_AX_HDT_PERMU_UNDERFLOW_INT_EN … #define B_AX_HDT_PERMU_OVERFLOW_INT_EN … #define B_AX_HDT_PKT_FAIL_DBG_INT_EN … #define B_AX_HDT_CHANNEL_ID_ERR_INT_EN … #define B_AX_HDT_CHANNEL_DIFF_ERR_INT_EN … #define B_AX_HOST_DISP_IMR_CLR … #define B_AX_HOST_DISP_IMR_SET … #define B_AX_HOST_DISP_IMR_SET_V01 … #define B_AX_HR_WRFF_UNDERFLOW_ERR_INT_EN … #define B_AX_HR_WRFF_OVERFLOW_ERR_INT_EN … #define B_AX_HR_CHKSUM_FSM_ERR_INT_EN … #define B_AX_HR_SHIFT_DMA_CFG_ERR_INT_EN … #define B_AX_HR_DMA_PROCESS_ERR_INT_EN … #define B_AX_HR_TOTAL_LEN_UNDER_ERR_INT_EN … #define B_AX_HR_SHIFT_EN_ERR_INT_EN … #define B_AX_HR_AGG_CFG_ERR_INT_EN … #define B_AX_HR_DMA_RD_CNT_DEQ_ERR_INT_EN … #define B_AX_HR_PLD_LEN_ZERO_ERR_INT_EN … #define B_AX_HT_ILL_CH_ERR_INT_EN … #define B_AX_HT_ADDR_INFO_LEN_ERR_INT_EN … #define B_AX_HT_WD_LEN_OVER_ERR_INT_EN … #define B_AX_HT_PLD_CMD_UNDERFLOW_ERR_INT_EN … #define B_AX_HT_PLD_CMD_OVERFLOW_ERR_INT_EN … #define B_AX_HT_WRFF_UNDERFLOW_ERR_INT_EN … #define B_AX_HT_WRFF_OVERFLOW_ERR_INT_EN … #define B_AX_HT_CHKSUM_FSM_ERR_INT_EN … #define B_AX_HT_TXPKTSIZE_ERR_INT_EN … #define B_AX_HT_PRE_SUB_ERR_INT_EN … #define B_AX_HT_WD_CHKSUM_ERR_INT_EN … #define B_AX_HT_CHANNEL_DMA_ERR_INT_EN … #define B_AX_HT_OFFSET_UNMATCH_ERR_INT_EN … #define B_AX_HT_PAYLOAD_UNDER_ERR_INT_EN … #define B_AX_HT_PAYLOAD_OVER_ERR_INT_EN … #define B_AX_HT_PERMU_FF_UNDERFLOW_ERR_INT_EN … #define B_AX_HT_PERMU_FF_OVERFLOW_ERR_INT_EN … #define B_AX_HT_PKT_FAIL_ERR_INT_EN … #define B_AX_HT_CH_ID_ERR_INT_EN … #define B_AX_HT_EP_CH_DIFF_ERR_INT_EN … #define B_AX_HOST_DISP_IMR_CLR_V1 … #define B_AX_HOST_DISP_IMR_SET_V1 … #define R_AX_CPU_DISPATCHER_ERR_IMR … #define B_AX_CPU_RX_WRITE_UNDERFLOW_INT_EN … #define B_AX_CPU_RX_WRITE_OVERFLOW_INT_EN … #define B_AX_CPU_CHKSUM_FSM_ERR_INT_EN … #define B_AX_CPU_SHIFT_DMA_CFG_ERR_INT_EN … #define B_AX_CPU_DMA_PROCESS_ERR_INT_EN … #define B_AX_CPU_TOTAL_LEN_ERR_INT_EN … #define B_AX_CPU_SHIFT_EN_ERR_INT_EN … #define B_AX_CPU_RXAGG_CFG_ERR_INT_EN … #define B_AX_CPU_OUTPUT_ERR_INT_EN … #define B_AX_CPU_RESP_ERR_INT_EN … #define B_AX_CPU_BURST_NUM_ERR_INT_EN … #define B_AX_CPU_NULLPKT_ERR_INT_EN … #define B_AX_CPU_FLOW_CTRL_ERR_INT_EN … #define B_AX_CPU_F2P_SEQ_ERR_INT_EN … #define B_AX_CPU_F2P_QSEL_ERR_INT_EN … #define B_AX_CPU_PLD_CMD_UNDERFLOW_INT_EN … #define B_AX_CPU_PLD_CMD_OVERLOW_INT_EN … #define B_AX_CPU_PRE_COST_ERR_INT_EN … #define B_AX_CPU_WD_CHK_ERR_INT_EN … #define B_AX_CPU_CHANNEL_DMA_ERR_INT_EN … #define B_AX_CPU_OFFSET_UNMATCH_INT_EN … #define B_AX_CPU_PAYLOAD_CHKSUM_ERR_INT_EN … #define B_AX_CPU_PAYLOAD_UNDERFLOW_INT_EN … #define B_AX_CPU_PAYLOAD_OVERFLOW_INT_EN … #define B_AX_CPU_PERMU_UNDERFLOW_INT_EN … #define B_AX_CPU_PERMU_OVERFLOW_INT_EN … #define B_AX_CPU_CHANNEL_ID_ERR_INT_EN … #define B_AX_CPU_PKT_FAIL_DBG_INT_EN … #define B_AX_CPU_CHANNEL_DIFF_ERR_INT_EN … #define B_AX_CPU_DISP_IMR_CLR … #define B_AX_CPU_DISP_IMR_SET … #define B_AX_CR_PLD_LEN_ERR_INT_EN … #define B_AX_CR_WRFF_UNDERFLOW_ERR_INT_EN … #define B_AX_CR_WRFF_OVERFLOW_ERR_INT_EN … #define B_AX_CR_SHIFT_DMA_CFG_ERR_INT_EN … #define B_AX_CR_DMA_PROCESS_ERR_INT_EN … #define B_AX_CR_TOTAL_LEN_UNDER_ERR_INT_EN … #define B_AX_CR_SHIFT_EN_ERR_INT_EN … #define B_AX_REUSE_FIFO_B_UNDER_ERR_INT_EN … #define B_AX_REUSE_FIFO_B_OVER_ERR_INT_EN … #define B_AX_REUSE_FIFO_A_UNDER_ERR_INT_EN … #define B_AX_REUSE_FIFO_A_OVER_ERR_INT_EN … #define B_AX_CT_ADDR_INFO_LEN_MISS_ERR_INT_EN … #define B_AX_CT_WD_LEN_OVER_ERR_INT_EN … #define B_AX_CT_F2P_SEQ_ERR_INT_EN … #define B_AX_CT_F2P_QSEL_ERR_INT_EN … #define B_AX_CT_PLD_CMD_UNDERFLOW_ERR_INT_EN … #define B_AX_CT_PLD_CMD_OVERFLOW_ERR_INT_EN … #define B_AX_CT_PRE_SUB_ERR_INT_EN … #define B_AX_CT_WD_CHKSUM_ERR_INT_EN … #define B_AX_CT_CHANNEL_DMA_ERR_INT_EN … #define B_AX_CT_OFFSET_UNMATCH_ERR_INT_EN … #define B_AX_CT_PAYLOAD_CHKSUM_ERR_INT_EN … #define B_AX_CT_PAYLOAD_UNDER_ERR_INT_EN … #define B_AX_CT_PAYLOAD_OVER_ERR_INT_EN … #define B_AX_CT_PERMU_FF_UNDERFLOW_ERR_INT_EN … #define B_AX_CT_PERMU_FF_OVERFLOW_ERR_INT_EN … #define B_AX_CT_CH_ID_ERR_INT_EN … #define B_AX_CT_EP_CH_DIFF_ERR_INT_EN … #define B_AX_CPU_DISP_IMR_CLR_V1 … #define B_AX_CPU_DISP_IMR_SET_V1 … #define R_AX_OTHER_DISPATCHER_ERR_IMR … #define B_AX_OTHER_STF_WROQT_UNDERFLOW_INT_EN … #define B_AX_OTHER_STF_WROQT_OVERFLOW_INT_EN … #define B_AX_OTHER_STF_WRFF_UNDERFLOW_INT_EN … #define B_AX_OTHER_STF_WRFF_OVERFLOW_INT_EN … #define B_AX_OTHER_STF_CMD_UNDERFLOW_INT_EN … #define B_AX_OTHER_STF_CMD_OVERFLOW_INT_EN … #define B_AX_HOST_ADDR_INFO_LEN_ZERO_ERR_INT_EN … #define B_AX_CPU_ADDR_INFO_LEN_ZERO_ERR_INT_EN … #define B_AX_PLE_OUTPUT_ERR_INT_EN … #define B_AX_PLE_RESP_ERR_INT_EN … #define B_AX_PLE_BURST_NUM_ERR_INT_EN … #define B_AX_PLE_NULL_PKT_ERR_INT_EN … #define B_AX_PLE_FLOW_CTRL_ERR_INT_EN … #define B_AX_WDE_OUTPUT_ERR_INT_EN … #define B_AX_WDE_RESP_ERR_INT_EN … #define B_AX_WDE_BURST_NUM_ERR_INT_EN … #define B_AX_WDE_NULL_PKT_ERR_INT_EN … #define B_AX_WDE_FLOW_CTRL_ERR_INT_EN … #define B_AX_OTHER_DISP_IMR_CLR … #define B_AX_REUSE_SIZE_ERR_INT_EN … #define B_AX_REUSE_EN_ERR_INT_EN … #define B_AX_STF_OQT_UNDERFLOW_ERR_INT_EN … #define B_AX_STF_OQT_OVERFLOW_ERR_INT_EN … #define B_AX_STF_WRFF_UNDERFLOW_ERR_INT_EN … #define B_AX_STF_WRFF_OVERFLOW_ERR_INT_EN … #define B_AX_STF_CMD_UNDERFLOW_ERR_INT_EN … #define B_AX_STF_CMD_OVERFLOW_ERR_INT_EN … #define B_AX_REUSE_SIZE_ZERO_ERR_INT_EN … #define B_AX_REUSE_PKT_CNT_ERR_INT_EN … #define B_AX_CDT_PTR_TIMEOUT_ERR_INT_EN … #define B_AX_CDT_HCI_TIMEOUT_ERR_INT_EN … #define B_AX_HDT_PTR_TIMEOUT_ERR_INT_EN … #define B_AX_HDT_HCI_TIMEOUT_ERR_INT_EN … #define B_AX_CDT_ADDR_INFO_LEN_ERR_INT_EN … #define B_AX_HDT_ADDR_INFO_LEN_ERR_INT_EN … #define B_AX_CDR_DMA_TIMEOUT_ERR_INT_EN … #define B_AX_CDR_RX_TIMEOUT_ERR_INT_EN … #define B_AX_PLE_RESPOSE_ERR_INT_EN … #define B_AX_HDR_DMA_TIMEOUT_ERR_INT_EN … #define B_AX_HDR_RX_TIMEOUT_ERR_INT_EN … #define B_AX_WDE_RESPONSE_ERR_INT_EN … #define B_AX_OTHER_DISP_IMR_CLR_V1 … #define B_AX_OTHER_DISP_IMR_SET_V1 … #define R_AX_DISPATCHER_DBG_PORT … #define B_AX_DISPATCHER_DBG_SEL_MASK … #define B_AX_DISPATCHER_INTN_SEL_MASK … #define B_AX_DISPATCHER_CH_SEL_MASK … #define R_AX_RX_FUNCTION_STOP … #define B_AX_HDR_RX_STOP … #define R_AX_HCI_FC_CTRL … #define B_AX_HCI_FC_CH12_FULL_COND_MASK … #define B_AX_HCI_FC_WP_CH811_FULL_COND_MASK … #define B_AX_HCI_FC_WP_CH07_FULL_COND_MASK … #define B_AX_HCI_FC_WD_FULL_COND_MASK … #define B_AX_HCI_FC_CH12_EN … #define B_AX_HCI_FC_MODE_MASK … #define B_AX_HCI_FC_EN … #define R_AX_CH_PAGE_CTRL … #define B_AX_PREC_PAGE_CH12_MASK … #define B_AX_PREC_PAGE_CH011_MASK … #define B_AX_MAX_PG_MASK … #define B_AX_MIN_PG_MASK … #define B_AX_GRP … #define R_AX_ACH0_PAGE_CTRL … #define R_AX_ACH1_PAGE_CTRL … #define R_AX_ACH2_PAGE_CTRL … #define R_AX_ACH3_PAGE_CTRL … #define R_AX_ACH4_PAGE_CTRL … #define R_AX_ACH5_PAGE_CTRL … #define R_AX_ACH6_PAGE_CTRL … #define R_AX_ACH7_PAGE_CTRL … #define R_AX_CH8_PAGE_CTRL … #define R_AX_CH9_PAGE_CTRL … #define R_AX_CH10_PAGE_CTRL … #define R_AX_CH11_PAGE_CTRL … #define B_AX_AVAL_PG_MASK … #define B_AX_USE_PG_MASK … #define R_AX_ACH0_PAGE_INFO … #define R_AX_ACH1_PAGE_INFO … #define R_AX_ACH2_PAGE_INFO … #define R_AX_ACH3_PAGE_INFO … #define R_AX_ACH4_PAGE_INFO … #define R_AX_ACH5_PAGE_INFO … #define R_AX_ACH6_PAGE_INFO … #define R_AX_ACH7_PAGE_INFO … #define R_AX_CH8_PAGE_INFO … #define R_AX_CH9_PAGE_INFO … #define R_AX_CH10_PAGE_INFO … #define R_AX_CH11_PAGE_INFO … #define R_AX_CH12_PAGE_INFO … #define R_AX_PUB_PAGE_INFO3 … #define B_AX_G1_AVAL_PG_MASK … #define B_AX_G0_AVAL_PG_MASK … #define R_AX_PUB_PAGE_CTRL1 … #define B_AX_PUBPG_G1_MASK … #define B_AX_PUBPG_G0_MASK … #define R_AX_PUB_PAGE_CTRL2 … #define B_AX_PUBPG_ALL_MASK … #define R_AX_PUB_PAGE_INFO1 … #define B_AX_G1_USE_PG_MASK … #define B_AX_G0_USE_PG_MASK … #define R_AX_PUB_PAGE_INFO2 … #define B_AX_PUB_AVAL_PG_MASK … #define R_AX_WP_PAGE_CTRL1 … #define B_AX_PREC_PAGE_WP_CH811_MASK … #define B_AX_PREC_PAGE_WP_CH07_MASK … #define R_AX_WP_PAGE_CTRL2 … #define B_AX_WP_THRD_MASK … #define R_AX_WP_PAGE_INFO1 … #define B_AX_WP_AVAL_PG_MASK … #define R_AX_WDE_PKTBUF_CFG … #define B_AX_WDE_START_BOUND_MASK … #define B_AX_WDE_PAGE_SEL_MASK … #define B_AX_WDE_FREE_PAGE_NUM_MASK … #define R_AX_WDE_ERRFLAG_MSG … #define B_AX_WDE_ERR_FLAG_MSG_MASK … #define R_AX_WDE_ERR_FLAG_CFG_NUM1 … #define B_AX_WDE_ERR_FLAG_NUM1_VLD … #define B_AX_WDE_ERR_FLAG_NUM1_MSTIDX_MASK … #define B_AX_WDE_ERR_FLAG_NUM1_ISRIDX_MASK … #define B_AX_WDE_DATCHN_FRZTMR_MODE … #define B_AX_WDE_QUEMGN_FRZTMR_MODE … #define B_AX_WDE_BUFMGN_FRZTMR_MODE … #define R_AX_WDE_ERR_IMR … #define B_AX_WDE_DATCHN_UAPG_ERR_INT_EN … #define B_AX_WDE_DATCHN_RRDY_ERR_INT_EN … #define B_AX_WDE_DATCHN_FRZTO_ERR_INT_EN … #define B_AX_WDE_DATCHN_NULLPG_ERR_INT_EN … #define B_AX_WDE_DATCHN_ARBT_ERR_INT_EN … #define B_AX_WDE_QUEMGN_FRZTO_ERR_INT_EN … #define B_AX_WDE_NXTPKTLL_AD_ERR_INT_EN … #define B_AX_WDE_PREPKTLLT_AD_ERR_INT_EN … #define B_AX_WDE_ENQ_PKTCNT_NVAL_ERR_INT_EN … #define B_AX_WDE_ENQ_PKTCNT_OVRF_ERR_INT_EN … #define B_AX_WDE_QUE_SRCQUEID_ERR_INT_EN … #define B_AX_WDE_QUE_DSTQUEID_ERR_INT_EN … #define B_AX_WDE_QUE_CMDTYPE_ERR_INT_EN … #define B_AX_WDE_BUFMGN_FRZTO_ERR_INT_EN … #define B_AX_WDE_GETNPG_PGOFST_ERR_INT_EN … #define B_AX_WDE_GETNPG_STRPG_ERR_INT_EN … #define B_AX_WDE_BUFREQ_SRCHTAILPG_ERR_INT_EN … #define B_AX_WDE_BUFRTN_SIZE_ERR_INT_EN … #define B_AX_WDE_BUFRTN_INVLD_PKTID_ERR_INT_EN … #define B_AX_WDE_BUFREQ_UNAVAL_ERR_INT_EN … #define B_AX_WDE_BUFREQ_QTAID_ERR_INT_EN … #define B_AX_WDE_IMR_CLR … #define B_AX_WDE_IMR_CLR_V01 … #define B_AX_WDE_IMR_SET … #define B_AX_WDE_IMR_SET_V01 … #define B_AX_WDE_DATCHN_CAMREQ_ERR_INT_EN … #define B_AX_WDE_DATCHN_ADRERR_ERR_INT_EN … #define B_AX_WDE_DATCHN_RRDY_ERR_INT_EN … #define B_AX_WDE_DATCHN_FRZTO_ERR_INT_EN … #define B_AX_WDE_DATCHN_NULLPG_ERR_INT_EN … #define B_AX_WDE_DATCHN_ARBT_ERR_INT_EN … #define B_AX_WDE_QUEMGN_FRZTO_ERR_INT_EN … #define B_AX_WDE_NXTPKTLL_AD_ERR_INT_EN … #define B_AX_WDE_PREPKTLLT_AD_ERR_INT_EN … #define B_AX_WDE_ENQ_PKTCNT_NVAL_ERR_INT_EN … #define B_AX_WDE_ENQ_PKTCNT_OVRF_ERR_INT_EN … #define B_AX_WDE_QUE_SRCQUEID_ERR_INT_EN … #define B_AX_WDE_BUFMGN_FRZTO_ERR_INT_EN_V1 … #define B_AX_WDE_GETNPG_PGOFST_ERR_INT_EN_V1 … #define B_AX_WDE_GETNPG_STRPG_ERR_INT_EN_V1 … #define B_AX_WDE_BUFREQ_SRCHTAILPG_ERR_INT_EN_V1 … #define B_AX_WDE_BUFRTN_SIZE_ERR_INT_EN_V1 … #define B_AX_WDE_BUFRTN_INVLD_PKTID_ERR_INT_EN_V1 … #define B_AX_WDE_BUFREQ_UNAVAL_ERR_INT_EN_V1 … #define B_AX_WDE_BUFREQ_SIZELMT_INT_EN … #define B_AX_WDE_BUFREQ_SIZE0_INT_EN … #define B_AX_WDE_IMR_CLR_V1 … #define B_AX_WDE_IMR_SET_V1 … #define R_AX_WDE_ERR_ISR … #define B_AX_WDE_DATCHN_RRDY_ERR … #define B_AX_WDE_DATCHN_FRZTO_ERR … #define B_AX_WDE_DATCHN_NULLPG_ERR … #define B_AX_WDE_DATCHN_ARBT_ERR … #define B_AX_WDE_QUEMGN_FRZTO_ERR … #define B_AX_WDE_NXTPKTLL_AD_ERR … #define B_AX_WDE_PREPKTLLT_AD_ERR … #define B_AX_WDE_ENQ_PKTCNT_NVAL_ERR … #define B_AX_WDE_ENQ_PKTCNT_OVRF_ERR … #define B_AX_WDE_QUE_SRCQUEID_ERR … #define B_AX_WDE_QUE_DSTQUEID_ERR … #define B_AX_WDE_QUE_CMDTYPE_ERR … #define B_AX_WDE_BUFMGN_FRZTO_ERR … #define B_AX_WDE_GETNPG_PGOFST_ERR … #define B_AX_WDE_GETNPG_STRPG_ERR … #define B_AX_WDE_BUFREQ_SRCHTAILPG_ERR … #define B_AX_WDE_BUFRTN_SIZE_ERR … #define B_AX_WDE_BUFRTN_INVLD_PKTID_ERR … #define B_AX_WDE_BUFREQ_UNAVAL_ERR … #define B_AX_WDE_BUFREQ_QTAID_ERR … #define B_AX_WDE_MAX_SIZE_MASK … #define B_AX_WDE_MIN_SIZE_MASK … #define R_AX_WDE_QTA0_CFG … #define R_AX_WDE_QTA1_CFG … #define R_AX_WDE_QTA2_CFG … #define R_AX_WDE_QTA3_CFG … #define R_AX_WDE_QTA4_CFG … #define B_AX_DLE_PUB_PGNUM … #define B_AX_DLE_FREE_HEADPG … #define B_AX_DLE_FREE_TAILPG … #define B_AX_DLE_USE_PGNUM … #define B_AX_DLE_RSV_PGNUM … #define B_AX_DLE_QEMPTY_GRP … #define R_AX_WDE_INI_STATUS … #define B_AX_WDE_Q_MGN_INI_RDY … #define B_AX_WDE_BUF_MGN_INI_RDY … #define WDE_MGN_INI_RDY … #define R_AX_WDE_DBG_FUN_INTF_CTL … #define B_AX_WDE_DFI_ACTIVE … #define B_AX_WDE_DFI_TRGSEL_MASK … #define B_AX_WDE_DFI_ADDR_MASK … #define R_AX_WDE_DBG_FUN_INTF_DATA … #define B_AX_WDE_DFI_DATA_MASK … #define R_AX_PLE_PKTBUF_CFG … #define B_AX_PLE_START_BOUND_MASK … #define B_AX_PLE_PAGE_SEL_MASK … #define B_AX_PLE_FREE_PAGE_NUM_MASK … #define R_AX_PLE_DBGERR_LOCKEN … #define B_AX_PLE_LOCKEN_DLEPIF07 … #define B_AX_PLE_LOCKEN_DLEPIF06 … #define B_AX_PLE_LOCKEN_DLEPIF05 … #define B_AX_PLE_LOCKEN_DLEPIF04 … #define B_AX_PLE_LOCKEN_DLEPIF03 … #define B_AX_PLE_LOCKEN_DLEPIF02 … #define B_AX_PLE_LOCKEN_DLEPIF01 … #define B_AX_PLE_LOCKEN_DLEPIF00 … #define R_AX_PLE_DBGERR_STS … #define B_AX_PLE_LOCKON_DLEPIF07 … #define B_AX_PLE_LOCKON_DLEPIF06 … #define B_AX_PLE_LOCKON_DLEPIF05 … #define B_AX_PLE_LOCKON_DLEPIF04 … #define B_AX_PLE_LOCKON_DLEPIF03 … #define B_AX_PLE_LOCKON_DLEPIF02 … #define B_AX_PLE_LOCKON_DLEPIF01 … #define B_AX_PLE_LOCKON_DLEPIF00 … #define R_AX_PLE_ERR_FLAG_CFG_NUM1 … #define B_AX_PLE_ERR_FLAG_NUM1_VLD … #define B_AX_PLE_ERR_FLAG_NUM1_MSTIDX_MASK … #define B_AX_PLE_ERR_FLAG_NUM1_ISRIDX_MASK … #define B_AX_PLE_DATCHN_FRZTMR_MODE … #define B_AX_PLE_QUEMGN_FRZTMR_MODE … #define B_AX_PLE_BUFMGN_FRZTMR_MODE … #define R_AX_PLE_ERRFLAG_MSG … #define B_AX_PLE_ERR_FLAG_MSG_MASK … #define B_AX_PLE_DATCHN_CAMREQ_ERR_INT_EN … #define B_AX_PLE_DATCHN_ADRERR_ERR_INT_EN … #define B_AX_PLE_BUFMGN_FRZTO_ERR_INT_EN_V1 … #define B_AX_PLE_GETNPG_PGOFST_ERR_INT_EN_V1 … #define B_AX_PLE_GETNPG_STRPG_ERR_INT_EN_V1 … #define B_AX_PLE_BUFREQ_SRCHTAILPG_ERR_INT_EN_V1 … #define B_AX_PLE_BUFRTN_SIZE_ERR_INT_EN_V1 … #define B_AX_PLE_BUFRTN_INVLD_PKTID_ERR_INT_EN_V1 … #define B_AX_PLE_BUFREQ_UNAVAL_ERR_INT_EN_V1 … #define B_AX_PLE_BUFREQ_SIZELMT_INT_EN … #define B_AX_PLE_BUFREQ_SIZE0_INT_EN … #define B_AX_PLE_DATCHN_CAMREQ_ERR … #define B_AX_PLE_DATCHN_ADRERR_ERR … #define B_AX_PLE_BUFMGN_FRZTO_ERR_V1 … #define B_AX_PLE_GETNPG_PGOFST_ERR_V1 … #define B_AX_PLE_GETNPG_STRPG_ERR_V1 … #define B_AX_PLE_BUFREQ_SRCHTAILPG_ERR_V1 … #define B_AX_PLE_BUFRTN_SIZE_ERR_V1 … #define B_AX_PLE_BUFRTN_INVLD_PKTID_ERR_V1 … #define B_AX_PLE_BUFREQ_UNAVAL_ERR_V1 … #define B_AX_PLE_BUFREQ_SIZELMT_ERR … #define B_AX_PLE_BUFREQ_SIZE0_ERR … #define R_AX_PLE_ERR_IMR … #define B_AX_PLE_DATCHN_RRDY_ERR_INT_EN … #define B_AX_PLE_DATCHN_FRZTO_ERR_INT_EN … #define B_AX_PLE_DATCHN_NULLPG_ERR_INT_EN … #define B_AX_PLE_DATCHN_ARBT_ERR_INT_EN … #define B_AX_PLE_QUEMGN_FRZTO_ERR_INT_EN … #define B_AX_PLE_NXTPKTLL_AD_ERR_INT_EN … #define B_AX_PLE_PREPKTLLT_AD_ERR_INT_EN … #define B_AX_PLE_ENQ_PKTCNT_NVAL_ERR_INT_EN … #define B_AX_PLE_ENQ_PKTCNT_OVRF_ERR_INT_EN … #define B_AX_PLE_QUE_SRCQUEID_ERR_INT_EN … #define B_AX_PLE_QUE_DSTQUEID_ERR_INT_EN … #define B_AX_PLE_QUE_CMDTYPE_ERR_INT_EN … #define B_AX_PLE_BUFMGN_FRZTO_ERR_INT_EN … #define B_AX_PLE_GETNPG_PGOFST_ERR_INT_EN … #define B_AX_PLE_GETNPG_STRPG_ERR_INT_EN … #define B_AX_PLE_BUFREQ_SRCHTAILPG_ERR_INT_EN … #define B_AX_PLE_BUFRTN_SIZE_ERR_INT_EN … #define B_AX_PLE_BUFRTN_INVLD_PKTID_ERR_INT_EN … #define B_AX_PLE_BUFREQ_UNAVAL_ERR_INT_EN … #define B_AX_PLE_BUFREQ_QTAID_ERR_INT_EN … #define B_AX_PLE_IMR_CLR … #define B_AX_PLE_IMR_SET … #define B_AX_PLE_DATCHN_CAMREQ_ERR_INT_EN … #define B_AX_PLE_DATCHN_ADRERR_ERR_INT_EN … #define B_AX_PLE_BUFMGN_FRZTO_ERR_INT_EN_V1 … #define B_AX_PLE_GETNPG_PGOFST_ERR_INT_EN_V1 … #define B_AX_PLE_GETNPG_STRPG_ERR_INT_EN_V1 … #define B_AX_PLE_BUFREQ_SRCHTAILPG_ERR_INT_EN_V1 … #define B_AX_PLE_BUFRTN_SIZE_ERR_INT_EN_V1 … #define B_AX_PLE_BUFRTN_INVLD_PKTID_ERR_INT_EN_V1 … #define B_AX_PLE_BUFREQ_UNAVAL_ERR_INT_EN_V1 … #define B_AX_PLE_BUFREQ_SIZELMT_INT_EN … #define B_AX_PLE_BUFREQ_SIZE0_INT_EN … #define B_AX_PLE_IMR_CLR_V1 … #define B_AX_PLE_IMR_SET_V1 … #define R_AX_PLE_ERR_FLAG_ISR … #define B_AX_PLE_MAX_SIZE_MASK … #define B_AX_PLE_MIN_SIZE_MASK … #define R_AX_PLE_QTA0_CFG … #define R_AX_PLE_QTA1_CFG … #define R_AX_PLE_QTA2_CFG … #define R_AX_PLE_QTA3_CFG … #define R_AX_PLE_QTA4_CFG … #define R_AX_PLE_QTA5_CFG … #define R_AX_PLE_QTA6_CFG … #define B_AX_PLE_Q6_MAX_SIZE_MASK … #define B_AX_PLE_Q6_MIN_SIZE_MASK … #define R_AX_PLE_QTA7_CFG … #define B_AX_PLE_Q7_MAX_SIZE_MASK … #define B_AX_PLE_Q7_MIN_SIZE_MASK … #define R_AX_PLE_QTA8_CFG … #define R_AX_PLE_QTA9_CFG … #define R_AX_PLE_QTA10_CFG … #define R_AX_PLE_QTA11_CFG … #define R_AX_PLE_INI_STATUS … #define B_AX_PLE_Q_MGN_INI_RDY … #define B_AX_PLE_BUF_MGN_INI_RDY … #define PLE_MGN_INI_RDY … #define R_AX_PLE_DBG_FUN_INTF_CTL … #define B_AX_PLE_DFI_ACTIVE … #define B_AX_PLE_DFI_TRGSEL_MASK … #define B_AX_PLE_DFI_ADDR_MASK … #define R_AX_PLE_DBG_FUN_INTF_DATA … #define B_AX_PLE_DFI_DATA_MASK … #define R_AX_WDRLS_CFG … #define B_AX_RLSRPT_BUFREQ_TO_MASK … #define B_AX_WDRLS_MODE_MASK … #define R_AX_RLSRPT0_CFG0 … #define B_AX_RLSRPT0_FLTR_MAP_MASK … #define B_AX_RLSRPT0_PKTTYPE_MASK … #define B_AX_RLSRPT0_PID_MASK … #define B_AX_RLSRPT0_QID_MASK … #define R_AX_RLSRPT0_CFG1 … #define B_AX_RLSRPT0_TO_MASK … #define B_AX_RLSRPT0_AGGNUM_MASK … #define R_AX_WDRLS_ERR_IMR … #define B_AX_WDRLS_RPT1_FRZTO_ERR_INT_EN … #define B_AX_WDRLS_RPT1_AGGNUM0_ERR_INT_EN … #define B_AX_WDRLS_RPT0_FRZTO_ERR_INT_EN … #define B_AX_WDRLS_RPT0_AGGNUM0_ERR_INT_EN … #define B_AX_WDRLS_PLEBREQ_PKTID_ISNULL_ERR_INT_EN … #define B_AX_WDRLS_PLEBREQ_TO_ERR_INT_EN … #define B_AX_WDRLS_CTL_FRZTO_ERR_INT_EN … #define B_AX_WDRLS_CTL_PLPKTID_ISNULL_ERR_INT_EN … #define B_AX_WDRLS_CTL_WDPKTID_ISNULL_ERR_INT_EN … #define B_AX_WDRLS_IMR_EN_CLR … #define B_AX_WDRLS_IMR_SET … #define B_AX_WDRLS_IMR_SET_V1 … #define R_AX_WDRLS_ERR_ISR … #define R_AX_BBRPT_COM_ERR_IMR … #define B_AX_BBRPT_COM_HANG_EN … #define B_AX_BBRPT_COM_NULL_PLPKTID_ERR_INT_EN … #define R_AX_BBRPT_COM_ERR_IMR_ISR … #define B_AX_BBRPT_COM_NULL_PLPKTID_ERR … #define B_AX_BBRPT_COM_NULL_PLPKTID_ERR_INT_EN … #define R_AX_BBRPT_COM_ERR_ISR … #define B_AX_BBRPT_COM_NULL_PLPKTID_ERR_INT_V1 … #define R_AX_BBRPT_CHINFO_ERR_ISR … #define B_AX_BBPRT_CHIF_TO_ERR_V1 … #define B_AX_BBPRT_CHIF_NULL_ERR_V1 … #define B_AX_BBPRT_CHIF_LEFT2_ERR_V1 … #define B_AX_BBPRT_CHIF_LEFT1_ERR_V1 … #define B_AX_BBPRT_CHIF_HDRL_ERR_V1 … #define B_AX_BBPRT_CHIF_BOVF_ERR_V1 … #define B_AX_BBPRT_CHIF_OVF_ERR_V1 … #define B_AX_BBPRT_CHIF_BB_TO_ERR_V1 … #define R_AX_BBRPT_CHINFO_ERR_IMR … #define B_AX_BBPRT_CHIF_TO_ERR_INT_EN … #define B_AX_BBPRT_CHIF_NULL_ERR_INT_EN … #define B_AX_BBPRT_CHIF_LEFT2_ERR_INT_EN … #define B_AX_BBPRT_CHIF_LEFT1_ERR_INT_EN … #define B_AX_BBPRT_CHIF_HDRL_ERR_INT_EN … #define B_AX_BBPRT_CHIF_BOVF_ERR_INT_EN … #define B_AX_BBPRT_CHIF_OVF_ERR_INT_EN … #define B_AX_BBPRT_CHIF_BB_TO_ERR_INT_EN … #define R_AX_BBRPT_CHINFO_IMR_SET_V1 … #define R_AX_BBRPT_CHINFO_ERR_IMR_ISR … #define B_AX_BBPRT_CHIF_TO_ERR … #define B_AX_BBPRT_CHIF_NULL_ERR … #define B_AX_BBPRT_CHIF_LEFT2_ERR … #define B_AX_BBPRT_CHIF_LEFT1_ERR … #define B_AX_BBPRT_CHIF_HDRL_ERR … #define B_AX_BBPRT_CHIF_BOVF_ERR … #define B_AX_BBPRT_CHIF_OVF_ERR … #define B_AX_BBPRT_CHIF_BB_TO_ERR … #define B_AX_BBPRT_CHIF_TO_ERR_INT_EN … #define B_AX_BBPRT_CHIF_NULL_ERR_INT_EN … #define B_AX_BBPRT_CHIF_LEFT2_ERR_INT_EN … #define B_AX_BBPRT_CHIF_LEFT1_ERR_INT_EN … #define B_AX_BBPRT_CHIF_HDRL_ERR_INT_EN … #define B_AX_BBPRT_CHIF_BOVF_ERR_INT_EN … #define B_AX_BBPRT_CHIF_OVF_ERR_INT_EN … #define B_AX_BBPRT_CHIF_BB_TO_ERR_INT_EN … #define B_AX_BBRPT_CHINFO_IMR_CLR … #define R_AX_BBRPT_DFS_ERR_IMR … #define B_AX_BBRPT_DFS_TO_ERR_INT_EN … #define R_AX_BBRPT_DFS_ERR_IMR_ISR … #define B_AX_BBRPT_DFS_TO_ERR … #define B_AX_BBRPT_DFS_TO_ERR_INT_EN … #define R_AX_BBRPT_DFS_ERR_ISR … #define B_AX_BBRPT_DFS_TO_ERR_V1 … #define R_AX_LA_ERRFLAG … #define B_AX_LA_ISR_DATA_LOSS_ERR … #define B_AX_LA_IMR_DATA_LOSS_ERR … #define R_AX_WD_BUF_REQ … #define R_AX_PL_BUF_REQ … #define B_AX_WD_BUF_REQ_EXEC … #define B_AX_WD_BUF_REQ_QUOTA_ID_MASK … #define B_AX_WD_BUF_REQ_LEN_MASK … #define R_AX_WD_BUF_STATUS … #define R_AX_PL_BUF_STATUS … #define B_AX_WD_BUF_STAT_DONE … #define B_AX_WD_BUF_STAT_PKTID_MASK … #define S_WD_BUF_STAT_PKTID_INVALID … #define R_AX_WD_CPUQ_OP_0 … #define R_AX_PL_CPUQ_OP_0 … #define B_AX_WD_CPUQ_OP_EXEC … #define B_AX_CPUQ_OP_CMD_TYPE_MASK … #define B_AX_CPUQ_OP_MACID_MASK … #define B_AX_CPUQ_OP_PKTNUM_MASK … #define R_AX_WD_CPUQ_OP_1 … #define R_AX_PL_CPUQ_OP_1 … #define B_AX_CPUQ_OP_SRC_PID_MASK … #define B_AX_CPUQ_OP_SRC_QID_MASK … #define B_AX_CPUQ_OP_DST_PID_MASK … #define B_AX_CPUQ_OP_DST_QID_MASK … #define R_AX_WD_CPUQ_OP_2 … #define R_AX_PL_CPUQ_OP_2 … #define B_AX_WD_CPUQ_OP_STRT_PKTID_MASK … #define B_AX_WD_CPUQ_OP_END_PKTID_MASK … #define R_AX_WD_CPUQ_OP_STATUS … #define R_AX_PL_CPUQ_OP_STATUS … #define B_AX_WD_CPUQ_OP_STAT_DONE … #define B_AX_WD_CPUQ_OP_PKTID_MASK … #define R_AX_CPUIO_ERR_IMR … #define B_AX_PLEQUE_OP_ERR_INT_EN … #define B_AX_PLEBUF_OP_ERR_INT_EN … #define B_AX_WDEQUE_OP_ERR_INT_EN … #define B_AX_WDEBUF_OP_ERR_INT_EN … #define B_AX_CPUIO_IMR_CLR … #define B_AX_CPUIO_IMR_SET … #define R_AX_CPUIO_ERR_ISR … #define R_AX_SEC_ERR_IMR_ISR … #define R_AX_PKTIN_SETTING … #define B_AX_WD_ADDR_INFO_LENGTH … #define R_AX_PKTIN_ERR_IMR … #define B_AX_PKTIN_GETPKTID_ERR_INT_EN … #define R_AX_PKTIN_ERR_ISR … #define R_AX_MPDU_TX_ERR_ISR … #define R_AX_MPDU_TX_ERR_IMR … #define B_AX_TX_KSRCH_ERR_EN … #define B_AX_TX_NW_TYPE_ERR_EN … #define B_AX_TX_LLC_PRE_ERR_EN … #define B_AX_TX_ETH_TYPE_ERR_EN … #define B_AX_TX_HDR3_SIZE_ERR_INT_EN … #define B_AX_TX_OFFSET_ERR_INT_EN … #define B_AX_TX_MPDU_SIZE_ZERO_INT_EN … #define B_AX_TX_NXT_ERRPKTID_INT_EN … #define B_AX_TX_GET_ERRPKTID_INT_EN … #define B_AX_MPDU_TX_IMR_SET_V1 … #define R_AX_MPDU_PROC … #define B_AX_A_ICV_ERR … #define B_AX_APPEND_FCS … #define R_AX_ACTION_FWD0 … #define TRXCFG_MPDU_PROC_ACT_FRWD … #define R_AX_ACTION_FWD1 … #define R_AX_TF_FWD … #define TRXCFG_MPDU_PROC_TF_FRWD … #define R_AX_HW_RPT_FWD … #define B_AX_FWD_PPDU_STAT_MASK … #define RTW89_PRPT_DEST_HOST … #define RTW89_PRPT_DEST_WLCPU … #define R_AX_CUT_AMSDU_CTRL … #define TRXCFG_MPDU_PROC_CUT_CTRL … #define R_AX_WOW_CTRL … #define B_AX_WOW_WOWEN … #define R_AX_MPDU_RX_ERR_ISR … #define R_AX_MPDU_RX_ERR_IMR … #define B_AX_RPT_ERR_INT_EN … #define B_AX_MHDRLEN_ERR_INT_EN … #define B_AX_GETPKTID_ERR_INT_EN … #define B_AX_MPDU_RX_IMR_SET_V1 … #define R_AX_SEC_ENG_CTRL … #define B_AX_SEC_DBG_PORT_FIELD_MASK … #define B_AX_TX_PARTIAL_MODE … #define B_AX_CLK_EN_CGCMP … #define B_AX_CLK_EN_WAPI … #define B_AX_CLK_EN_WEP_TKIP … #define B_AX_BMC_MGNT_DEC … #define B_AX_UC_MGNT_DEC … #define B_AX_MC_DEC … #define B_AX_BC_DEC … #define B_AX_SEC_RX_DEC … #define B_AX_SEC_TX_ENC … #define R_AX_SEC_MPDU_PROC … #define B_AX_APPEND_ICV … #define B_AX_APPEND_MIC … #define R_AX_SEC_CAM_ACCESS … #define R_AX_SEC_CAM_RDATA … #define R_AX_SEC_CAM_WDATA … #define R_AX_SEC_DEBUG … #define B_AX_IMR_ERROR … #define R_AX_SEC_DEBUG1 … #define B_AX_TX_TIMEOUT_SEL_MASK … #define AX_TX_TO_VAL … #define R_AX_SEC_TX_DEBUG … #define R_AX_SEC_RX_DEBUG … #define R_AX_SEC_TRX_PKT_CNT … #define R_AX_SEC_DEBUG2 … #define B_AX_DBG_READ_SH … #define B_AX_DBG_READ_MSK … #define R_AX_SEC_TRX_BLK_CNT … #define R_AX_SEC_ERROR_FLAG_IMR … #define B_AX_RX_HANG_IMR … #define B_AX_TX_HANG_IMR … #define R_AX_SEC_ERROR_FLAG … #define B_AX_RX_HANG_ERROR_V1 … #define B_AX_TX_HANG_ERROR_V1 … #define R_AX_SS_CTRL … #define B_AX_SS_INIT_DONE_1 … #define B_AX_SS_WARM_INIT_FLG … #define B_AX_SS_NONEMPTY_SS2FINFO_EN … #define B_AX_SS_EN … #define R_AX_SS2FINFO_PATH … #define B_AX_SS_UL_REL … #define B_AX_SS_REL_QUEUE_MASK … #define B_AX_SS_REL_PORT_MASK … #define B_AX_SS_DEST_QUEUE_MASK … #define SS2F_PATH_WLCPU … #define B_AX_SS_DEST_PORT_MASK … #define R_AX_SS_MACID_PAUSE_0 … #define B_AX_SS_MACID31_0_PAUSE_SH … #define B_AX_SS_MACID31_0_PAUSE_MASK … #define R_AX_SS_MACID_PAUSE_1 … #define B_AX_SS_MACID63_32_PAUSE_SH … #define B_AX_SS_MACID63_32_PAUSE_MASK … #define R_AX_SS_MACID_PAUSE_2 … #define B_AX_SS_MACID95_64_PAUSE_SH … #define B_AX_SS_MACID95_64_PAUSE_MASK … #define R_AX_SS_MACID_PAUSE_3 … #define B_AX_SS_MACID127_96_PAUSE_SH … #define B_AX_SS_MACID127_96_PAUSE_MASK … #define R_AX_STA_SCHEDULER_ERR_IMR … #define B_AX_PLE_B_PKTID_ERR_INT_EN … #define B_AX_RPT_HANG_TIMEOUT_INT_EN … #define B_AX_SEARCH_HANG_TIMEOUT_INT_EN … #define B_AX_STA_SCHEDULER_IMR_SET … #define R_AX_STA_SCHEDULER_ERR_ISR … #define R_AX_TXPKTCTL_ERR_IMR_ISR … #define B_AX_TXPKTCTL_CMDPSR_FRZTO_ERR … #define B_AX_TXPKTCTL_CMDPSR_CMDTYPE_ERR … #define B_AX_TXPKTCTL_USRCTL_RLSBMPLEN_ERR … #define B_AX_TXPKTCTL_USRCTL_RDNRLSCMD_ERR … #define B_AX_TXPKTCTL_USRCTL_NOINIT_ERR … #define B_AX_TXPKTCTL_USRCTL_REINIT_ERR … #define B_AX_TXPKTCTL_CMDPSR_FRZTO_ERR_INT_EN … #define B_AX_TXPKTCTL_CMDPSR_CMDTYPE_ERR_INT_EN … #define B_AX_TXPKTCTL_USRCTL_RLSBMPLEN_ERR_INT_EN … #define B_AX_TXPKTCTL_USRCTL_RDNRLSCMD_ERR_INT_EN … #define B_AX_TXPKTCTL_USRCTL_NOINIT_ERR_INT_EN … #define B_AX_TXPKTCTL_USRCTL_REINIT_ERR_INT_EN … #define B_AX_TXPKTCTL_IMR_B0_CLR … #define B_AX_TXPKTCTL_IMR_B1_CLR … #define B_AX_TXPKTCTL_IMR_B0_SET … #define B_AX_TXPKTCTL_IMR_B1_SET … #define R_AX_TXPKTCTL_ERR_IMR_ISR_B1 … #define B_AX_TXPKTCTL_CMDPSR_FRZTO_ERR_INT_EN … #define B_AX_TXPKTCTL_USRCTL_RLSBMPLEN_ERR_INT_EN … #define B_AX_TXPKTCTL_USRCTL_RDNRLSCMD_ERR_INT_EN … #define B_AX_TXPKTCTL_USRCTL_NOINIT_ERR_INT_EN … #define R_AX_DBG_FUN_INTF_CTL … #define B_AX_DFI_ACTIVE … #define B_AX_DFI_TRGSEL_MASK … #define B_AX_DFI_ADDR_MASK … #define R_AX_DBG_FUN_INTF_DATA … #define B_AX_DFI_DATA_MASK … #define R_AX_TXPKTCTL_B0_PRELD_CFG0 … #define B_AX_B0_PRELD_FEN … #define B_AX_B0_PRELD_USEMAXSZ_MASK … #define PRELD_B0_ENT_NUM … #define PRELD_AMSDU_SIZE … #define B_AX_B0_PRELD_CAM_G1ENTNUM_MASK … #define B_AX_B0_PRELD_CAM_G0ENTNUM_MASK … #define R_AX_TXPKTCTL_B0_PRELD_CFG1 … #define B_AX_B0_PRELD_NXT_TXENDWIN_MASK … #define PRELD_NEXT_WND … #define B_AX_B0_PRELD_NXT_RSVMINSZ_MASK … #define R_AX_TXPKTCTL_B0_ERRFLAG_IMR … #define B_AX_B0_IMR_ERR_PRELD_ENTNUMCFG … #define B_AX_B0_IMR_ERR_PRELD_RLSPKTSZERR … #define B_AX_B0_IMR_ERR_MPDUIF_DATAERR … #define B_AX_B0_IMR_ERR_MPDUINFO_RECFG … #define B_AX_B0_IMR_ERR_CMDPSR_TBLSZ … #define B_AX_B0_IMR_ERR_CMDPSR_FRZTO … #define B_AX_B0_IMR_ERR_CMDPSR_CMDTYPE … #define B_AX_B0_IMR_ERR_CMDPSR_1STCMDERR … #define B_AX_B0_IMR_ERR_USRCTL_RLSBMPLEN … #define B_AX_B0_IMR_ERR_USRCTL_RDNRLSCMD … #define B_AX_B0_IMR_ERR_USRCTL_NOINIT … #define B_AX_B0_IMR_ERR_USRCTL_REINIT … #define B_AX_TXPKTCTL_IMR_B0_CLR_V1 … #define B_AX_TXPKTCTL_IMR_B0_SET_V1 … #define R_AX_TXPKTCTL_B0_ERRFLAG_ISR … #define B_AX_B0_ISR_ERR_PRELD_EVT3 … #define B_AX_B0_ISR_ERR_PRELD_EVT2 … #define B_AX_B0_ISR_ERR_PRELD_ENTNUMCFG … #define B_AX_B0_ISR_ERR_PRELD_RLSPKTSZERR … #define B_AX_B0_ISR_ERR_MPDUIF_ERR1 … #define B_AX_B0_ISR_ERR_MPDUIF_DATAERR … #define B_AX_B0_ISR_ERR_MPDUINFO_ERR1 … #define B_AX_B0_ISR_ERR_MPDUINFO_RECFG … #define B_AX_B0_ISR_ERR_CMDPSR_TBLSZ … #define B_AX_B0_ISR_ERR_CMDPSR_FRZTO … #define B_AX_B0_ISR_ERR_CMDPSR_CMDTYPE … #define B_AX_B0_ISR_ERR_CMDPSR_1STCMDERR … #define B_AX_B0_ISR_ERR_USRCTL_EVT7 … #define B_AX_B0_ISR_ERR_USRCTL_EVT6 … #define B_AX_B0_ISR_ERR_USRCTL_EVT5 … #define B_AX_B0_ISR_ERR_USRCTL_EVT4 … #define B_AX_B0_ISR_ERR_USRCTL_RLSBMPLEN … #define B_AX_B0_ISR_ERR_USRCTL_RDNRLSCMD … #define B_AX_B0_ISR_ERR_USRCTL_NOINIT … #define B_AX_B0_ISR_ERR_USRCTL_REINIT … #define R_AX_TXPKTCTL_B1_PRELD_CFG0 … #define B_AX_B1_PRELD_FEN … #define B_AX_B1_PRELD_USEMAXSZ_MASK … #define PRELD_B1_ENT_NUM … #define B_AX_B1_PRELD_CAM_G1ENTNUM_MASK … #define B_AX_B1_PRELD_CAM_G0ENTNUM_MASK … #define R_AX_TXPKTCTL_B1_PRELD_CFG1 … #define B_AX_B1_PRELD_NXT_TXENDWIN_MASK … #define B_AX_B1_PRELD_NXT_RSVMINSZ_MASK … #define R_AX_TXPKTCTL_B1_ERRFLAG_IMR … #define B_AX_B1_IMR_ERR_PRELD_ENTNUMCFG … #define B_AX_B1_IMR_ERR_PRELD_RLSPKTSZERR … #define B_AX_B1_IMR_ERR_MPDUIF_DATAERR … #define B_AX_B1_IMR_ERR_MPDUINFO_RECFG … #define B_AX_B1_IMR_ERR_CMDPSR_TBLSZ … #define B_AX_B1_IMR_ERR_CMDPSR_FRZTO … #define B_AX_B1_IMR_ERR_CMDPSR_CMDTYPE … #define B_AX_B1_IMR_ERR_CMDPSR_1STCMDERR … #define B_AX_B1_IMR_ERR_USRCTL_RLSBMPLEN … #define B_AX_B1_IMR_ERR_USRCTL_RDNRLSCMD … #define B_AX_B1_IMR_ERR_USRCTL_NOINIT … #define B_AX_B1_IMR_ERR_USRCTL_REINIT … #define B_AX_TXPKTCTL_IMR_B1_CLR_V1 … #define B_AX_TXPKTCTL_IMR_B1_SET_V1 … #define R_AX_TXPKTCTL_B1_ERRFLAG_ISR … #define B_AX_B1_ISR_ERR_PRELD_EVT3 … #define B_AX_B1_ISR_ERR_PRELD_EVT2 … #define B_AX_B1_ISR_ERR_PRELD_ENTNUMCFG … #define B_AX_B1_ISR_ERR_PRELD_RLSPKTSZERR … #define B_AX_B1_ISR_ERR_MPDUIF_ERR1 … #define B_AX_B1_ISR_ERR_MPDUIF_DATAERR … #define B_AX_B1_ISR_ERR_MPDUINFO_ERR1 … #define B_AX_B1_ISR_ERR_MPDUINFO_RECFG … #define B_AX_B1_ISR_ERR_CMDPSR_TBLSZ … #define B_AX_B1_ISR_ERR_CMDPSR_FRZTO … #define B_AX_B1_ISR_ERR_CMDPSR_CMDTYPE … #define B_AX_B1_ISR_ERR_CMDPSR_1STCMDERR … #define B_AX_B1_ISR_ERR_USRCTL_EVT7 … #define B_AX_B1_ISR_ERR_USRCTL_EVT6 … #define B_AX_B1_ISR_ERR_USRCTL_EVT5 … #define B_AX_B1_ISR_ERR_USRCTL_EVT4 … #define B_AX_B1_ISR_ERR_USRCTL_RLSBMPLEN … #define B_AX_B1_ISR_ERR_USRCTL_RDNRLSCMD … #define B_AX_B1_ISR_ERR_USRCTL_NOINIT … #define B_AX_B1_ISR_ERR_USRCTL_REINIT … #define R_AX_AFE_CTRL1 … #define B_AX_R_SYM_WLCMAC1_P4_PC_EN … #define B_AX_R_SYM_WLCMAC1_P3_PC_EN … #define B_AX_R_SYM_WLCMAC1_P2_PC_EN … #define B_AX_R_SYM_WLCMAC1_P1_PC_EN … #define B_AX_R_SYM_WLCMAC1_PC_EN … #define R_AX_SYS_ISO_CTRL_EXTEND … #define B_AX_CMAC1_FEN … #define B_AX_R_SYM_FEN_WLBBGLB_1 … #define B_AX_R_SYM_FEN_WLBBFUN_1 … #define B_AX_R_SYM_ISO_CMAC12PP … #define R_AX_CMAC_REG_START … #define R_AX_CMAC_FUNC_EN … #define R_AX_CMAC_FUNC_EN_C1 … #define B_AX_CMAC_CRPRT … #define B_AX_CMAC_EN … #define B_AX_CMAC_TXEN … #define B_AX_CMAC_RXEN … #define B_AX_FORCE_CMACREG_GCKEN … #define B_AX_PHYINTF_EN … #define B_AX_CMAC_DMA_EN … #define B_AX_PTCLTOP_EN … #define B_AX_SCHEDULER_EN … #define B_AX_TMAC_EN … #define B_AX_RMAC_EN … #define R_AX_CK_EN … #define R_AX_CK_EN_C1 … #define B_AX_CMAC_ALLCKEN … #define B_AX_CMAC_CKEN … #define B_AX_PHYINTF_CKEN … #define B_AX_CMAC_DMA_CKEN … #define B_AX_PTCLTOP_CKEN … #define B_AX_SCHEDULER_CKEN … #define B_AX_TMAC_CKEN … #define B_AX_RMAC_CKEN … #define R_AX_WMAC_RFMOD … #define R_AX_WMAC_RFMOD_C1 … #define B_AX_WMAC_RFMOD_MASK … #define AX_WMAC_RFMOD_20M … #define AX_WMAC_RFMOD_40M … #define AX_WMAC_RFMOD_80M … #define AX_WMAC_RFMOD_160M … #define R_AX_GID_POSITION0 … #define R_AX_GID_POSITION0_C1 … #define R_AX_GID_POSITION1 … #define R_AX_GID_POSITION1_C1 … #define R_AX_GID_POSITION2 … #define R_AX_GID_POSITION2_C1 … #define R_AX_GID_POSITION3 … #define R_AX_GID_POSITION3_C1 … #define R_AX_GID_POSITION_EN0 … #define R_AX_GID_POSITION_EN0_C1 … #define R_AX_GID_POSITION_EN1 … #define R_AX_GID_POSITION_EN1_C1 … #define R_AX_TX_SUB_CARRIER_VALUE … #define R_AX_TX_SUB_CARRIER_VALUE_C1 … #define B_AX_TXSC_80M_MASK … #define B_AX_TXSC_40M_MASK … #define B_AX_TXSC_20M_MASK … #define R_AX_PTCL_RRSR1 … #define R_AX_PTCL_RRSR1_C1 … #define B_AX_RRSR_RATE_EN_MASK … #define RRSR_OFDM_CCK_EN … #define B_AX_RSC_MASK … #define B_AX_RRSR_CCK_MASK … #define R_AX_CMAC_ERR_IMR … #define R_AX_CMAC_ERR_IMR_C1 … #define B_AX_WMAC_TX_ERR_IND_EN … #define B_AX_WMAC_RX_ERR_IND_EN … #define B_AX_TXPWR_CTRL_ERR_IND_EN … #define B_AX_PHYINTF_ERR_IND_EN … #define B_AX_DMA_TOP_ERR_IND_EN … #define B_AX_PTCL_TOP_ERR_IND_EN … #define B_AX_SCHEDULE_TOP_ERR_IND_EN … #define CMAC0_ERR_IMR_EN … #define CMAC1_ERR_IMR_EN … #define CMAC0_ERR_IMR_DIS … #define CMAC1_ERR_IMR_DIS … #define R_AX_CMAC_ERR_ISR … #define R_AX_CMAC_ERR_ISR_C1 … #define B_AX_WMAC_TX_ERR_IND … #define B_AX_WMAC_RX_ERR_IND … #define B_AX_TXPWR_CTRL_ERR_IND … #define B_AX_PHYINTF_ERR_IND … #define B_AX_DMA_TOP_ERR_IND … #define B_AX_PTCL_TOP_ERR_IND … #define B_AX_SCHEDULE_TOP_ERR_IND … #define R_AX_PORT0_TSF_SYNC … #define R_AX_PORT0_TSF_SYNC_C1 … #define R_AX_PORT1_TSF_SYNC … #define R_AX_PORT1_TSF_SYNC_C1 … #define R_AX_PORT2_TSF_SYNC … #define R_AX_PORT2_TSF_SYNC_C1 … #define R_AX_PORT3_TSF_SYNC … #define R_AX_PORT3_TSF_SYNC_C1 … #define R_AX_PORT4_TSF_SYNC … #define R_AX_PORT4_TSF_SYNC_C1 … #define B_AX_SYNC_NOW … #define B_AX_SYNC_ONCE … #define B_AX_SYNC_AUTO … #define B_AX_SYNC_PORT_SRC … #define B_AX_SYNC_PORT_OFFSET_SIGN … #define B_AX_SYNC_PORT_OFFSET_VAL … #define R_AX_MACID_SLEEP_0 … #define R_AX_MACID_SLEEP_0_C1 … #define B_AX_MACID31_0_SLEEP_SH … #define B_AX_MACID31_0_SLEEP_MASK … #define R_AX_MACID_SLEEP_1 … #define R_AX_MACID_SLEEP_1_C1 … #define B_AX_MACID63_32_SLEEP_SH … #define B_AX_MACID63_32_SLEEP_MASK … #define R_AX_MACID_SLEEP_2 … #define R_AX_MACID_SLEEP_2_C1 … #define B_AX_MACID95_64_SLEEP_SH … #define B_AX_MACID95_64_SLEEP_MASK … #define R_AX_MACID_SLEEP_3 … #define R_AX_MACID_SLEEP_3_C1 … #define B_AX_MACID127_96_SLEEP_SH … #define B_AX_MACID127_96_SLEEP_MASK … #define SCH_PREBKF_24US … #define R_AX_PREBKF_CFG_0 … #define R_AX_PREBKF_CFG_0_C1 … #define B_AX_PREBKF_TIME_MASK … #define R_AX_PREBKF_CFG_1 … #define R_AX_PREBKF_CFG_1_C1 … #define B_AX_SIFS_TIMEOUT_TB_AGGR_MASK … #define B_AX_SIFS_PREBKF_MASK … #define B_AX_SIFS_TIMEOUT_T2_MASK … #define B_AX_SIFS_MACTXEN_T1_MASK … #define SIFS_MACTXEN_T1 … #define SIFS_MACTXEN_T1_V1 … #define R_AX_CCA_CFG_0 … #define R_AX_CCA_CFG_0_C1 … #define B_AX_BTCCA_BRK_TXOP_EN … #define B_AX_BTCCA_EN … #define B_AX_EDCCA_EN … #define B_AX_SEC80_EN … #define B_AX_SEC40_EN … #define B_AX_SEC20_EN … #define B_AX_CCA_EN … #define R_AX_CTN_TXEN … #define R_AX_CTN_TXEN_C1 … #define B_AX_CTN_TXEN_TWT_1 … #define B_AX_CTN_TXEN_TWT_0 … #define B_AX_CTN_TXEN_ULQ … #define B_AX_CTN_TXEN_BCNQ … #define B_AX_CTN_TXEN_HGQ … #define B_AX_CTN_TXEN_CPUMGQ … #define B_AX_CTN_TXEN_MGQ1 … #define B_AX_CTN_TXEN_MGQ … #define B_AX_CTN_TXEN_VO_1 … #define B_AX_CTN_TXEN_VI_1 … #define B_AX_CTN_TXEN_BK_1 … #define B_AX_CTN_TXEN_BE_1 … #define B_AX_CTN_TXEN_VO_0 … #define B_AX_CTN_TXEN_VI_0 … #define B_AX_CTN_TXEN_BK_0 … #define B_AX_CTN_TXEN_BE_0 … #define B_AX_CTN_TXEN_ALL_MASK … #define R_AX_MUEDCA_BE_PARAM_0 … #define R_AX_MUEDCA_BE_PARAM_0_C1 … #define B_AX_MUEDCA_BE_PARAM_0_TIMER_MASK … #define B_AX_MUEDCA_BE_PARAM_0_CW_MASK … #define B_AX_MUEDCA_BE_PARAM_0_AIFS_MASK … #define R_AX_MUEDCA_BK_PARAM_0 … #define R_AX_MUEDCA_BK_PARAM_0_C1 … #define R_AX_MUEDCA_VI_PARAM_0 … #define R_AX_MUEDCA_VI_PARAM_0_C1 … #define R_AX_MUEDCA_VO_PARAM_0 … #define R_AX_MUEDCA_VO_PARAM_0_C1 … #define R_AX_MUEDCA_EN … #define R_AX_MUEDCA_EN_C1 … #define B_AX_MUEDCA_WMM_SEL … #define B_AX_SET_MUEDCATIMER_TF_0 … #define B_AX_MUEDCA_EN_0 … #define R_AX_CCA_CONTROL … #define R_AX_CCA_CONTROL_C1 … #define B_AX_TB_CHK_TX_NAV … #define B_AX_TB_CHK_BASIC_NAV … #define B_AX_TB_CHK_BTCCA … #define B_AX_TB_CHK_EDCCA … #define B_AX_TB_CHK_CCA_S80 … #define B_AX_TB_CHK_CCA_S40 … #define B_AX_TB_CHK_CCA_S20 … #define B_AX_TB_CHK_CCA_P20 … #define B_AX_SIFS_CHK_BTCCA … #define B_AX_SIFS_CHK_EDCCA … #define B_AX_SIFS_CHK_CCA_S80 … #define B_AX_SIFS_CHK_CCA_S40 … #define B_AX_SIFS_CHK_CCA_S20 … #define B_AX_SIFS_CHK_CCA_P20 … #define B_AX_CTN_CHK_TXNAV … #define B_AX_CTN_CHK_INTRA_NAV … #define B_AX_CTN_CHK_BASIC_NAV … #define B_AX_CTN_CHK_BTCCA … #define B_AX_CTN_CHK_EDCCA … #define B_AX_CTN_CHK_CCA_S80 … #define B_AX_CTN_CHK_CCA_S40 … #define B_AX_CTN_CHK_CCA_S20 … #define B_AX_CTN_CHK_CCA_P20 … #define R_AX_CTN_DRV_TXEN … #define R_AX_CTN_DRV_TXEN_C1 … #define B_AX_CTN_TXEN_TWT_3 … #define B_AX_CTN_TXEN_TWT_2 … #define B_AX_CTN_TXEN_ALL_MASK_V1 … #define R_AX_SCHEDULE_ERR_IMR … #define R_AX_SCHEDULE_ERR_IMR_C1 … #define B_AX_SORT_NON_IDLE_ERR_INT_EN … #define R_AX_SCHEDULE_ERR_ISR … #define R_AX_SCHEDULE_ERR_ISR_C1 … #define R_AX_SCH_DBG_SEL … #define R_AX_SCH_DBG_SEL_C1 … #define B_AX_SCH_DBG_EN … #define B_AX_SCH_CFG_CMD_SEL … #define B_AX_SCH_DBG_SEL_MASK … #define R_AX_SCH_DBG … #define R_AX_SCH_DBG_C1 … #define B_AX_SCHEDULER_DBG_MASK … #define R_AX_SCH_EXT_CTRL … #define R_AX_SCH_EXT_CTRL_C1 … #define B_AX_PORT_RST_TSF_ADV … #define R_AX_PORT_CFG_P0 … #define R_AX_PORT_CFG_P1 … #define R_AX_PORT_CFG_P2 … #define R_AX_PORT_CFG_P3 … #define R_AX_PORT_CFG_P4 … #define B_AX_BRK_SETUP … #define B_AX_TBTT_UPD_SHIFT_SEL … #define B_AX_BCN_DROP_ALLOW … #define B_AX_TBTT_PROHIB_EN … #define B_AX_BCNTX_EN … #define B_AX_NET_TYPE_MASK … #define B_AX_BCN_FORCETX_EN … #define B_AX_TXBCN_BTCCA_EN … #define B_AX_BCNERR_CNT_EN … #define B_AX_BCN_AGRES … #define B_AX_TSFTR_RST … #define B_AX_RX_BSSID_FIT_EN … #define B_AX_TSF_UDT_EN … #define B_AX_PORT_FUNC_EN … #define B_AX_TXBCN_RPT_EN … #define B_AX_RXBCN_RPT_EN … #define R_AX_TBTT_PROHIB_P0 … #define R_AX_TBTT_PROHIB_P1 … #define R_AX_TBTT_PROHIB_P2 … #define R_AX_TBTT_PROHIB_P3 … #define R_AX_TBTT_PROHIB_P4 … #define B_AX_TBTT_HOLD_MASK … #define B_AX_TBTT_SETUP_MASK … #define R_AX_BCN_AREA_P0 … #define R_AX_BCN_AREA_P1 … #define R_AX_BCN_AREA_P2 … #define R_AX_BCN_AREA_P3 … #define R_AX_BCN_AREA_P4 … #define B_AX_BCN_MSK_AREA_MASK … #define B_AX_BCN_CTN_AREA_MASK … #define R_AX_BCNERLYINT_CFG_P0 … #define R_AX_BCNERLYINT_CFG_P1 … #define R_AX_BCNERLYINT_CFG_P2 … #define R_AX_BCNERLYINT_CFG_P3 … #define R_AX_BCNERLYINT_CFG_P4 … #define B_AX_BCNERLY_MASK … #define R_AX_TBTTERLYINT_CFG_P0 … #define R_AX_TBTTERLYINT_CFG_P1 … #define R_AX_TBTTERLYINT_CFG_P2 … #define R_AX_TBTTERLYINT_CFG_P3 … #define R_AX_TBTTERLYINT_CFG_P4 … #define B_AX_TBTTERLY_MASK … #define R_AX_TBTT_AGG_P0 … #define R_AX_TBTT_AGG_P1 … #define R_AX_TBTT_AGG_P2 … #define R_AX_TBTT_AGG_P3 … #define R_AX_TBTT_AGG_P4 … #define B_AX_TBTT_AGG_NUM_MASK … #define R_AX_BCN_SPACE_CFG_P0 … #define R_AX_BCN_SPACE_CFG_P1 … #define R_AX_BCN_SPACE_CFG_P2 … #define R_AX_BCN_SPACE_CFG_P3 … #define R_AX_BCN_SPACE_CFG_P4 … #define B_AX_SUB_BCN_SPACE_MASK … #define B_AX_BCN_SPACE_MASK … #define R_AX_BCN_FORCETX_P0 … #define R_AX_BCN_FORCETX_P1 … #define R_AX_BCN_FORCETX_P2 … #define R_AX_BCN_FORCETX_P3 … #define R_AX_BCN_FORCETX_P4 … #define B_AX_FORCE_BCN_CURRCNT_MASK … #define B_AX_FORCE_BCN_NUM_MASK … #define B_AX_BCN_MAX_ERR_MASK … #define R_AX_BCN_ERR_CNT_P0 … #define R_AX_BCN_ERR_CNT_P1 … #define R_AX_BCN_ERR_CNT_P2 … #define R_AX_BCN_ERR_CNT_P3 … #define R_AX_BCN_ERR_CNT_P4 … #define B_AX_BCN_ERR_CNT_SUM_MASK … #define B_AX_BCN_ERR_CNT_NAV_MASK … #define B_AX_BCN_ERR_CNT_EDCCA_MASK … #define B_AX_BCN_ERR_CNT_CCA_MASK … #define R_AX_BCN_ERR_FLAG_P0 … #define R_AX_BCN_ERR_FLAG_P1 … #define R_AX_BCN_ERR_FLAG_P2 … #define R_AX_BCN_ERR_FLAG_P3 … #define R_AX_BCN_ERR_FLAG_P4 … #define B_AX_BCN_ERR_FLAG_OTHERS … #define B_AX_BCN_ERR_FLAG_MAC … #define B_AX_BCN_ERR_FLAG_TXON … #define B_AX_BCN_ERR_FLAG_SRCHEND … #define B_AX_BCN_ERR_FLAG_INVALID … #define B_AX_BCN_ERR_FLAG_CMP … #define B_AX_BCN_ERR_FLAG_LOCK … #define R_AX_DTIM_CTRL_P0 … #define R_AX_DTIM_CTRL_P1 … #define R_AX_DTIM_CTRL_P2 … #define R_AX_DTIM_CTRL_P3 … #define R_AX_DTIM_CTRL_P4 … #define B_AX_DTIM_NUM_MASK … #define B_AX_DTIM_CURRCNT_MASK … #define R_AX_TBTT_SHIFT_P0 … #define R_AX_TBTT_SHIFT_P1 … #define R_AX_TBTT_SHIFT_P2 … #define R_AX_TBTT_SHIFT_P3 … #define R_AX_TBTT_SHIFT_P4 … #define B_AX_TBTT_SHIFT_OFST_MASK … #define B_AX_TBTT_SHIFT_OFST_SIGN … #define B_AX_TBTT_SHIFT_OFST_MAG … #define R_AX_BCN_CNT_TMR_P0 … #define R_AX_BCN_CNT_TMR_P1 … #define R_AX_BCN_CNT_TMR_P2 … #define R_AX_BCN_CNT_TMR_P3 … #define R_AX_BCN_CNT_TMR_P4 … #define B_AX_BCN_CNT_TMR_MASK … #define R_AX_TSFTR_LOW_P0 … #define R_AX_TSFTR_LOW_P1 … #define R_AX_TSFTR_LOW_P2 … #define R_AX_TSFTR_LOW_P3 … #define R_AX_TSFTR_LOW_P4 … #define B_AX_TSFTR_LOW_MASK … #define R_AX_TSFTR_HIGH_P0 … #define R_AX_TSFTR_HIGH_P1 … #define R_AX_TSFTR_HIGH_P2 … #define R_AX_TSFTR_HIGH_P3 … #define R_AX_TSFTR_HIGH_P4 … #define B_AX_TSFTR_HIGH_MASK … #define R_AX_BCN_DROP_ALL0 … #define R_AX_BCN_DROP_ALL0_C1 … #define B_AX_BCN_DROP_ALL_P4 … #define B_AX_BCN_DROP_ALL_P3 … #define B_AX_BCN_DROP_ALL_P2 … #define B_AX_BCN_DROP_ALL_P1 … #define B_AX_BCN_DROP_ALL_P0 … #define R_AX_MBSSID_CTRL … #define R_AX_MBSSID_CTRL_C1 … #define B_AX_P0MB_ALL_MASK … #define B_AX_P0MB_NUM_MASK … #define B_AX_P0MB15_EN … #define B_AX_P0MB14_EN … #define B_AX_P0MB13_EN … #define B_AX_P0MB12_EN … #define B_AX_P0MB11_EN … #define B_AX_P0MB10_EN … #define B_AX_P0MB9_EN … #define B_AX_P0MB8_EN … #define B_AX_P0MB7_EN … #define B_AX_P0MB6_EN … #define B_AX_P0MB5_EN … #define B_AX_P0MB4_EN … #define B_AX_P0MB3_EN … #define B_AX_P0MB2_EN … #define B_AX_P0MB1_EN … #define R_AX_P0MB_HGQ_WINDOW_CFG_0 … #define R_AX_P0MB_HGQ_WINDOW_CFG_0_C1 … #define R_AX_PORT_HGQ_WINDOW_CFG … #define R_AX_PORT_HGQ_WINDOW_CFG_C1 … #define R_AX_PTCL_COMMON_SETTING_0 … #define R_AX_PTCL_COMMON_SETTING_0_C1 … #define B_AX_PCIE_MODE_MASK … #define B_AX_CPUMGQ_LIFETIME_EN … #define B_AX_MGQ_LIFETIME_EN … #define B_AX_LIFETIME_EN … #define B_AX_PTCL_TRIGGER_SS_EN_UL … #define B_AX_PTCL_TRIGGER_SS_EN_1 … #define B_AX_PTCL_TRIGGER_SS_EN_0 … #define B_AX_CMAC_TX_MODE_1 … #define B_AX_CMAC_TX_MODE_0 … #define R_AX_AMPDU_AGG_LIMIT … #define B_AX_AMPDU_MAX_TIME_MASK … #define B_AX_RA_TRY_RATE_AGG_LMT_MASK … #define B_AX_RTS_MAX_AGG_NUM_MASK … #define B_AX_MAX_AGG_NUM_MASK … #define R_AX_AGG_LEN_HT_0 … #define R_AX_AGG_LEN_HT_0_C1 … #define B_AX_AMPDU_MAX_LEN_HT_MASK … #define B_AX_RTS_TXTIME_TH_MASK … #define B_AX_RTS_LEN_TH_MASK … #define R_AX_AGG_LEN_VHT_0 … #define R_AX_AGG_LEN_VHT_0_C1 … #define B_AX_AMPDU_MAX_LEN_VHT_MASK … #define S_AX_CTS2S_TH_SEC_256B … #define R_AX_SIFS_SETTING … #define R_AX_SIFS_SETTING_C1 … #define B_AX_HW_CTS2SELF_PKT_LEN_TH_MASK … #define B_AX_HW_CTS2SELF_PKT_LEN_TH_TWW_MASK … #define B_AX_HW_CTS2SELF_EN … #define B_AX_SPEC_SIFS_OFDM_PTCL_SH … #define B_AX_SPEC_SIFS_OFDM_PTCL_MASK … #define B_AX_SPEC_SIFS_CCK_PTCL_MASK … #define S_AX_CTS2S_TH_1K … #define R_AX_TXRATE_CHK … #define R_AX_TXRATE_CHK_C1 … #define B_AX_DEFT_RATE_MASK … #define B_AX_BAND_MODE … #define B_AX_MAX_TXNSS_MASK … #define B_AX_RTS_LIMIT_IN_OFDM6 … #define B_AX_CHECK_CCK_EN … #define R_AX_TXCNT … #define R_AX_TXCNT_C1 … #define B_AX_ADD_TXCNT_BY … #define B_AX_S_TXCNT_LMT_MASK … #define B_AX_L_TXCNT_LMT_MASK … #define R_AX_MBSSID_DROP_0 … #define R_AX_MBSSID_DROP_0_C1 … #define B_AX_GI_LTF_FB_SEL … #define B_AX_RATE_SEL_MASK … #define B_AX_PORT_DROP_4_0_MASK … #define B_AX_MBSSID_DROP_15_0_MASK … #define R_AX_PTCLRPT_FULL_HDL … #define R_AX_PTCLRPT_FULL_HDL_C1 … #define B_AX_RPT_LATCH_PHY_TIME_MASK … #define B_AX_F2PCMD_FWWD_RLS_MODE … #define B_AX_F2PCMD_RPT_EN … #define B_AX_BCN_RPT_PATH_MASK … #define B_AX_SPE_RPT_PATH_MASK … #define FWD_TO_WLCPU … #define B_AX_TX_RPT_PATH_MASK … #define B_AX_F2PCMDRPT_FULL_DROP … #define B_AX_NON_F2PCMDRPT_FULL_DROP … #define R_AX_BT_PLT … #define R_AX_BT_PLT_C1 … #define B_AX_BT_PLT_PKT_CNT_MASK … #define B_AX_BT_PLT_RST … #define B_AX_PLT_EN … #define B_AX_RX_PLT_GNT_LTE_RX … #define B_AX_RX_PLT_GNT_BT_RX … #define B_AX_RX_PLT_GNT_BT_TX … #define B_AX_RX_PLT_GNT_WL … #define B_AX_TX_PLT_GNT_LTE_RX … #define B_AX_TX_PLT_GNT_BT_RX … #define B_AX_TX_PLT_GNT_BT_TX … #define B_AX_TX_PLT_GNT_WL … #define R_AX_PTCL_BSS_COLOR_0 … #define R_AX_PTCL_BSS_COLOR_0_C1 … #define B_AX_BSS_COLOB_AX_PORT_3_MASK … #define B_AX_BSS_COLOB_AX_PORT_2_MASK … #define B_AX_BSS_COLOB_AX_PORT_1_MASK … #define B_AX_BSS_COLOB_AX_PORT_0_MASK … #define R_AX_PTCL_BSS_COLOR_1 … #define R_AX_PTCL_BSS_COLOR_1_C1 … #define B_AX_BSS_COLOB_AX_PORT_4_MASK … #define R_AX_PTCL_IMR0 … #define R_AX_PTCL_IMR0_C1 … #define B_AX_F2PCMD_PKTID_ERR_INT_EN … #define B_AX_F2PCMD_RD_PKTID_ERR_INT_EN … #define B_AX_F2PCMD_ASSIGN_PKTID_ERR_INT_EN … #define B_AX_F2PCMD_USER_ALLC_ERR_INT_EN … #define B_AX_RX_SPF_U0_PKTID_ERR_INT_EN … #define B_AX_TX_SPF_U1_PKTID_ERR_INT_EN … #define B_AX_TX_SPF_U2_PKTID_ERR_INT_EN … #define B_AX_TX_SPF_U3_PKTID_ERR_INT_EN … #define B_AX_TX_RECORD_PKTID_ERR_INT_EN … #define B_AX_F2PCMD_EMPTY_ERR_INT_EN … #define B_AX_TWTSP_QSEL_ERR_INT_EN … #define B_AX_BCNQ_ORDER_ERR_INT_EN … #define B_AX_Q_PKTID_ERR_INT_EN … #define B_AX_D_PKTID_ERR_INT_EN … #define B_AX_TXPRT_FULL_DROP_ERR_INT_EN … #define B_AX_F2PCMDRPT_FULL_DROP_ERR_INT_EN … #define B_AX_FSM1_TIMEOUT_ERR_INT_EN … #define B_AX_FSM_TIMEOUT_ERR_INT_EN … #define B_AX_PTCL_IMR_CLR_ALL … #define B_AX_PTCL_IMR_CLR … #define B_AX_PTCL_IMR_SET … #define B_AX_PTCL_IMR_CLR_V1 … #define B_AX_PTCL_IMR_SET_V1 … #define R_AX_PTCL_ISR0 … #define R_AX_PTCL_ISR0_C1 … #define S_AX_PTCL_TO_2MS … #define R_AX_PTCL_FSM_MON … #define R_AX_PTCL_FSM_MON_C1 … #define B_AX_PTCL_TX_ARB_TO_MODE … #define B_AX_PTCL_TX_ARB_TO_THR_MASK … #define R_AX_PTCL_TX_CTN_SEL … #define R_AX_PTCL_TX_CTN_SEL_C1 … #define B_AX_PTCL_TX_ON_STAT … #define R_AX_PTCL_DBG_INFO … #define R_AX_PTCL_DBG_INFO_C1 … #define B_AX_PTCL_DBG_INFO_MASK_BY_PORT(port) … #define B_AX_PTCL_DBG_INFO_MASK … #define R_AX_PTCL_DBG … #define R_AX_PTCL_DBG_C1 … #define B_AX_PTCL_DBG_EN … #define B_AX_PTCL_DBG_SEL_MASK … #define AX_PTCL_DBG_BCNQ_NUM0 … #define AX_PTCL_DBG_BCNQ_NUM1 … #define R_AX_DLE_CTRL … #define R_AX_DLE_CTRL_C1 … #define B_AX_NO_RESERVE_PAGE_ERR_IMR … #define B_AX_RXDATA_FSM_HANG_ERROR_IMR … #define B_AX_RXSTS_FSM_HANG_ERROR_IMR … #define B_AX_DLE_IMR_CLR … #define B_AX_DLE_IMR_SET … #define R_AX_RX_ERR_FLAG … #define R_AX_RX_ERR_FLAG_C1 … #define B_AX_RX_GET_NO_PAGE_ERR … #define B_AX_RX_GET_NULL_PKT_ERR … #define B_AX_RX_RU0_FSM_HANG_ERR … #define B_AX_RX_RU1_FSM_HANG_ERR … #define B_AX_RX_RU2_FSM_HANG_ERR … #define B_AX_RX_RU3_FSM_HANG_ERR … #define B_AX_RX_RU4_FSM_HANG_ERR … #define B_AX_RX_RU5_FSM_HANG_ERR … #define B_AX_RX_RU6_FSM_HANG_ERR … #define B_AX_RX_RU7_FSM_HANG_ERR … #define B_AX_RX_RXSTS_FSM_HANG_ERR … #define B_AX_RX_CSI_FSM_HANG_ERR … #define B_AX_RX_TXRPT_FSM_HANG_ERR … #define B_AX_RX_F2PCMD_FSM_HANG_ERR … #define B_AX_RX_RU0_ZERO_LEN_ERR … #define B_AX_RX_RU1_ZERO_LEN_ERR … #define B_AX_RX_RU2_ZERO_LEN_ERR … #define B_AX_RX_RU3_ZERO_LEN_ERR … #define B_AX_RX_RU4_ZERO_LEN_ERR … #define B_AX_RX_RU5_ZERO_LEN_ERR … #define B_AX_RX_RU6_ZERO_LEN_ERR … #define B_AX_RX_RU7_ZERO_LEN_ERR … #define B_AX_RX_RXSTS_ZERO_LEN_ERR … #define B_AX_RX_CSI_ZERO_LEN_ERR … #define B_AX_PLE_DATA_OPT_FSM_HANG … #define B_AX_PLE_RXDATA_REQ_BUF_FSM_HANG … #define B_AX_PLE_TXRPT_REQ_BUF_FSM_HANG … #define B_AX_PLE_WD_OPT_FSM_HANG … #define B_AX_PLE_ENQ_FSM_HANG … #define B_AX_RXDATA_ENQUE_ORDER_ERR … #define B_AX_RXSTS_ENQUE_ORDER_ERR … #define B_AX_RX_CSI_PKT_NUM_ERR … #define R_AX_RXDMA_CTRL_0 … #define R_AX_RXDMA_CTRL_0_C1 … #define B_AX_RXDMA_DBGOUT_EN … #define B_AX_RXDMA_DBG_SEL_MASK … #define B_AX_RXDMA_FIFO_DBG_SEL_MASK … #define B_AX_RXDMA_DEFAULT_PAGE_MASK … #define B_AX_RXDMA_BUFF_REQ_PRI_MASK … #define B_AX_RXDMA_TGT_QUEID_MASK … #define B_AX_RXDMA_TGT_PRID_MASK … #define B_AX_RXDMA_DIS_CSI_RELEASE … #define B_AX_RXDMA_DIS_RXSTS_WAIT_PTR_CLR … #define B_AX_RXDMA_DIS_CSI_WAIT_PTR_CLR … #define B_AX_RXSTS_PTR_FULL_MODE … #define B_AX_CSI_PTR_FULL_MODE … #define B_AX_RU3_PTR_FULL_MODE … #define B_AX_RU2_PTR_FULL_MODE … #define B_AX_RU1_PTR_FULL_MODE … #define B_AX_RU0_PTR_FULL_MODE … #define RX_FULL_MODE … #define R_AX_RX_CTRL0 … #define R_AX_RX_CTRL0_C1 … #define B_AX_DLE_CLOCK_FORCE_V1 … #define B_AX_TXDMA_CLOCK_FORCE_V1 … #define B_AX_RXDMA_CLOCK_FORCE_V1 … #define B_AX_RXDMA_DEFAULT_PAGE_V1_MASK … #define B_AX_RXDMA_CSI_TGT_QUEID_MASK … #define B_AX_RXDMA_CSI_TGT_PRID_MASK … #define B_AX_RXDMA_DIS_CSI_RELEASE_V1 … #define B_AX_CSI_PTR_FULL_MODE_V1 … #define B_AX_RXDATA_PTR_FULL_MODE … #define B_AX_RXSTS_PTR_FULL_MODE_V1 … #define B_AX_TXRPT_FULL_RSV_DEPTH_V1_MASK … #define B_AX_RXDATA_FULL_RSV_DEPTH_MASK … #define B_AX_RXSTS_FULL_RSV_DEPTH_V1_MASK … #define B_AX_ORDER_FIFO_MASK … #define R_AX_RX_CTRL1 … #define R_AX_RX_CTRL1_C1 … #define B_AX_RXDMA_TXRPT_QUEUE_ID_SW_EN … #define B_AX_RXDMA_TXRPT_QUEUE_ID_SW_V1_MASK … #define B_AX_RXDMA_F2PCMD_QUEUE_ID_SW_EN … #define B_AX_RXDMA_F2PCMD_QUEUE_ID_SW_V1_MASK … #define B_AX_RXDMA_TXRPT_QUEUE_ID_TGT_SW_EN … #define B_AX_RXDMA_TXRPT_QUEUE_ID_TGT_SW_1_MASK … #define B_AX_RXDMA_F2PCMD_QUEUE_ID_TGT_SW_EN … #define B_AX_RXDMA_F2PCMD_QUEUE_ID_TGT_SW_1_MASK … #define B_AX_ORDER_FIFO_OUT … #define B_AX_ORDER_FIFO_EMPTY … #define B_AX_DBG_SEL_MASK … #define R_AX_RX_CTRL2 … #define R_AX_RX_CTRL2_C1 … #define B_AX_DLE_WDE_STATE_V1_MASK … #define B_AX_DLE_PLE_STATE_V1_MASK … #define B_AX_DLE_REQ_BUF_STATE_MASK … #define B_AX_DLE_ENQ_STATE_V1 … #define B_AX_RX_DBG_SEL_MASK … #define B_AX_MACRX_CS_MASK … #define B_AX_RXSTS_CS_MASK … #define B_AX_ERR_INDICATOR … #define B_AX_TXRPT_CS_MASK … #define R_AX_RXDMA_PKT_INFO_0 … #define R_AX_RXDMA_PKT_INFO_1 … #define R_AX_RXDMA_PKT_INFO_2 … #define R_AX_RX_ERR_FLAG_IMR … #define R_AX_RX_ERR_FLAG_IMR_C1 … #define B_AX_RX_GET_NULL_PKT_ERR_MSK … #define B_AX_RX_RU0_FSM_HANG_MSK_ERR_MSK … #define B_AX_RX_RU1_FSM_HANG_MSK_ERR_MSK … #define B_AX_RX_RU2_FSM_HANG_MSK_ERR_MSK … #define B_AX_RX_RU3_FSM_HANG_MSK_ERR_MSK … #define B_AX_RX_RU4_FSM_HANG_MSK_ERR_MSK … #define B_AX_RX_RU5_FSM_HANG_MSK_ERR_MSK … #define B_AX_RX_RU6_FSM_HANG_MSK_ERR_MSK … #define B_AX_RX_RU7_FSM_HANG_MSK_ERR_MSK … #define B_AX_RX_RXSTS_FSM_HANG_MSK_ERR_MSK … #define B_AX_RX_CSI_FSM_HANG_MSK_ERR_MSK … #define B_AX_RX_TXRPT_FSM_HANG_MSK_ERR_MSK … #define B_AX_RX_F2PCMD_FSM_HANG_MSK_ERR_MSK … #define B_AX_RX_RU0_ZERO_LEN_ERR_MSK … #define B_AX_RX_RU1_ZERO_LEN_ERR_MSK … #define B_AX_RX_RU2_ZERO_LEN_ERR_MSK … #define B_AX_RX_RU3_ZERO_LEN_ERR_MSK … #define B_AX_RX_RU4_ZERO_LEN_ERR_MSK … #define B_AX_RX_RU5_ZERO_LEN_ERR_MSK … #define B_AX_RX_RU6_ZERO_LEN_ERR_MSK … #define B_AX_RX_RU7_ZERO_LEN_ERR_MSK … #define B_AX_RX_RXSTS_ZERO_LEN_ERR_MSK … #define B_AX_RX_CSI_ZERO_LEN_ERR_MSK … #define B_AX_PLE_DATA_OPT_FSM_HANG_MSK … #define B_AX_PLE_RXDATA_REQ_BUF_FSM_HANG_MSK … #define B_AX_PLE_TXRPT_REQ_BUF_FSM_HANG_MSK … #define B_AX_PLE_WD_OPT_FSM_HANG_MSK … #define B_AX_PLE_ENQ_FSM_HANG_MSK … #define B_AX_RXDATA_ENQUE_ORDER_ERR_MSK … #define B_AX_RXSTS_ENQUE_ORDER_ERR_MSK … #define B_AX_RX_CSI_PKT_NUM_ERR_MSK … #define B_AX_RX_ERR_IMR_CLR_V1 … #define B_AX_RX_ERR_IMR_SET_V1 … #define R_AX_TX_ERR_FLAG_IMR … #define R_AX_TX_ERR_FLAG_IMR_C1 … #define B_AX_TX_RU0_FSM_HANG_ERR_MSK … #define B_AX_TX_RU1_FSM_HANG_ERR_MSK … #define B_AX_TX_RU2_FSM_HANG_ERR_MSK … #define B_AX_TX_RU3_FSM_HANG_ERR_MSK … #define B_AX_TX_RU4_FSM_HANG_ERR_MSK … #define B_AX_TX_RU5_FSM_HANG_ERR_MSK … #define B_AX_TX_RU6_FSM_HANG_ERR_MSK … #define B_AX_TX_RU7_FSM_HANG_ERR_MSK … #define B_AX_TX_RU8_FSM_HANG_ERR_MSK … #define B_AX_TX_RU9_FSM_HANG_ERR_MSK … #define B_AX_TX_RU10_FSM_HANG_ERR_MSK … #define B_AX_TX_RU11_FSM_HANG_ERR_MSK … #define B_AX_TX_RU12_FSM_HANG_ERR_MSK … #define B_AX_TX_RU13_FSM_HANG_ERR_MSK … #define B_AX_TX_RU14_FSM_HANG_ERR_MSK … #define B_AX_TX_RU15_FSM_HANG_ERR_MSK … #define B_AX_TX_CSI_FSM_HANG_ERR_MSK … #define B_AX_TX_WD_PLD_ID_FSM_HANG_ERR_MSK … #define B_AX_TX_ERR_IMR_CLR_V1 … #define B_AX_TX_ERR_IMR_SET_V1 … #define R_AX_TCR0 … #define R_AX_TCR0_C1 … #define B_AX_TCR_ZLD_NUM_MASK … #define B_AX_TCR_UDF_EN … #define B_AX_TCR_UDF_THSD_MASK … #define TCR_UDF_THSD … #define B_AX_TCR_ERRSTEN_MASK … #define B_AX_TCR_VHTSIGA1_TXPS … #define B_AX_TCR_PLCP_ERRHDL_EN … #define B_AX_TCR_PADSEL … #define B_AX_TCR_MASK_SIGBCRC … #define B_AX_TCR_SR_VAL15_ALLOW … #define B_AX_TCR_EN_EOF … #define B_AX_TCR_EN_SCRAM_INC … #define B_AX_TCR_EN_20MST … #define B_AX_TCR_CRC … #define B_AX_TCR_DISGCLK … #define R_AX_TCR1 … #define R_AX_TCR1_C1 … #define B_AX_TXDFIFO_THRESHOLD … #define B_AX_TCR_CCK_LOCK_CLK … #define B_AX_TCR_FORCE_READ_TXDFIFO … #define B_AX_TCR_USTIME … #define B_AX_TCR_SMOOTH_VAL … #define B_AX_TCR_SMOOTH_CTRL … #define B_AX_CS_REQ_VAL … #define B_AX_CS_REQ_SEL … #define B_AX_TCR_ZLD_USTIME_AFTERPHYTXON … #define B_AX_TCR_TXTIMEOUT … #define R_AX_MD_TSFT_STMP_CTL … #define R_AX_MD_TSFT_STMP_CTL_C1 … #define B_AX_TSFT_OFS_MASK … #define B_AX_STMP_THSD_MASK … #define B_AX_UPD_HGQMD … #define B_AX_UPD_TIMIE … #define R_AX_PPWRBIT_SETTING … #define R_AX_PPWRBIT_SETTING_C1 … #define R_AX_TXD_FIFO_CTRL … #define R_AX_TXD_FIFO_CTRL_C1 … #define B_AX_NON_LEGACY_PPDU_ZLD_USTIMER_MASK … #define B_AX_LEGACY_PPDU_ZLD_USTIMER_MASK … #define B_AX_TXDFIFO_HIGH_MCS_THRE_MASK … #define TXDFIFO_HIGH_MCS_THRE … #define B_AX_TXDFIFO_LOW_MCS_THRE_MASK … #define TXDFIFO_LOW_MCS_THRE … #define B_AX_HIGH_MCS_PHY_RATE_MASK … #define B_AX_BW_PHY_RATE_MASK … #define R_AX_MACTX_DBG_SEL_CNT … #define R_AX_MACTX_DBG_SEL_CNT_C1 … #define B_AX_MACTX_MPDU_CNT … #define B_AX_MACTX_DMA_CNT … #define B_AX_LENGTH_ERR_FLAG_U3 … #define B_AX_LENGTH_ERR_FLAG_U2 … #define B_AX_LENGTH_ERR_FLAG_U1 … #define B_AX_LENGTH_ERR_FLAG_U0 … #define B_AX_DBGSEL_MACTX_MASK … #define R_AX_WMAC_TX_CTRL_DEBUG … #define R_AX_WMAC_TX_CTRL_DEBUG_C1 … #define B_AX_TX_CTRL_DEBUG_SEL_MASK … #define R_AX_WMAC_TX_INFO0_DEBUG … #define R_AX_WMAC_TX_INFO0_DEBUG_C1 … #define B_AX_TX_CTRL_INFO_P0_MASK … #define R_AX_WMAC_TX_INFO1_DEBUG … #define R_AX_WMAC_TX_INFO1_DEBUG_C1 … #define B_AX_TX_CTRL_INFO_P1_MASK … #define R_AX_RSP_CHK_SIG … #define R_AX_RSP_CHK_SIG_C1 … #define B_AX_RSP_STATIC_RTS_CHK_SERV_BW_EN … #define B_AX_RSP_TBPPDU_CHK_PWR … #define B_AX_RSP_CHK_BASIC_NAV … #define B_AX_RSP_CHK_INTRA_NAV … #define B_AX_RSP_CHK_TXNAV … #define B_AX_TXDATA_END_PS_OPT … #define B_AX_CHECK_SOUNDING_SEQ … #define B_AX_RXBA_IGNOREA2 … #define B_AX_ACKTO_CCK_MASK … #define B_AX_ACKTO_MASK … #define R_AX_TRXPTCL_RESP_0 … #define R_AX_TRXPTCL_RESP_0_C1 … #define B_AX_WMAC_RESP_STBC_EN … #define B_AX_WMAC_RXFTM_TXACK_SC … #define B_AX_WMAC_RXFTM_TXACKBWEQ … #define B_AX_RSP_CHK_SEC_CCA_80 … #define B_AX_RSP_CHK_SEC_CCA_40 … #define B_AX_RSP_CHK_SEC_CCA_20 … #define B_AX_RSP_CHK_BTCCA … #define B_AX_RSP_CHK_EDCCA … #define B_AX_RSP_CHK_CCA … #define B_AX_WMAC_LDPC_EN … #define B_AX_WMAC_SGIEN … #define B_AX_WMAC_SPLCPEN … #define B_AX_WMAC_BESP_EARLY_TXBA … #define B_AX_WMAC_SPEC_SIFS_OFDM_MASK … #define B_AX_WMAC_SPEC_SIFS_CCK_MASK … #define WMAC_SPEC_SIFS_OFDM_52A … #define WMAC_SPEC_SIFS_OFDM_52B … #define WMAC_SPEC_SIFS_OFDM_52C … #define WMAC_SPEC_SIFS_CCK … #define R_AX_TRXPTCL_RRSR_CTL_0 … #define R_AX_TRXPTCL_RRSR_CTL_0_C1 … #define B_AX_RESP_TX_MACID_CCA_TH_EN … #define B_AX_RESP_TX_PWRMODE_MASK … #define B_AX_FTM_RRSR_RATE_EN_MASK … #define B_AX_NESS_MASK … #define B_AX_WMAC_RESP_DOPPLEB_AX_EN … #define B_AX_WMAC_RESP_DCM_EN … #define B_AX_WMAC_RRSB_AX_CCK_MASK … #define B_AX_WMAC_RESP_RATE_EN_MASK … #define B_AX_WMAC_RESP_RSC_MASK … #define B_AX_WMAC_RESP_REF_RATE_SEL … #define B_AX_WMAC_RESP_REF_RATE_MASK … #define R_AX_MAC_LOOPBACK … #define R_AX_MAC_LOOPBACK_C1 … #define B_AX_MACLBK_EN … #define R_AX_WMAC_NAV_CTL … #define R_AX_WMAC_NAV_CTL_C1 … #define B_AX_WMAC_NAV_UPPER_EN … #define B_AX_WMAC_0P125US_TIMER_MASK … #define B_AX_WMAC_PLCP_UP_NAV_EN … #define B_AX_WMAC_TF_UP_NAV_EN … #define B_AX_WMAC_NAV_UPPER_MASK … #define NAV_12MS … #define NAV_25MS … #define B_AX_WMAC_RTS_RST_DUR_MASK … #define R_AX_RXTRIG_TEST_USER_2 … #define R_AX_RXTRIG_TEST_USER_2_C1 … #define B_AX_RXTRIG_MACID_MASK … #define B_AX_RXTRIG_RU26_DIS … #define B_AX_RXTRIG_FCSCHK_EN … #define B_AX_RXTRIG_PORT_SEL_MASK … #define B_AX_RXTRIG_EN … #define B_AX_RXTRIG_USERINFO_2_MASK … #define R_AX_TRXPTCL_ERROR_INDICA_MASK … #define R_AX_TRXPTCL_ERROR_INDICA_MASK_C1 … #define B_AX_WMAC_MODE … #define B_AX_WMAC_TIMETOUT_THR_MASK … #define B_AX_RMAC_FTM … #define B_AX_RMAC_CSI … #define B_AX_TMAC_MIMO_CTRL … #define B_AX_TMAC_RXTB … #define B_AX_TMAC_HWSIGB_GEN … #define B_AX_TMAC_TXPLCP … #define B_AX_TMAC_RESP … #define B_AX_TMAC_TXCTL … #define B_AX_TMAC_MACTX … #define B_AX_TMAC_IMR_CLR_V1 … #define B_AX_TMAC_IMR_SET_V1 … #define R_AX_TRXPTCL_ERROR_INDICA … #define R_AX_TRXPTCL_ERROR_INDICA_C1 … #define B_AX_FTM_ERROR_FLAG_CLR … #define B_AX_CSI_ERROR_FLAG_CLR … #define B_AX_MIMOCTRL_ERROR_FLAG_CLR … #define B_AX_RXTB_ERROR_FLAG_CLR … #define B_AX_HWSIGB_GEN_ERROR_FLAG_CLR … #define B_AX_TXPLCP_ERROR_FLAG_CLR … #define B_AX_RESP_ERROR_FLAG_CLR … #define B_AX_TXCTL_ERROR_FLAG_CLR … #define B_AX_MACTX_ERROR_FLAG_CLR … #define R_AX_WMAC_TX_TF_INFO_0 … #define R_AX_WMAC_TX_TF_INFO_0_C1 … #define B_AX_WMAC_TX_TF_INFO_SEL_MASK … #define R_AX_WMAC_TX_TF_INFO_1 … #define R_AX_WMAC_TX_TF_INFO_1_C1 … #define B_AX_WMAC_TX_TF_INFO_P0_MASK … #define R_AX_WMAC_TX_TF_INFO_2 … #define R_AX_WMAC_TX_TF_INFO_2_C1 … #define B_AX_WMAC_TX_TF_INFO_P1_MASK … #define R_AX_TMAC_ERR_IMR_ISR … #define R_AX_TMAC_ERR_IMR_ISR_C1 … #define B_AX_TMAC_TXPLCP_ERR_CLR … #define B_AX_TMAC_RESP_ERR_CLR … #define B_AX_TMAC_TXCTL_ERR_CLR … #define B_AX_TMAC_MACTX_ERR_CLR … #define B_AX_TMAC_TXPLCP_ERR … #define B_AX_TMAC_RESP_ERR … #define B_AX_TMAC_TXCTL_ERR … #define B_AX_TMAC_MACTX_ERR … #define B_AX_TMAC_TXPLCP_INT_EN … #define B_AX_TMAC_RESP_INT_EN … #define B_AX_TMAC_TXCTL_INT_EN … #define B_AX_TMAC_MACTX_INT_EN … #define B_AX_WMAC_INT_MODE … #define B_AX_TMAC_TIMETOUT_THR_MASK … #define B_AX_TMAC_IMR_CLR … #define B_AX_TMAC_IMR_SET … #define R_AX_DBGSEL_TRXPTCL … #define R_AX_DBGSEL_TRXPTCL_C1 … #define B_AX_DBGSEL_TRXPTCL_MASK … #define R_AX_PHYINFO_ERR_IMR_V1 … #define R_AX_PHYINFO_ERR_IMR_V1_C1 … #define B_AX_PHYINTF_TIMEOUT_THR_MSAK_V1 … #define B_AX_CSI_ON_TIMEOUT_EN … #define B_AX_STS_ON_TIMEOUT_EN … #define B_AX_DATA_ON_TIMEOUT_EN … #define B_AX_OFDM_CCA_TIMEOUT_EN … #define B_AX_CCK_CCA_TIMEOUT_EN … #define B_AX_PHY_TXON_TIMEOUT_EN … #define B_AX_PHYINFO_IMR_CLR_V1 … #define B_AX_PHYINFO_IMR_SET_V1 … #define R_AX_PHYINFO_ERR_IMR … #define R_AX_PHYINFO_ERR_IMR_C1 … #define B_AX_CSI_ON_TIMEOUT … #define B_AX_STS_ON_TIMEOUT … #define B_AX_DATA_ON_TIMEOUT … #define B_AX_OFDM_CCA_TIMEOUT … #define B_AX_CCK_CCA_TIMEOUT … #define B_AXC_PHY_TXON_TIMEOUT … #define B_AX_CSI_ON_TIMEOUT_INT_EN … #define B_AX_STS_ON_TIMEOUT_INT_EN … #define B_AX_DATA_ON_TIMEOUT_INT_EN … #define B_AX_OFDM_CCA_TIMEOUT_INT_EN … #define B_AX_CCK_CCA_TIMEOUT_INT_EN … #define B_AX_PHY_TXON_TIMEOUT_INT_EN … #define B_AX_PHYINTF_TIMEOUT_THR_MSAK … #define B_AX_PHYINFO_IMR_EN_ALL … #define B_AX_PHYINFO_IMR_SET … #define R_AX_PHYINFO_ERR_ISR … #define R_AX_PHYINFO_ERR_ISR_C1 … #define R_AX_BFMER_CTRL_0 … #define R_AX_BFMER_CTRL_0_C1 … #define B_AX_BFMER_HE_CSI_OFFSET_MASK … #define B_AX_BFMER_VHT_CSI_OFFSET_MASK … #define B_AX_BFMER_HT_CSI_OFFSET_MASK … #define B_AX_BFMER_NDP_BFEN … #define B_AX_BFMER_VHT_BFPRT_CHK … #define R_AX_BFMEE_RESP_OPTION … #define R_AX_BFMEE_RESP_OPTION_C1 … #define B_AX_BFMEE_NDP_RX_STANDBY_TIMER_MASK … #define B_AX_BFMEE_BFRP_RX_STANDBY_TIMER_MASK … #define BFRP_RX_STANDBY_TIMER_KEEP … #define BFRP_RX_STANDBY_TIMER_RELEASE … #define B_AX_MU_BFRPTSEG_SEL_MASK … #define B_AX_BFMEE_NDP_RXSTDBY_SEL … #define BFRP_RX_STANDBY_TIMER … #define NDP_RX_STANDBY_TIMER … #define B_AX_BFMEE_HE_NDPA_EN … #define B_AX_BFMEE_VHT_NDPA_EN … #define B_AX_BFMEE_HT_NDPA_EN … #define R_AX_TRXPTCL_RESP_CSI_CTRL_0 … #define R_AX_TRXPTCL_RESP_CSI_CTRL_0_C1 … #define R_AX_TRXPTCL_RESP_CSI_CTRL_1 … #define R_AX_TRXPTCL_RESP_CSI_CTRL_1_C1 … #define B_AX_BFMEE_CSISEQ_SEL … #define B_AX_BFMEE_BFPARAM_SEL … #define B_AX_BFMEE_OFDM_LEN_TH_MASK … #define B_AX_BFMEE_BF_PORT_SEL … #define B_AX_BFMEE_USE_NSTS … #define B_AX_BFMEE_CSI_RATE_FB_EN … #define B_AX_BFMEE_CSI_GID_SEL … #define B_AX_BFMEE_CSI_RSC_MASK … #define B_AX_BFMEE_CSI_FORCE_RETE_EN … #define B_AX_BFMEE_CSI_USE_NDPARATE … #define B_AX_BFMEE_CSI_WITHHTC_EN … #define B_AX_BFMEE_CSIINFO0_BF_EN … #define B_AX_BFMEE_CSIINFO0_STBC_EN … #define B_AX_BFMEE_CSIINFO0_LDPC_EN … #define B_AX_BFMEE_CSIINFO0_CS_MASK … #define B_AX_BFMEE_CSIINFO0_CB_MASK … #define B_AX_BFMEE_CSIINFO0_NG_MASK … #define B_AX_BFMEE_CSIINFO0_NR_MASK … #define B_AX_BFMEE_CSIINFO0_NC_MASK … #define R_AX_TRXPTCL_RESP_CSI_RRSC … #define R_AX_TRXPTCL_RESP_CSI_RRSC_C1 … #define CSI_RRSC_BMAP … #define R_AX_TRXPTCL_RESP_CSI_RATE … #define R_AX_TRXPTCL_RESP_CSI_RATE_C1 … #define B_AX_BFMEE_HE_CSI_RATE_MASK … #define B_AX_BFMEE_VHT_CSI_RATE_MASK … #define B_AX_BFMEE_HT_CSI_RATE_MASK … #define CSI_INIT_RATE_HE … #define CSI_INIT_RATE_VHT … #define CSI_INIT_RATE_HT … #define R_AX_RCR … #define R_AX_RCR_C1 … #define B_AX_STOP_RX_IN … #define B_AX_DRV_INFO_SIZE_MASK … #define B_AX_CH_EN_MASK … #define R_AX_DLK_PROTECT_CTL … #define R_AX_DLK_PROTECT_CTL_C1 … #define B_AX_RX_DLK_CCA_TIME_MASK … #define B_AX_RX_DLK_DATA_TIME_MASK … #define B_AX_RX_DLK_RST_EN … #define B_AX_RX_DLK_INT_EN … #define R_AX_PLCP_HDR_FLTR … #define R_AX_PLCP_HDR_FLTR_C1 … #define B_AX_DIS_CHK_MIN_LEN … #define B_AX_HE_SIGB_CRC_CHK … #define B_AX_VHT_MU_SIGB_CRC_CHK … #define B_AX_VHT_SU_SIGB_CRC_CHK … #define B_AX_SIGA_CRC_CHK … #define B_AX_LSIG_PARITY_CHK_EN … #define B_AX_CCK_SIG_CHK … #define B_AX_CCK_CRC_CHK … #define R_AX_RX_FLTR_OPT … #define R_AX_RX_FLTR_OPT_C1 … #define B_AX_UID_FILTER_MASK … #define B_AX_UNSPT_FILTER_SH … #define B_AX_UNSPT_FILTER_MASK … #define B_AX_RX_MPDU_MAX_LEN_MASK … #define B_AX_RX_MPDU_MAX_LEN_SIZE … #define B_AX_A_FTM_REQ … #define B_AX_A_ERR_PKT … #define B_AX_A_UNSUP_PKT … #define B_AX_A_CRC32_ERR … #define B_AX_A_PWR_MGNT … #define B_AX_A_BCN_CHK_RULE_MASK … #define B_AX_A_BCN_CHK_EN … #define B_AX_A_MC_LIST_CAM_MATCH … #define B_AX_A_BC_CAM_MATCH … #define B_AX_A_UC_CAM_MATCH … #define B_AX_A_MC … #define B_AX_A_BC … #define B_AX_A_A1_MATCH … #define B_AX_SNIFFER_MODE … #define DEFAULT_AX_RX_FLTR … #define B_AX_RX_FLTR_CFG_MASK … #define R_AX_CTRL_FLTR … #define R_AX_CTRL_FLTR_C1 … #define R_AX_MGNT_FLTR … #define R_AX_MGNT_FLTR_C1 … #define R_AX_DATA_FLTR … #define R_AX_DATA_FLTR_C1 … #define RX_FLTR_FRAME_DROP … #define RX_FLTR_FRAME_TO_HOST … #define RX_FLTR_FRAME_TO_WLCPU … #define R_AX_ADDR_CAM_CTRL … #define R_AX_ADDR_CAM_CTRL_C1 … #define B_AX_ADDR_CAM_RANGE_MASK … #define B_AX_ADDR_CAM_CMPLIMT_MASK … #define B_AX_ADDR_CAM_CLR … #define B_AX_ADDR_CAM_A2_B0_CHK … #define B_AX_ADDR_CAM_SRCH_PERPKT … #define B_AX_ADDR_CAM_EN … #define R_AX_RESPBA_CAM_CTRL … #define R_AX_RESPBA_CAM_CTRL_C1 … #define B_AX_SSN_SEL … #define B_AX_BACAM_RST_MASK … #define S_AX_BACAM_RST_ALL … #define R_AX_PPDU_STAT … #define R_AX_PPDU_STAT_C1 … #define B_AX_PPDU_STAT_RPT_TRIG … #define B_AX_PPDU_STAT_RPT_CRC32 … #define B_AX_PPDU_STAT_RPT_A1M … #define B_AX_APP_PLCP_HDR_RPT … #define B_AX_APP_RX_CNT_RPT … #define B_AX_APP_MAC_INFO_RPT … #define B_AX_PPDU_STAT_RPT_EN … #define R_AX_RX_SR_CTRL … #define R_AX_RX_SR_CTRL_C1 … #define B_AX_SR_EN … #define R_AX_BSSID_SRC_CTRL … #define R_AX_BSSID_SRC_CTRL_C1 … #define B_AX_BSSID_MATCH … #define B_AX_PARTIAL_AID_MATCH … #define B_AX_BSSCOLOR_MATCH … #define B_AX_PLCP_SRC_EN … #define R_AX_CSIRPT_OPTION … #define R_AX_CSIRPT_OPTION_C1 … #define B_AX_CSIPRT_HESU_AID_EN … #define B_AX_CSIPRT_VHTSU_AID_EN … #define R_AX_RX_STATE_MONITOR … #define R_AX_RX_STATE_MONITOR_C1 … #define B_AX_RX_STATE_MONITOR_MASK … #define B_AX_STATE_CUR_MASK … #define B_AX_STATE_NXT_MASK … #define B_AX_STATE_UPD … #define B_AX_STATE_SEL_MASK … #define R_AX_RMAC_ERR_ISR … #define R_AX_RMAC_ERR_ISR_C1 … #define B_AX_RXERR_INTPS_EN … #define B_AX_RMAC_RX_CSI_TIMEOUT_INT_EN … #define B_AX_RMAC_RX_TIMEOUT_INT_EN … #define B_AX_RMAC_CSI_TIMEOUT_INT_EN … #define B_AX_RMAC_DATA_ON_TIMEOUT_INT_EN … #define B_AX_RMAC_CCA_TIMEOUT_INT_EN … #define B_AX_RMAC_DMA_TIMEOUT_INT_EN … #define B_AX_RMAC_DATA_ON_TO_IDLE_TIMEOUT_INT_EN … #define B_AX_RMAC_CCA_TO_IDLE_TIMEOUT_INT_EN … #define B_AX_RMAC_RX_CSI_TIMEOUT_FLAG … #define B_AX_RMAC_RX_TIMEOUT_FLAG … #define B_AX_BMAC_CSI_TIMEOUT_FLAG … #define B_AX_BMAC_DATA_ON_TIMEOUT_FLAG … #define B_AX_BMAC_CCA_TIMEOUT_FLAG … #define B_AX_BMAC_DMA_TIMEOUT_FLAG … #define B_AX_BMAC_DATA_ON_TO_IDLE_TIMEOUT_FLAG … #define B_AX_BMAC_CCA_TO_IDLE_TIMEOUT_FLAG … #define B_AX_RMAC_IMR_CLR … #define B_AX_RMAC_IMR_SET … #define R_AX_RX_ERR_IMR … #define R_AX_RX_ERR_IMR_C1 … #define B_AX_RX_ERR_TRIG_ACT_TO_MSK … #define B_AX_RX_ERR_STS_ACT_TO_MSK … #define B_AX_RX_ERR_CSI_ACT_TO_MSK … #define B_AX_RX_ERR_ACT_TO_MSK … #define B_AX_CSI_DATAON_ASSERT_TO_MSK … #define B_AX_DATAON_ASSERT_TO_MSK … #define B_AX_CCA_ASSERT_TO_MSK … #define B_AX_RX_ERR_DMA_TO_MSK … #define B_AX_RX_ERR_DATA_TO_MSK … #define B_AX_RX_ERR_CCA_TO_MSK … #define B_AX_RMAC_IMR_CLR_V1 … #define B_AX_RMAC_IMR_SET_V1 … #define R_AX_RMAC_PLCP_MON … #define R_AX_RMAC_PLCP_MON_C1 … #define B_AX_RMAC_PLCP_MON_MASK … #define B_AX_PCLP_MON_SEL_MASK … #define B_AX_PCLP_MON_CONT_MASK … #define R_AX_RX_DEBUG_SELECT … #define R_AX_RX_DEBUG_SELECT_C1 … #define B_AX_DEBUG_SEL_MASK … #define R_AX_PWR_RATE_CTRL … #define R_AX_PWR_RATE_CTRL_C1 … #define B_AX_PWR_REF … #define B_AX_FORCE_PWR_BY_RATE_EN … #define B_AX_FORCE_PWR_BY_RATE_VALUE_MASK … #define R_AX_PWR_RATE_OFST_CTRL … #define R_AX_PWR_COEXT_CTRL … #define B_AX_TXAGC_BT_EN … #define B_AX_TXAGC_BT_MASK … #define R_AX_PWR_SWING_OTHER_CTRL0 … #define R_AX_PWR_SWING_OTHER_CTRL0_C1 … #define B_AX_CFIR_BY_RATE_OFF_MASK … #define R_AX_PWR_UL_CTRL0 … #define R_AX_PWR_UL_CTRL2 … #define B_AX_PWR_UL_CFO_MASK … #define B_AX_PWR_UL_CTRL2_MASK … #define R_AX_PWR_NORM_FORCE1 … #define R_AX_PWR_NORM_FORCE1_C1 … #define B_AX_TXAGC_BF_PWR_BOOST_FORCE_VAL_EN … #define B_AX_TXAGC_BF_PWR_BOOST_FORCE_VAL_MASK … #define B_AX_FORCE_HE_ER_SU_EN_EN … #define B_AX_FORCE_HE_ER_SU_EN_VALUE … #define B_AX_FORCE_MACID_CCA_TH_EN_EN … #define B_AX_FORCE_MACID_CCA_TH_EN_VALUE … #define B_AX_FORCE_BT_GRANT_EN … #define B_AX_FORCE_BT_GRANT_VALUE … #define B_AX_FORCE_RX_LTE_EN … #define B_AX_FORCE_RX_LTE_VALUE … #define B_AX_FORCE_TXBF_EN_EN … #define B_AX_FORCE_TXBF_EN_VALUE … #define B_AX_FORCE_TXSC_EN … #define B_AX_FORCE_TXSC_VALUE_MASK … #define B_AX_FORCE_NTX_EN … #define B_AX_FORCE_NTX_VALUE … #define B_AX_FORCE_PWR_MODE_EN … #define B_AX_FORCE_PWR_MODE_VALUE_MASK … #define R_AX_PWR_UL_TB_CTRL … #define B_AX_PWR_UL_TB_CTRL_EN … #define R_AX_PWR_UL_TB_1T … #define B_AX_PWR_UL_TB_1T_MASK … #define B_AX_PWR_UL_TB_1T_V1_MASK … #define B_AX_PWR_UL_TB_1T_NORM_BW160 … #define R_AX_PWR_UL_TB_2T … #define B_AX_PWR_UL_TB_2T_MASK … #define B_AX_PWR_UL_TB_2T_V1_MASK … #define B_AX_PWR_UL_TB_2T_NORM_BW160 … #define R_AX_PWR_BY_RATE_TABLE0 … #define R_AX_PWR_BY_RATE_TABLE6 … #define R_AX_PWR_BY_RATE_TABLE10 … #define R_AX_PWR_BY_RATE … #define R_AX_PWR_BY_RATE_1SS_MAX … #define R_AX_PWR_BY_RATE_MAX … #define R_AX_PWR_LMT_TABLE0 … #define R_AX_PWR_LMT_TABLE9 … #define R_AX_PWR_LMT_TABLE19 … #define R_AX_PWR_LMT … #define R_AX_PWR_LMT_1SS_MAX … #define R_AX_PWR_LMT_MAX … #define R_AX_PWR_RU_LMT_TABLE0 … #define R_AX_PWR_RU_LMT_TABLE5 … #define R_AX_PWR_RU_LMT_TABLE11 … #define R_AX_PWR_RU_LMT … #define R_AX_PWR_RU_LMT_1SS_MAX … #define R_AX_PWR_RU_LMT_MAX … #define R_AX_PWR_MACID_LMT_TABLE0 … #define R_AX_PWR_MACID_LMT_TABLE127 … #define R_AX_PATH_COM0 … #define AX_PATH_COM0_DFVAL … #define AX_PATH_COM0_PATHA … #define AX_PATH_COM0_PATHB … #define AX_PATH_COM0_PATHAB … #define R_AX_PATH_COM1 … #define B_AX_PATH_COM1_NORM_1STS … #define AX_PATH_COM1_DFVAL … #define AX_PATH_COM1_PATHA … #define AX_PATH_COM1_PATHB … #define AX_PATH_COM1_PATHAB … #define R_AX_PATH_COM2 … #define B_AX_PATH_COM2_RESP_1STS_PATH … #define AX_PATH_COM2_DFVAL … #define AX_PATH_COM2_PATHA … #define AX_PATH_COM2_PATHB … #define AX_PATH_COM2_PATHAB … #define R_AX_PATH_COM3 … #define AX_PATH_COM3_DFVAL … #define R_AX_PATH_COM4 … #define AX_PATH_COM4_DFVAL … #define R_AX_PATH_COM5 … #define AX_PATH_COM5_DFVAL … #define R_AX_PATH_COM6 … #define AX_PATH_COM6_DFVAL … #define R_AX_PATH_COM7 … #define AX_PATH_COM7_DFVAL … #define AX_PATH_COM7_PATHA … #define AX_PATH_COM7_PATHB … #define AX_PATH_COM7_PATHAB … #define R_AX_PATH_COM8 … #define AX_PATH_COM8_DFVAL … #define AX_PATH_COM8_PATHA … #define AX_PATH_COM8_PATHB … #define AX_PATH_COM8_PATHAB … #define R_AX_PATH_COM9 … #define AX_PATH_COM9_DFVAL … #define R_AX_PATH_COM10 … #define AX_PATH_COM10_DFVAL … #define R_AX_PATH_COM11 … #define AX_PATH_COM11_DFVAL … #define R_P80_AT_HIGH_FREQ_BB_WRP … #define B_P80_AT_HIGH_FREQ_BB_WRP … #define R_AX_TSSI_CTRL_HEAD … #define R_AX_BANDEDGE_CFG … #define B_AX_BANDEDGE_CFG_IDX_MASK … #define R_AX_TSSI_CTRL_TAIL … #define R_AX_TXPWR_IMR … #define R_AX_TXPWR_IMR_C1 … #define R_AX_TXPWR_ISR … #define R_AX_TXPWR_ISR_C1 … #define R_AX_BTC_CFG … #define B_AX_BTC_EN … #define B_AX_EN_EXT_BT_PINMUX … #define B_AX_BTC_RST … #define B_AX_BTC_DBG_SRC_SEL … #define B_AX_BTC_MODE_MASK … #define B_AX_INV_WL_ACT2 … #define B_AX_BTG_LNA1_GAIN_SEL … #define B_AX_COEX_DLY_CLK_MASK … #define B_AX_IGN_GNT_BT2_RX … #define B_AX_IGN_GNT_BT2_TX … #define B_AX_IGN_GNT_BT2 … #define B_AX_BTC_DBG_SEL_MASK … #define B_AX_DIS_BTC_CLK_G … #define B_AX_GNT_WL_RX_CTRL … #define B_AX_WL_SRC … #define R_AX_RTK_MODE_CFG_V1 … #define R_AX_RTK_MODE_CFG_V1_C1 … #define B_AX_BT_BLE_EN_V1 … #define B_AX_BT_ULTRA_EN … #define B_AX_BT_L_RX_ULTRA_MASK … #define B_AX_BT_L_TX_ULTRA_MASK … #define B_AX_BT_H_RX_ULTRA_MASK … #define B_AX_BT_H_TX_ULTRA_MASK … #define B_AX_SAMPLE_CLK_MASK … #define R_AX_WL_PRI_MSK … #define B_AX_PTA_WL_PRI_MASK_BCNQ … #define R_AX_BT_CNT_CFG … #define R_AX_BT_CNT_CFG_C1 … #define B_AX_BT_CNT_RST_V1 … #define B_AX_BT_CNT_EN … #define R_BTC_BT_CNT_HIGH … #define R_BTC_BT_CNT_LOW … #define R_AX_BTC_FUNC_EN … #define R_AX_BTC_FUNC_EN_C1 … #define B_AX_PTA_WL_TX_EN … #define B_AX_PTA_EDCCA_EN … #define R_BTC_COEX_WL_REQ … #define R_BTC_COEX_WL_REQ_BE … #define B_BTC_TX_NULL_HI … #define B_BTC_TX_BCN_HI … #define B_BTC_TX_TRI_HI … #define B_BTC_RSP_ACK_HI … #define B_BTC_PRI_MASK_TX_TIME … #define B_BTC_PRI_MASK_RX_TIME_V1 … #define R_BTC_BREAK_TABLE … #define BTC_BREAK_PARAM … #define R_BTC_BT_COEX_MSK_TABLE … #define B_BTC_PRI_MASK_RXCCK_V1 … #define B_BTC_PRI_MASK_TX_RESP_V1 … #define R_AX_BT_COEX_CFG_2 … #define R_AX_BT_COEX_CFG_2_C1 … #define B_AX_GNT_BT_BYPASS_PRIORITY … #define B_AX_GNT_BT_POLARITY … #define B_AX_TIMER_MASK … #define MAC_AX_CSR_RATE … #define R_AX_CSR_MODE … #define R_AX_CSR_MODE_C1 … #define B_AX_BT_CNT_RST … #define B_AX_BT_STAT_DELAY_MASK … #define MAC_AX_CSR_DELAY … #define B_AX_BT_TRX_INIT_DETECT_MASK … #define MAC_AX_CSR_TRX_TO … #define B_AX_BT_PRI_DETECT_TO_MASK … #define MAC_AX_CSR_PRI_TO … #define B_AX_WL_ACT_MSK … #define B_AX_STATIS_BT_EN … #define B_AX_WL_ACT_MASK_ENABLE … #define B_AX_ENHANCED_BT … #define R_AX_BT_BREAK_TABLE … #define R_AX_BT_STAST_HIGH … #define B_AX_STATIS_BT_HI_RX_MASK … #define B_AX_STATIS_BT_HI_TX_MASK … #define R_AX_BT_STAST_LOW … #define B_AX_STATIS_BT_LO_TX_1_MASK … #define B_AX_STATIS_BT_LO_RX_1_MASK … #define R_AX_GNT_SW_CTRL … #define R_AX_GNT_SW_CTRL_C1 … #define B_AX_WL_ACT2_VAL … #define B_AX_WL_ACT2_SWCTRL … #define B_AX_WL_ACT_VAL … #define B_AX_WL_ACT_SWCTRL … #define B_AX_GNT_BT_RX_VAL … #define B_AX_GNT_BT_RX_SWCTRL … #define B_AX_GNT_BT_TX_VAL … #define B_AX_GNT_BT_TX_SWCTRL … #define B_AX_GNT_WL_RX_VAL … #define B_AX_GNT_WL_RX_SWCTRL … #define B_AX_GNT_WL_TX_VAL … #define B_AX_GNT_WL_TX_SWCTRL … #define B_AX_GNT_BT_RFC_S1_VAL … #define B_AX_GNT_BT_RFC_S1_SWCTRL … #define B_AX_GNT_WL_RFC_S1_VAL … #define B_AX_GNT_WL_RFC_S1_SWCTRL … #define B_AX_GNT_BT_RFC_S0_VAL … #define B_AX_GNT_BT_RFC_S0_SWCTRL … #define B_AX_GNT_WL_RFC_S0_VAL … #define B_AX_GNT_WL_RFC_S0_SWCTRL … #define B_AX_GNT_WL_BB_VAL … #define B_AX_GNT_WL_BB_SWCTRL … #define R_AX_GNT_VAL … #define B_AX_GNT_BT_RFC_S1_STA … #define B_AX_GNT_WL_RFC_S1_STA … #define B_AX_GNT_BT_RFC_S0_STA … #define B_AX_GNT_WL_RFC_S0_STA … #define R_AX_GNT_VAL_V1 … #define B_AX_GNT_BT_RFC_S1 … #define B_AX_GNT_BT_RFC_S0 … #define B_AX_GNT_WL_RFC_S1 … #define B_AX_GNT_WL_RFC_S0 … #define R_AX_TDMA_MODE … #define R_AX_TDMA_MODE_C1 … #define B_AX_R_BT_CMD_RPT_MASK … #define B_AX_R_RPT_FROM_BT_MASK … #define B_AX_BT_HID_ISR_SET_MASK … #define B_AX_TDMA_BT_START_NOTIFY … #define B_AX_ENABLE_TDMA_FW_MODE … #define B_AX_ENABLE_PTA_TDMA_MODE … #define B_AX_ENABLE_COEXIST_TAB_IN_TDMA … #define B_AX_GPIO2_GPIO3_EXANGE_OR_NO_BT_CCA … #define B_AX_RTK_BT_ENABLE … #define R_AX_BT_COEX_CFG_5 … #define R_AX_BT_COEX_CFG_5_C1 … #define B_AX_BT_TIME_MASK … #define B_AX_BT_RPT_SAMPLE_RATE_MASK … #define MAC_AX_RTK_RATE … #define R_AX_LTE_CTRL … #define R_AX_LTE_WDATA … #define R_AX_LTE_RDATA … #define R_AX_MACID_ANT_TABLE … #define R_AX_MACID_ANT_TABLE_LAST … #define CMAC1_START_ADDR_AX … #define CMAC1_END_ADDR_AX … #define R_AX_CMAC_REG_END … #define R_AX_LTE_SW_CFG_1 … #define R_AX_LTE_SW_CFG_1_C1 … #define B_AX_GNT_BT_RFC_S1_SW_VAL … #define B_AX_GNT_BT_RFC_S1_SW_CTRL … #define B_AX_GNT_WL_RFC_S1_SW_VAL … #define B_AX_GNT_WL_RFC_S1_SW_CTRL … #define B_AX_GNT_BT_BB_S1_SW_VAL … #define B_AX_GNT_BT_BB_S1_SW_CTRL … #define B_AX_GNT_WL_BB_S1_SW_VAL … #define B_AX_GNT_WL_BB_S1_SW_CTRL … #define B_AX_BT_SW_CTRL_WL_PRIORITY … #define B_AX_WL_SW_CTRL_WL_PRIORITY … #define B_AX_LTE_PATTERN_2_EN … #define B_AX_LTE_PATTERN_1_EN … #define B_AX_GNT_BT_RFC_S0_SW_VAL … #define B_AX_GNT_BT_RFC_S0_SW_CTRL … #define B_AX_GNT_WL_RFC_S0_SW_VAL … #define B_AX_GNT_WL_RFC_S0_SW_CTRL … #define B_AX_GNT_BT_BB_S0_SW_VAL … #define B_AX_GNT_BT_BB_S0_SW_CTRL … #define B_AX_GNT_WL_BB_S0_SW_VAL … #define B_AX_GNT_WL_BB_S0_SW_CTRL … #define B_AX_LTECOEX_FUN_EN … #define B_AX_LTECOEX_3WIRE_CTRL_MUX … #define B_AX_LTECOEX_OP_MODE_SEL_MASK … #define B_AX_LTECOEX_UART_MUX … #define B_AX_LTECOEX_UART_MODE_SEL_MASK … #define R_AX_LTE_SW_CFG_2 … #define R_AX_LTE_SW_CFG_2_C1 … #define B_AX_WL_RX_CTRL … #define B_AX_GNT_WL_RX_SW_VAL … #define B_AX_GNT_WL_RX_SW_CTRL … #define B_AX_GNT_WL_TX_SW_VAL … #define B_AX_GNT_WL_TX_SW_CTRL … #define B_AX_GNT_BT_RX_SW_VAL … #define B_AX_GNT_BT_RX_SW_CTRL … #define B_AX_GNT_BT_TX_SW_VAL … #define B_AX_GNT_BT_TX_SW_CTRL … #define R_BE_SYS_ISO_CTRL … #define B_BE_PWC_EV2EF_B … #define B_BE_PWC_EV2EF_S … #define B_BE_PA33V_EN … #define B_BE_PA12V_EN … #define B_BE_PAOOBS33V_EN … #define B_BE_PAOOBS12V_EN … #define B_BE_ISO_RFDIO … #define B_BE_ISO_EB2CORE … #define B_BE_ISO_DIOE … #define B_BE_ISO_WLPON2PP … #define B_BE_ISO_IP2MAC_WA02PP … #define B_BE_ISO_PD2CORE … #define B_BE_ISO_PA2PCIE … #define B_BE_ISO_PAOOBS2PCIE … #define B_BE_ISO_WD2PP … #define R_BE_SYS_PW_CTRL … #define B_BE_SOP_ASWRM … #define B_BE_SOP_EASWR … #define B_BE_SOP_PWMM_DSWR … #define B_BE_SOP_EDSWR … #define B_BE_SOP_ACKF … #define B_BE_SOP_ERCK … #define B_BE_SOP_ANA_CLK_DIVISION_2 … #define B_BE_SOP_EXTL … #define B_BE_SOP_OFF_CAPC_EN … #define B_BE_XTAL_OFF_A_DIE … #define B_BE_ROP_SWPR … #define B_BE_DIS_HW_LPLDM … #define B_BE_DIS_HW_LPURLDO … #define B_BE_DIS_WLBT_PDNSUSEN_SOPC … #define B_BE_RDY_SYSPWR … #define B_BE_EN_WLON … #define B_BE_APDM_HPDN … #define B_BE_PSUS_OFF_CAPC_EN … #define B_BE_AFSM_PCIE_SUS_EN … #define B_BE_AFSM_WLSUS_EN … #define B_BE_APFM_SWLPS … #define B_BE_APFM_OFFMAC … #define B_BE_APFN_ONMAC … #define B_BE_CHIP_PDN_EN … #define B_BE_RDY_MACDIS … #define R_BE_SYS_CLK_CTRL … #define B_BE_CPU_CLK_EN … #define B_BE_SYMR_BE_CLK_EN … #define B_BE_MAC_CLK_EN … #define B_BE_EXT_32K_EN … #define B_BE_WL_CLK_TEST … #define B_BE_LOADER_CLK_EN … #define B_BE_ANA_CLK_DIVISION_2 … #define B_BE_CNTD16V_EN … #define R_BE_SYS_WL_EFUSE_CTRL … #define B_BE_OTP_B_PWC_RPT … #define B_BE_OTP_S_PWC_RPT … #define B_BE_OTP_ISO_RPT … #define B_BE_OTP_BURST_RPT … #define B_BE_OTP_AUTOLOAD_RPT … #define B_BE_AUTOLOAD_DIS_A_DIE … #define B_BE_AUTOLOAD_SUS … #define B_BE_AUTOLOAD_DIS … #define R_BE_SYS_PAGE_CLK_GATED … #define B_BE_USB_APHY_PC_DLP_OP … #define B_BE_PCIE_APHY_PC_DLP_OP … #define B_BE_UPHY_POWER_READY_CHK … #define B_BE_CPHY_POWER_READY_CHK … #define B_BE_PCIE_PRST_DEBUNC_PERIOD_MASK … #define B_BE_SYM_PRST_DEBUNC_SEL … #define B_BE_CPHY_AUXCLK_OP … #define B_BE_SOP_OFFUA_PC … #define B_BE_SOP_OFFPOOBS_PC … #define B_BE_PCIE_LAN1_MASK … #define B_BE_PCIE_LAN0_MASK … #define B_BE_DIS_CLK_REGF_GATE … #define B_BE_DIS_CLK_REGE_GATE … #define B_BE_DIS_CLK_REGD_GATE … #define B_BE_DIS_CLK_REGC_GATE … #define B_BE_DIS_CLK_REGB_GATE … #define B_BE_DIS_CLK_REGA_GATE … #define B_BE_DIS_CLK_REG9_GATE … #define B_BE_DIS_CLK_REG8_GATE … #define B_BE_DIS_CLK_REG7_GATE … #define B_BE_DIS_CLK_REG6_GATE … #define B_BE_DIS_CLK_REG5_GATE … #define B_BE_DIS_CLK_REG4_GATE … #define B_BE_DIS_CLK_REG3_GATE … #define B_BE_DIS_CLK_REG2_GATE … #define B_BE_DIS_CLK_REG1_GATE … #define B_BE_DIS_CLK_REG0_GATE … #define R_BE_ANAPAR_POW_MAC … #define B_BE_POW_PC_LDO_PORT1 … #define B_BE_POW_PC_LDO_PORT0 … #define B_BE_POW_PLL_V1 … #define B_BE_POW_POWER_CUT_POW_LDO … #define R_BE_SYS_ADIE_PAD_PWR_CTRL … #define B_BE_SYM_PADPDN_WL_RFC1_1P3 … #define B_BE_SYM_PADPDN_WL_RFC0_1P3 … #define R_BE_RSV_CTRL … #define B_BE_HR_BE_DBG … #define B_BE_R_SYM_DIS_PCIE_FLR … #define B_BE_R_EN_HRST_PWRON … #define B_BE_LOCK_ALL_EN … #define B_BE_R_DIS_PRST … #define B_BE_WLOCK_1C_BIT6 … #define B_BE_WLOCK_40 … #define B_BE_WLOCK_08 … #define B_BE_WLOCK_04 … #define B_BE_WLOCK_00 … #define B_BE_WLOCK_ALL … #define R_BE_AFE_LDO_CTRL … #define B_BE_FORCE_MACBBBT_PWR_ON … #define B_BE_R_SYM_WLPOFF_P4_PC_EN … #define B_BE_R_SYM_WLPOFF_P3_PC_EN … #define B_BE_R_SYM_WLPOFF_P2_PC_EN … #define B_BE_R_SYM_WLPOFF_P1_PC_EN … #define B_BE_R_SYM_WLPOFF_PC_EN … #define B_BE_AON_OFF_PC_EN … #define B_BE_R_SYM_WLPON_P3_PC_EN … #define B_BE_R_SYM_WLPON_P2_PC_EN … #define B_BE_R_SYM_WLPON_P1_PC_EN … #define B_BE_R_SYM_WLPON_PC_EN … #define B_BE_R_SYM_WLBBPON1_P1_PC_EN … #define B_BE_R_SYM_WLBBPON1_PC_EN … #define B_BE_R_SYM_WLBBPON_P1_PC_EN … #define B_BE_R_SYM_WLBBPON_PC_EN … #define B_BE_R_SYM_DIS_WPHYBBOFF_PC … #define B_BE_R_SYM_WLBBOFF1_P4_PC_EN … #define B_BE_R_SYM_WLBBOFF1_P3_PC_EN … #define B_BE_R_SYM_WLBBOFF1_P2_PC_EN … #define B_BE_R_SYM_WLBBOFF1_P1_PC_EN … #define B_BE_R_SYM_WLBBOFF1_PC_EN … #define B_BE_R_SYM_WLBBOFF_P4_PC_EN … #define B_BE_R_SYM_WLBBOFF_P3_PC_EN … #define B_BE_R_SYM_WLBBOFF_P2_PC_EN … #define B_BE_R_SYM_WLBBOFF_P1_PC_EN … #define B_BE_R_SYM_WLBBOFF_PC_EN … #define R_BE_AFE_CTRL1 … #define B_BE_R_SYM_WLCMAC0_P4_PC_EN … #define B_BE_R_SYM_WLCMAC0_P3_PC_EN … #define B_BE_R_SYM_WLCMAC0_P2_PC_EN … #define B_BE_R_SYM_WLCMAC0_P1_PC_EN … #define B_BE_R_SYM_WLCMAC0_PC_EN … #define B_BE_DATAMEM_PC3_EN … #define B_BE_DATAMEM_PC2_EN … #define B_BE_DATAMEM_PC1_EN … #define B_BE_DATAMEM_PC_EN … #define B_BE_DMEM7_PC_EN … #define B_BE_DMEM6_PC_EN … #define B_BE_DMEM5_PC_EN … #define B_BE_DMEM4_PC_EN … #define B_BE_DMEM3_PC_EN … #define B_BE_DMEM2_PC_EN … #define B_BE_DMEM1_PC_EN … #define B_BE_IMEM4_PC_EN … #define B_BE_IMEM3_PC_EN … #define B_BE_IMEM2_PC_EN … #define B_BE_IMEM1_PC_EN … #define B_BE_IMEM0_PC_EN … #define B_BE_R_SYM_WLCMAC1_P4_PC_EN … #define B_BE_R_SYM_WLCMAC1_P3_PC_EN … #define B_BE_R_SYM_WLCMAC1_P2_PC_EN … #define B_BE_R_SYM_WLCMAC1_P1_PC_EN … #define B_BE_R_SYM_WLCMAC1_PC_EN … #define B_BE_AFE_CTRL1_SET … #define R_BE_EFUSE_CTRL … #define B_BE_EF_MODE_SEL_MASK … #define B_BE_EF_RDY … #define B_BE_EF_COMP_RESULT … #define B_BE_EF_ADDR_MASK … #define R_BE_EFUSE_CTRL_1_V1 … #define B_BE_EF_DATA_MASK … #define R_BE_GPIO_EXT_CTRL … #define B_BE_GPIO_MOD_15_TO_8_MASK … #define B_BE_GPIO_MOD_9 … #define B_BE_GPIO_IO_SEL_15_TO_8_MASK … #define B_BE_GPIO_IO_SEL_9 … #define B_BE_GPIO_OUT_15_TO_8_MASK … #define B_BE_GPIO_IN_15_TO_8_MASK … #define B_BE_GPIO_IN_9 … #define R_BE_WL_BT_PWR_CTRL … #define B_BE_ISO_BD2PP … #define B_BE_LDOV12B_EN … #define B_BE_CKEN_BT … #define B_BE_FEN_BT … #define B_BE_BTCPU_BOOTSEL … #define B_BE_SPI_SPEEDUP … #define B_BE_BT_LDO_MODE … #define B_BE_ISO_BTPON2PP … #define B_BE_BT_FUNC_EN … #define B_BE_BT_HWPDN_SL … #define B_BE_BT_DISN_EN … #define B_BE_SDM_SRC_SEL … #define B_BE_ISO_BA2PP … #define B_BE_BT_AFE_LDO_EN … #define B_BE_BT_AFE_PLL_EN … #define B_BE_WLAN_32K_SEL … #define B_BE_WL_DRV_EXIST_IDX … #define B_BE_DOP_EHPAD … #define B_BE_WL_FUNC_EN … #define B_BE_WL_HWPDN_SL … #define B_BE_WL_HWPDN_EN … #define R_BE_SYS_SDIO_CTRL … #define B_BE_MCM_FLASH_EN … #define B_BE_PCIE_SEC_LOAD … #define B_BE_PCIE_SER_RSTB … #define B_BE_PCIE_SEC_LOAD_CLR … #define B_BE_SDIO_CMD_SW_RST … #define B_BE_SDIO_INT_POLARITY … #define B_BE_SDIO_OFF_EN … #define B_BE_SDIO_ON_EN … #define B_BE_PCIE_DIS_L2__CTRL_LDO_HCI … #define B_BE_PCIE_DIS_L2_RTK_PERST … #define B_BE_PCIE_FORCE_PWR_NGAT … #define B_BE_PCIE_FORCE_IBX_EN … #define B_BE_PCIE_AUXCLK_GATE … #define B_BE_PCIE_WAIT_TIMEOUT_EVENT … #define B_BE_PCIE_WAIT_TIME … #define B_BE_L1OFF_TO_L0_RESUME_EVT … #define B_BE_USBA_FORCE_PWR_NGAT … #define B_BE_USBD_FORCE_PWR_NGAT … #define B_BE_BT_CTRL_USB_PWR … #define B_BE_USB_D_STATE_HOLD … #define B_BE_R_BE_FORCE_DP … #define B_BE_R_BE_DP_MODE … #define B_BE_RES_USB_MASS_STORAGE_DESC … #define B_BE_USB_WAIT_TIME … #define R_BE_HCI_OPT_CTRL … #define B_BE_HCI_WLAN_IO_ST … #define B_BE_HCI_WLAN_IO_EN … #define B_BE_HAXIDMA_IO_ST … #define B_BE_HAXIDMA_BACKUP_RESTORE_ST … #define B_BE_HAXIDMA_IO_EN … #define B_BE_EN_PCIE_WAKE … #define B_BE_SDIO_PAD_H3L1 … #define B_BE_USBMAC_ANACLK_SW … #define B_BE_PCIE_CPHY_CCK_XTAL_SEL … #define B_BE_SDIO_DATA_PAD_SMT … #define B_BE_SDIO_PAD_E5 … #define B_BE_FORCE_PCIE_AUXCLK … #define B_BE_HCI_LA_ADDR_MAP … #define B_BE_HCI_LA_GLO_RST … #define B_BE_USB3_SUS_DIS … #define B_BE_NOPWR_CTRL_SEL … #define B_BE_USB_HOST_PWR_OFF_EN … #define B_BE_SYM_LPS_BLOCK_EN … #define B_BE_USB_LPM_ACT_EN … #define B_BE_USB_LPM_NY … #define B_BE_USB2_SUS_DIS … #define B_BE_SDIO_PAD_E_MASK … #define B_BE_USB_LPPLL_EN … #define B_BE_USB1_1_USB2_0_DECISION … #define B_BE_ROP_SW15 … #define B_BE_PCI_CKRDY_OPT … #define B_BE_PCI_VAUX_EN … #define R_BE_SYS_ISO_CTRL_EXTEND … #define B_BE_R_SYM_ISO_DMEM62PP … #define B_BE_R_SYM_ISO_DMEM52PP … #define B_BE_R_SYM_ISO_DMEM42PP … #define B_BE_R_SYM_ISO_DMEM32PP … #define B_BE_R_SYM_ISO_DMEM22PP … #define B_BE_R_SYM_ISO_DMEM12PP … #define B_BE_R_SYM_ISO_IMEM42PP … #define B_BE_R_SYM_ISO_IMEM32PP … #define B_BE_R_SYM_ISO_IMEM22PP … #define B_BE_R_SYM_ISO_IMEM12PP … #define B_BE_R_SYM_ISO_IMEM02PP … #define B_BE_R_SYM_ISO_AON_OFF2PP … #define B_BE_R_SYM_PWC_HCILA … #define B_BE_R_SYM_PWC_PD12V … #define B_BE_R_SYM_PWC_UD12V … #define B_BE_R_SYM_PWC_BTBRG … #define B_BE_R_SYM_LDOBTSDIO_EN … #define B_BE_R_SYM_LDOSPDIO_EN … #define B_BE_R_SYM_ISO_HCILA … #define B_BE_R_SYM_ISO_BTBRG2PP … #define B_BE_R_SYM_ISO_BTSDIO2PP … #define B_BE_R_SYM_ISO_SPDIO2PP … #define R_BE_FEN_RST_ENABLE … #define B_BE_R_SYM_FEN_WLMACOFF … #define B_BE_R_SYM_ISO_WA12PP … #define B_BE_R_SYM_ISO_CMAC12PP … #define B_BE_R_SYM_ISO_CMAC02PP … #define B_BE_R_SYM_ISO_ADDA_P32PP … #define B_BE_R_SYM_ISO_ADDA_P22PP … #define B_BE_R_SYM_ISO_ADDA_P12PP … #define B_BE_R_SYM_ISO_ADDA_P02PP … #define B_BE_CMAC1_FEN … #define B_BE_CMAC0_FEN … #define B_BE_SYM_ISO_BBPON12PP … #define B_BE_SYM_ISO_BB12PP … #define B_BE_BOOT_RDY1 … #define B_BE_FEN_BB1_IP_RSTN … #define B_BE_FEN_BB1PLAT_RSTB … #define B_BE_SYM_ISO_BBPON02PP … #define B_BE_SYM_ISO_BB02PP … #define B_BE_BOOT_RDY0 … #define B_BE_FEN_BB_IP_RSTN … #define B_BE_FEN_BBPLAT_RSTB … #define R_BE_PLATFORM_ENABLE … #define B_BE_HOLD_AFTER_RESET … #define B_BE_SYM_WLPLT_MEM_MUX_EN … #define B_BE_WCPU_WARM_EN … #define B_BE_SPIC_EN … #define B_BE_UART_EN … #define B_BE_IDDMA_EN … #define B_BE_IPSEC_EN … #define B_BE_HIOE_EN … #define B_BE_APB_WRAP_EN … #define B_BE_WCPU_EN … #define B_BE_PLATFORM_EN … #define R_BE_WLLPS_CTRL … #define B_BE_LPSOP_BBMEMDS … #define B_BE_LPSOP_BBOFF … #define B_BE_LPSOP_MACOFF … #define B_BE_LPSOP_OFF_CAPC_EN … #define B_BE_LPSOP_MEM_DS … #define B_BE_LPSOP_XTALM_LPS … #define B_BE_LPSOP_XTAL … #define B_BE_LPSOP_ACLK_DIV_2 … #define B_BE_LPSOP_ACLK_SEL … #define B_BE_LPSOP_ASWRM … #define B_BE_LPSOP_ASWR … #define B_BE_LPSOP_DSWR_ADJ_MASK … #define B_BE_LPSOP_DSWRSD … #define B_BE_LPSOP_DSWRM … #define B_BE_LPSOP_DSWR … #define B_BE_LPSOP_OLD_ADJ_MASK … #define B_BE_FORCE_LEAVE_LPS … #define B_BE_LPSOP_OLDSD … #define B_BE_DIS_WLBT_LPSEN_LOPC … #define B_BE_WL_LPS_EN … #define R_BE_WLRESUME_CTRL … #define B_BE_LPSROP_DMEM5_RSU_EN … #define B_BE_LPSROP_DMEM4_RSU_EN … #define B_BE_LPSROP_DMEM3_RSU_EN … #define B_BE_LPSROP_DMEM2_RSU_EN … #define B_BE_LPSROP_DMEM1_RSU_EN … #define B_BE_LPSROP_DMEM0_RSU_EN … #define B_BE_LPSROP_IMEM5_RSU_EN … #define B_BE_LPSROP_IMEM4_RSU_EN … #define B_BE_LPSROP_IMEM3_RSU_EN … #define B_BE_LPSROP_IMEM2_RSU_EN … #define B_BE_LPSROP_IMEM1_RSU_EN … #define B_BE_LPSROP_IMEM0_RSU_EN … #define B_BE_LPSROP_BB1_W_BB0 … #define B_BE_LPSROP_CMAC1 … #define B_BE_LPSROP_CMAC0 … #define B_BE_LPSROP_XTALM … #define B_BE_LPSROP_PLLM … #define B_BE_LPSROP_HIOE … #define B_BE_LPSROP_CPU … #define B_BE_LPSROP_LOWPWRPLL … #define B_BE_LPSROP_DSWRSD_SEL_MASK … #define R_BE_EFUSE_CTRL_2_V1 … #define B_BE_EF_ENT … #define B_BE_EF_TCOLUMN_EN … #define B_BE_BT_OTP_PWC_DIS … #define B_BE_EF_RDT … #define B_BE_R_SYM_AUTOLOAD_WITH_PMC_SEL … #define B_BE_EF_PGTS_MASK … #define B_BE_EF_BURST … #define B_BE_EF_TEST_SEL_MASK … #define B_BE_EF_TROW_EN … #define B_BE_EF_ERR_FLAG … #define B_BE_EF_FBURST_DIS … #define B_BE_EF_HT_SEL … #define B_BE_EF_DSB_EN … #define B_BE_EF_DLY_SEL_MASK … #define R_BE_PMC_DBG_CTRL2 … #define B_BE_EFUSE_BURN_GNT_MASK … #define B_BE_DIS_IOWRAP_TIMEOUT … #define B_BE_STOP_WL_PMC … #define B_BE_STOP_SYM_PMC … #define B_BE_SYM_REG_PCIE_WRMSK … #define B_BE_BT_ACCESS_WL_PAGE0 … #define B_BE_R_BE_RST_WLPMC … #define B_BE_R_BE_RST_PD12N … #define B_BE_SYSON_DIS_WLR_BE_WRMSK … #define B_BE_SYSON_DIS_PMCR_BE_WRMSK … #define B_BE_SYSON_R_BE_ARB_MASK … #define R_BE_MEM_PWR_CTRL … #define B_BE_DMEM5_WLMCU_DS … #define B_BE_DMEM4_WLMCU_DS … #define B_BE_DMEM3_WLMCU_DS … #define B_BE_DMEM2_WLMCU_DS … #define B_BE_DMEM1_WLMCU_DS … #define B_BE_DMEM0_WLMCU_DS … #define B_BE_IMEM5_WLMCU_DS … #define B_BE_IMEM4_WLMCU_DS … #define B_BE_IMEM3_WLMCU_DS … #define B_BE_IMEM2_WLMCU_DS … #define B_BE_IMEM1_WLMCU_DS … #define B_BE_IMEM0_WLMCU_DS … #define B_BE_MEM_BBMCU1_DS … #define B_BE_MEM_BBMCU0_DS_V1 … #define B_BE_MEM_BT_DS … #define B_BE_MEM_SDIO_LS … #define B_BE_MEM_SDIO_DS … #define B_BE_MEM_USB_LS … #define B_BE_MEM_USB_DS … #define B_BE_MEM_PCI_LS … #define B_BE_MEM_PCI_DS … #define B_BE_MEM_WLMAC_LS … #define R_BE_PCIE_MIO_INTF … #define B_BE_AON_MIO_EPHY_1K_SEL_MASK … #define B_BE_PCIE_MIO_ADDR_PAGE_V1_MASK … #define B_BE_PCIE_MIO_ASIF … #define B_BE_PCIE_MIO_BYIOREG … #define B_BE_PCIE_MIO_RE … #define B_BE_PCIE_MIO_WE_MASK … #define B_BE_PCIE_MIO_ADDR_MASK … #define R_BE_PCIE_MIO_INTD … #define B_BE_PCIE_MIO_DATA_MASK … #define R_BE_HALT_H2C_CTRL … #define B_BE_HALT_H2C_TRIGGER … #define R_BE_HALT_C2H_CTRL … #define B_BE_HALT_C2H_TRIGGER … #define R_BE_HALT_H2C … #define B_BE_HALT_H2C_MASK … #define R_BE_HALT_C2H … #define B_BE_HALT_C2H_ERROR_SENARIO_MASK … #define B_BE_ERROR_CODE_MASK … #define R_BE_SYS_CFG5 … #define B_BE_WDT_DATACPU_WAKE_PCIE_EN … #define B_BE_WDT_DATACPU_WAKE_USB_EN … #define B_BE_WDT_WAKE_PCIE_EN … #define B_BE_WDT_WAKE_USB_EN … #define B_BE_SYM_DIS_HC_ACCESS_MAC … #define B_BE_LPS_STATUS … #define B_BE_HCI_TXDMA_BUSY … #define R_BE_SECURE_BOOT_MALLOC_INFO … #define R_BE_FWS1IMR … #define B_BE_FS_RPWM_INT_EN_V1 … #define B_BE_PCIE_HOTRST_EN … #define B_BE_PCIE_SER_TIMEOUT_INDIC_EN … #define B_BE_PCIE_RXI300_SLVTOUT_INDIC_EN … #define B_BE_AON_PCIE_FLR_INT_EN … #define B_BE_PCIE_ERR_INDIC_INT_EN … #define B_BE_SDIO_ERR_INDIC_INT_EN … #define B_BE_USB_ERR_INDIC_INT_EN … #define B_BE_FS_GPIO27_INT_EN … #define B_BE_FS_GPIO26_INT_EN … #define B_BE_FS_GPIO25_INT_EN … #define B_BE_FS_GPIO24_INT_EN … #define B_BE_FS_GPIO23_INT_EN … #define B_BE_FS_GPIO22_INT_EN … #define B_BE_FS_GPIO21_INT_EN … #define B_BE_FS_GPIO20_INT_EN … #define B_BE_FS_GPIO19_INT_EN … #define B_BE_FS_GPIO18_INT_EN … #define B_BE_FS_GPIO17_INT_EN … #define B_BE_FS_GPIO16_INT_EN … #define R_BE_HIMR0 … #define B_BE_WDT_DATACPU_TIMEOUT_INT_EN … #define B_BE_HALT_D2H_INT_EN … #define B_BE_WDT_TIMEOUT_INT_EN … #define B_BE_HALT_C2H_INT_EN … #define B_BE_RON_INT_EN … #define B_BE_PDNINT_EN … #define B_BE_SPSANA_OCP_INT_EN … #define B_BE_SPS_OCP_INT_EN … #define B_BE_BTON_STS_UPDATE_INT_EN … #define B_BE_GPIOF_INT_EN … #define B_BE_GPIOE_INT_EN … #define B_BE_GPIOD_INT_EN … #define B_BE_GPIOC_INT_EN … #define B_BE_GPIOB_INT_EN … #define B_BE_GPIOA_INT_EN … #define B_BE_GPIO9_INT_EN … #define B_BE_GPIO8_INT_EN … #define B_BE_GPIO7_INT_EN … #define B_BE_GPIO6_INT_EN … #define B_BE_GPIO5_INT_EN … #define B_BE_GPIO4_INT_EN … #define B_BE_GPIO3_INT_EN … #define B_BE_GPIO2_INT_EN … #define B_BE_GPIO1_INT_EN … #define B_BE_GPIO0_INT_EN … #define R_BE_HISR0 … #define B_BE_WDT_DATACPU_TIMEOUT_INT … #define B_BE_HALT_D2H_INT … #define B_BE_WDT_TIMEOUT_INT … #define B_BE_HALT_C2H_INT … #define B_BE_RON_INT … #define B_BE_PDNINT … #define B_BE_SPSANA_OCP_INT … #define B_BE_SPS_OCP_INT … #define B_BE_BTON_STS_UPDATE_INT … #define B_BE_GPIOF_INT … #define B_BE_GPIOE_INT … #define B_BE_GPIOD_INT … #define B_BE_GPIOC_INT … #define B_BE_GPIOB_INT … #define B_BE_GPIOA_INT … #define B_BE_GPIO9_INT … #define B_BE_GPIO8_INT … #define B_BE_GPIO7_INT … #define B_BE_GPIO6_INT … #define B_BE_GPIO5_INT … #define B_BE_GPIO4_INT … #define B_BE_GPIO3_INT … #define B_BE_GPIO2_INT … #define B_BE_GPIO1_INT … #define B_BE_GPIO0_INT … #define R_BE_WCPU_FW_CTRL … #define B_BE_RUN_ENV_MASK … #define B_BE_WCPU_FWDL_STATUS_MASK … #define B_BE_WDT_PLT_RST_EN … #define B_BE_FW_SEC_AUTH_DONE … #define B_BE_FW_CPU_UTIL_STS_EN … #define B_BE_BBMCU1_FWDL_EN … #define B_BE_BBMCU0_FWDL_EN … #define B_BE_DATACPU_FWDL_EN … #define B_BE_WLANCPU_FWDL_EN … #define B_BE_WCPU_ROM_CUT_GET … #define B_BE_WCPU_ROM_CUT_VAL_MASK … #define B_BE_FW_BOOT_MODE_MASK … #define B_BE_H2C_PATH_RDY … #define B_BE_DLFW_PATH_RDY … #define R_BE_BOOT_REASON … #define B_BE_BOOT_REASON_MASK … #define R_BE_LDM … #define B_BE_EN_32K … #define B_BE_LDM_MASK … #define R_BE_UDM0 … #define B_BE_UDM0_SEND2RA_CNT_MASK … #define B_BE_UDM0_TX_RPT_CNT_MASK … #define B_BE_UDM0_FS_CODE_MASK … #define B_BE_NULL_POINTER_INDC … #define B_BE_ROM_ASSERT_INDC … #define B_BE_RAM_ASSERT_INDC … #define B_BE_FW_IMAGE_TYPE … #define B_BE_UDM0_TRAP_LOOP_CTRL … #define B_BE_UDM0_SEND_HALTC2H_CTRL … #define B_BE_UDM0_DBG_MODE_CTRL … #define R_BE_UDM1 … #define B_BE_UDM1_ERROR_ADDR_MASK … #define B_BE_UDM1_HALMAC_C2H_ENQ_CNT_MASK … #define B_BE_UDM1_HALMAC_H2C_DEQ_CNT_MASK … #define B_BE_UDM1_WCPU_C2H_ENQ_CNT_MASK … #define B_BE_UDM1_WCPU_H2C_DEQ_CNT_MASK … #define R_BE_UDM2 … #define B_BE_UDM2_EPC_RA_MASK … #define R_BE_AFE_ON_CTRL0 … #define B_BE_REG_LPF_R3_3_0_MASK … #define B_BE_REG_LPF_R2_MASK … #define B_BE_REG_LPF_C3_MASK … #define B_BE_REG_LPF_C2_MASK … #define B_BE_REG_LPF_C1_MASK … #define B_BE_REG_CP_ICPX2 … #define B_BE_REG_CP_ICP_SEL_FAST_MASK … #define B_BE_REG_CP_ICP_SEL_MASK … #define B_BE_REG_IB_PI_MASK … #define B_BE_REG_CK_DEBUG_BT … #define B_BE_EN_PC_LDO … #define B_BE_LDO_VSEL_MASK … #define R_BE_AFE_ON_CTRL1 … #define B_BE_REG_CK_MON_SEL_MASK … #define B_BE_REG_CK_MON_CK960M_EN … #define B_BE_REG_XTAL_FREQ_SEL … #define B_BE_REG_XTAL_EDGE_SEL … #define B_BE_REG_VCO_KVCO … #define B_BE_REG_SDM_EDGE_SEL … #define B_BE_REG_SDM_CK_SEL … #define B_BE_REG_SDM_CK_GATED … #define B_BE_REG_PFD_RESET_GATED … #define B_BE_REG_LPF_R3_FAST_MASK … #define B_BE_REG_LPF_R2_FAST_MASK … #define B_BE_REG_LPF_C3_FAST_MASK … #define B_BE_REG_LPF_C2_FAST_MASK … #define B_BE_REG_LPF_C1_FAST_MASK … #define B_BE_REG_LPF_R3_4_MASK … #define R_BE_AFE_ON_CTRL3 … #define B_BE_LDO_VSEL_DA_1_MASK … #define B_BE_LDO_VSEL_DA_0_MASK … #define B_BE_LDO_VSEL_D2S_1_MASK … #define B_BE_LDO_VSEL_D2S_0_MASK … #define B_BE_LDO_VSEL_BUF_MASK … #define B_BE_REG_R2_L_MASK … #define B_BE_REG_R1_L_MASK … #define B_BE_REG_CK_DEBUG_BT_MON … #define B_BE_REG_BT_CLK_BUF_POWER … #define B_BE_REG_BG_OUT_BTADC_V1 … #define B_BE_REG_SEL_V18 … #define B_BE_REG_FRAC_EN … #define B_BE_REG_CK1920M_EN … #define B_BE_REG_CK1280M_EN … #define B_BE_REG_12LDO_SEL_MASK … #define B_BE_REG_09LDO_SEL_MASK … #define B_BE_REG_VC_TH … #define B_BE_REG_VC_TL … #define B_BE_REG_CK40M_EN … #define B_BE_REG_CK640M_EN … #define R_BE_GPIO8_15_FUNC_SEL … #define B_BE_PINMUX_GPIO9_FUNC_SEL_MASK … #define R_BE_WLAN_XTAL_SI_CTRL … #define B_BE_WL_XTAL_SI_CMD_POLL … #define B_BE_WL_XTAL_SI_CHIPID_MASK … #define B_BE_WL_XTAL_SI_MODE_MASK … #define B_BE_WL_XTAL_SI_BITMASK_MASK … #define B_BE_WL_XTAL_SI_DATA_MASK … #define B_BE_WL_XTAL_SI_ADDR_MASK … #define R_BE_IC_PWR_STATE … #define B_BE_WHOLE_SYS_PWR_STE_MASK … #define MAC_AX_SYS_ACT … #define B_BE_WLMAC_PWR_STE_MASK … #define B_BE_UART_HCISYS_PWR_STE_MASK … #define B_BE_SDIO_HCISYS_PWR_STE_MASK … #define B_BE_USB_HCISYS_PWR_STE_MASK … #define B_BE_PCIE_HCISYS_PWR_STE_MASK … #define R_BE_WLCPU_PORT_PC … #define R_BE_DBG_WOW … #define R_BE_DCPU_PLATFORM_ENABLE … #define B_BE_DCPU_SYM_DPLT_MEM_MUX_EN … #define B_BE_DCPU_WARM_EN … #define B_BE_DCPU_UART_EN … #define B_BE_DCPU_IDDMA_EN … #define B_BE_DCPU_APB_WRAP_EN … #define B_BE_DCPU_EN … #define B_BE_DCPU_PLATFORM_EN … #define R_BE_PL_AXIDMA_IDCT_MSK … #define B_BE_PL_AXIDMA_RRESP_ERR_MASK … #define B_BE_PL_AXIDMA_BRESP_ERR_MASK … #define B_BE_PL_AXIDMA_FC_ERR_MASK … #define B_BE_PL_AXIDMA_TXBD_LEN0_MASK … #define B_BE_PL_AXIDMA_TXBD_4KBOUD_LENERR_MASK … #define B_BE_PL_AXIDMA_TXBD_RX_STUCK_MASK … #define B_BE_PL_AXIDMA_TXBD_TX_STUCK_MASK … #define B_BE_PL_AXIDMA_IDCT_MSK_CLR … #define B_BE_PL_AXIDMA_IDCT_MSK_SET … #define R_BE_PL_AXIDMA_IDCT … #define B_BE_PL_AXIDMA_RRESP_ERR … #define B_BE_PL_AXIDMA_BRESP_ERR … #define B_BE_PL_AXIDMA_FC_ERR … #define B_BE_PL_AXIDMA_TXBD_LEN0 … #define B_BE_PL_AXIDMA_TXBD_4KBOUD_LENERR … #define B_BE_PL_AXIDMA_TXBD_RX_STUCK … #define B_BE_PL_AXIDMA_TXBD_TX_STUCK … #define R_BE_FILTER_MODEL_ADDR … #define R_BE_WLAN_WDT … #define B_BE_WLAN_WDT_TIMEOUT … #define B_BE_WLAN_WDT_TIMER_CLEAR … #define B_BE_WLAN_WDT_BYPASS … #define B_BE_WLAN_WDT_ENABLE … #define R_BE_AXIDMA_WDT … #define B_BE_AXIDMA_WDT_TIMEOUT … #define B_BE_AXIDMA_WDT_TIMER_CLEAR … #define B_BE_AXIDMA_WDT_BYPASS … #define B_BE_AXIDMA_WDT_ENABLE … #define R_BE_AON_WDT … #define B_BE_AON_WDT_TIMEOUT … #define B_BE_AON_WDT_TIMER_CLEAR … #define B_BE_AON_WDT_BYPASS … #define B_BE_AON_WDT_ENABLE … #define R_BE_AON_WDT_TMR … #define R_BE_MDIO_WDT_TMR … #define R_BE_LA_MODE_WDT_TMR … #define R_BE_WDT_AR_TMR … #define R_BE_WDT_AW_TMR … #define R_BE_WLAN_WDT_TMR … #define R_BE_WDT_W_TMR … #define R_BE_AXIDMA_WDT_TMR … #define R_BE_WDT_B_TMR … #define R_BE_WDT_R_TMR … #define R_BE_LOCAL_WDT_TMR … #define R_BE_LOCAL_WDT … #define B_BE_LOCAL_WDT_TIMEOUT … #define B_BE_LOCAL_WDT_TIMER_CLEAR … #define B_BE_LOCAL_WDT_BYPASS … #define B_BE_LOCAL_WDT_ENABLE … #define R_BE_MDIO_WDT … #define B_BE_MDIO_WDT_TIMEOUT … #define B_BE_MDIO_WDT_TIMER_CLEAR … #define B_BE_MDIO_WDT_BYPASS … #define B_BE_MDIO_WDT_ENABLE … #define R_BE_LA_MODE_WDT … #define B_BE_LA_MODE_WDT_TIMEOUT … #define B_BE_LA_MODE_WDT_TIMER_CLEAR … #define B_BE_LA_MODE_WDT_BYPASS … #define B_BE_LA_MODE_WDT_ENABLE … #define R_BE_WDT_AR … #define B_BE_WDT_AR_TIMEOUT … #define B_BE_WDT_AR_TIMER_CLEAR … #define B_BE_WDT_AR_BYPASS … #define B_BE_WDT_AR_ENABLE … #define R_BE_WDT_AW … #define B_BE_WDT_AW_TIMEOUT … #define B_BE_WDT_AW_TIMER_CLEAR … #define B_BE_WDT_AW_BYPASS … #define B_BE_WDT_AW_ENABLE … #define R_BE_WDT_W … #define B_BE_WDT_W_TIMEOUT … #define B_BE_WDT_W_TIMER_CLEAR … #define B_BE_WDT_W_BYPASS … #define B_BE_WDT_W_ENABLE … #define R_BE_WDT_B … #define B_BE_WDT_B_TIMEOUT … #define B_BE_WDT_B_TIMER_CLEAR … #define B_BE_WDT_B_BYPASS … #define B_BE_WDT_B_ENABLE … #define R_BE_WDT_R … #define B_BE_WDT_R_TIMEOUT … #define B_BE_WDT_R_TIMER_CLEAR … #define B_BE_WDT_R_BYPASS … #define B_BE_WDT_R_ENABLE … #define R_BE_LTR_DECISION_CTRL_V1 … #define B_BE_ENABLE_LTR_CTL_DECISION … #define B_BE_LAT_LTR_IDX_DRV_VLD_V1 … #define B_BE_LAT_LTR_IDX_DRV_V1_MASK … #define B_BE_LAT_LTR_IDX_FW_VLD_V1 … #define B_BE_LAT_LTR_IDX_FW_V1_MASK … #define B_BE_LAT_LTR_IDX_HW_VLD_V1 … #define B_BE_LAT_LTR_IDX_HW_V1_MASK … #define B_BE_LTR_IDX_DRV_V1_MASK … #define B_BE_LTR_REQ_DRV_V1 … #define B_BE_LTR_IDX_DISABLE_V1_MASK … #define B_BE_LTR_EN_PORT_V1_MASK … #define B_BE_LTR_DRV_DEC_EN_V1 … #define B_BE_LTR_FW_DEC_EN_V1 … #define B_BE_LTR_HW_DEC_EN_V1 … #define B_BE_LTR_SPACE_IDX_MASK … #define R_BE_LTR_LATENCY_IDX0_V1 … #define R_BE_LTR_LATENCY_IDX1_V1 … #define R_BE_LTR_LATENCY_IDX2_V1 … #define R_BE_LTR_LATENCY_IDX3_V1 … #define R_BE_H2CREG_DATA0 … #define R_BE_H2CREG_DATA1 … #define R_BE_H2CREG_DATA2 … #define R_BE_H2CREG_DATA3 … #define R_BE_C2HREG_DATA0 … #define R_BE_C2HREG_DATA1 … #define R_BE_C2HREG_DATA2 … #define R_BE_C2HREG_DATA3 … #define R_BE_H2CREG_CTRL … #define B_BE_H2CREG_TRIGGER … #define R_BE_C2HREG_CTRL … #define B_BE_C2HREG_TRIGGER … #define R_BE_HCI_FUNC_EN … #define B_BE_HCI_CR_PROTECT … #define B_BE_HCI_TRXBUF_EN … #define B_BE_HCI_RXDMA_EN … #define B_BE_HCI_TXDMA_EN … #define R_BE_DBG_WOW_READY … #define B_BE_DBG_WOW_READY … #define R_BE_DMAC_FUNC_EN … #define B_BE_DMAC_CRPRT … #define B_BE_MAC_FUNC_EN … #define B_BE_DMAC_FUNC_EN … #define B_BE_MPDU_PROC_EN … #define B_BE_WD_RLS_EN … #define B_BE_DLE_WDE_EN … #define B_BE_TXPKT_CTRL_EN … #define B_BE_STA_SCH_EN … #define B_BE_DLE_PLE_EN … #define B_BE_PKT_BUF_EN … #define B_BE_DMAC_TBL_EN … #define B_BE_PKT_IN_EN … #define B_BE_DLE_CPUIO_EN … #define B_BE_DISPATCHER_EN … #define B_BE_BBRPT_EN … #define B_BE_MAC_SEC_EN … #define B_BE_DMACREG_GCKEN … #define B_BE_H_AXIDMA_EN … #define B_BE_DMAC_MLO_EN … #define B_BE_PLRLS_EN … #define B_BE_P_AXIDMA_EN … #define B_BE_DLE_DATACPUIO_EN … #define B_BE_LTR_CTL_EN … #define R_BE_DMAC_CLK_EN … #define B_BE_MAC_CKEN … #define B_BE_DMAC_CKEN … #define B_BE_MPDU_CKEN … #define B_BE_WD_RLS_CLK_EN … #define B_BE_DLE_WDE_CLK_EN … #define B_BE_TXPKT_CTRL_CLK_EN … #define B_BE_STA_SCH_CLK_EN … #define B_BE_DLE_PLE_CLK_EN … #define B_BE_PKTBUF_CKEN … #define B_BE_DMAC_TABLE_CLK_EN … #define B_BE_PKT_IN_CLK_EN … #define B_BE_DLE_CPUIO_CLK_EN … #define B_BE_DISPATCHER_CLK_EN … #define B_BE_BBRPT_CLK_EN … #define B_BE_MAC_SEC_CLK_EN … #define B_BE_H_AXIDMA_CKEN … #define B_BE_DMAC_MLO_CKEN … #define B_BE_PLRLS_CKEN … #define B_BE_P_AXIDMA_CKEN … #define B_BE_DLE_DATACPUIO_CKEN … #define R_BE_LTR_CTRL_0 … #define B_BE_LTR_REQ_FW … #define B_BE_LTR_IDX_FW_MASK … #define B_BE_LTR_IDLE_TIMER_IDX_MASK … #define B_BE_LTR_WD_NOEMP_CHK … #define B_BE_LTR_HW_EN … #define R_BE_LTR_CFG_0 … #define B_BE_LTR_IDX_DISABLE_MASK … #define B_BE_LTR_IDX_IDLE_MASK … #define B_BE_LTR_IDX_ACTIVE_MASK … #define B_BE_LTR_IDLE_TIMER_IDX_MASK … #define B_BE_EN_LTR_CMAC_RX_USE_PG_CHK … #define B_BE_EN_LTR_WD_NON_EMPTY_CHK … #define B_BE_EN_LTR_HAXIDMA_TX_IDLE_CHK … #define B_BE_EN_LTR_HAXIDMA_RX_IDLE_CHK … #define R_BE_LTR_CFG_1 … #define B_BE_LTR_CMAC1_RX_USE_PG_TH_MASK … #define B_BE_LTR_CMAC0_RX_USE_PG_TH_MASK … #define R_BE_DMAC_TABLE_CTRL … #define B_BE_HWAMSDU_PADDING_MODE … #define B_BE_MACID_MPDU_PROCESSOR_OFFSET_MASK … #define B_BE_DMAC_ADDR_MODE … #define B_BE_DMAC_CTRL_INFO_SER_IO … #define B_BE_DMAC_CTRL_INFO_OFFSET_MASK … #define R_BE_SER_DBG_INFO … #define B_BE_SER_L0_PROMOTE_L1_EVENT_MASK … #define B_BE_SER_L1_COUNTER_MASK … #define B_BE_RMAC_PPDU_HANG_CNT_MASK … #define B_BE_SER_L0_COUNTER_MASK … #define R_BE_DMAC_SYS_CR32B … #define B_BE_DMAC_BB_PHY1_MASK … #define B_BE_DMAC_BB_PHY0_MASK … #define B_BE_DMAC_BB_CTRL_39 … #define B_BE_DMAC_BB_CTRL_38 … #define B_BE_DMAC_BB_CTRL_37 … #define B_BE_DMAC_BB_CTRL_36 … #define B_BE_DMAC_BB_CTRL_35 … #define B_BE_DMAC_BB_CTRL_34 … #define B_BE_DMAC_BB_CTRL_33 … #define B_BE_DMAC_BB_CTRL_32 … #define B_BE_DMAC_BB_CTRL_31 … #define B_BE_DMAC_BB_CTRL_30 … #define B_BE_DMAC_BB_CTRL_29 … #define B_BE_DMAC_BB_CTRL_28 … #define B_BE_DMAC_BB_CTRL_27 … #define B_BE_DMAC_BB_CTRL_26 … #define B_BE_DMAC_BB_CTRL_25 … #define B_BE_DMAC_BB_CTRL_24 … #define B_BE_DMAC_BB_CTRL_23 … #define B_BE_DMAC_BB_CTRL_22 … #define B_BE_DMAC_BB_CTRL_21 … #define B_BE_DMAC_BB_CTRL_20 … #define B_BE_DMAC_BB_CTRL_19 … #define B_BE_DMAC_BB_CTRL_18 … #define B_BE_DMAC_BB_CTRL_17 … #define B_BE_DMAC_BB_CTRL_16 … #define B_BE_DMAC_BB_CTRL_15 … #define B_BE_DMAC_BB_CTRL_14 … #define B_BE_DMAC_BB_CTRL_13 … #define B_BE_DMAC_BB_CTRL_12 … #define B_BE_DMAC_BB_CTRL_11 … #define B_BE_DMAC_BB_CTRL_10 … #define B_BE_DMAC_BB_CTRL_9 … #define B_BE_DMAC_BB_CTRL_8 … #define R_BE_DLE_EMPTY0 … #define B_BE_PLE_EMPTY_QTA_DMAC_H2D … #define B_BE_PLE_EMPTY_QTA_DMAC_CPUIO … #define B_BE_PLE_EMPTY_QTA_DMAC_MPDU_TX … #define B_BE_PLE_EMPTY_QTA_DMAC_WLAN_CPU … #define B_BE_PLE_EMPTY_QTA_DMAC_H2C … #define B_BE_PLE_EMPTY_QTA_DMAC_B1_TXPL … #define B_BE_PLE_EMPTY_QTA_DMAC_B0_TXPL … #define B_BE_WDE_EMPTY_QTA_DMAC_CPUIO … #define B_BE_WDE_EMPTY_QTA_DMAC_PKTIN … #define B_BE_WDE_EMPTY_QTA_DMAC_DATA_CPU … #define B_BE_WDE_EMPTY_QTA_DMAC_WLAN_CPU … #define B_BE_WDE_EMPTY_QTA_DMAC_HIF … #define B_BE_WDE_EMPTY_QUE_CMAC_B1_HIQ … #define B_BE_WDE_EMPTY_QUE_CMAC_B1_MBH … #define B_BE_WDE_EMPTY_QUE_CMAC_B0_OTHERS … #define B_BE_WDE_EMPTY_QUE_DMAC_MLO_ACQ … #define B_BE_WDE_EMPTY_QUE_DMAC_MLO_MISC … #define B_BE_WDE_EMPTY_QUE_DMAC_PKTIN … #define B_BE_PLE_EMPTY_QUE_DMAC_SEC_TX … #define B_BE_PLE_EMPTY_QUE_DMAC_MPDU_TX … #define B_BE_WDE_EMPTY_QUE_OTHERS … #define B_BE_WDE_EMPTY_QUE_CMAC_WMM3 … #define B_BE_WDE_EMPTY_QUE_CMAC_WMM2 … #define B_BE_WDE_EMPTY_QUE_CMAC0_WMM1 … #define B_BE_WDE_EMPTY_QUE_CMAC0_WMM0 … #define B_BE_WDE_EMPTY_QUE_CMAC1_MBH … #define B_BE_WDE_EMPTY_QUE_CMAC0_MBH … #define B_BE_WDE_EMPTY_QUE_CMAC0_ALL_AC … #define R_BE_DLE_EMPTY1 … #define B_BE_PLE_EMPTY_QTA_CMAC_DMA_TXRPT … #define B_BE_PLE_EMPTY_QTA_DMAC_WDRLS … #define B_BE_PLE_EMPTY_QTA_CMAC1_DMA_BBRPT … #define B_BE_PLE_EMPTY_QTA_CMAC1_DMA_RX … #define B_BE_PLE_EMPTY_QTA_CMAC0_DMA_RX … #define B_BE_PLE_EMPTY_QTA_DMAC_C2H … #define B_BE_PLE_EMPTY_QUE_DMAC_PLRLS … #define B_BE_PLE_EMPTY_QUE_DMAC_CPUIO … #define B_BE_PLE_EMPTY_QUE_DMAC_SEC_RX … #define B_BE_PLE_EMPTY_QUE_DMAC_MPDU_RX … #define B_BE_PLE_EMPTY_QUE_DMAC_HDP … #define B_BE_WDE_EMPTY_QUE_DMAC_WDRLS … #define R_BE_SER_L1_DBG_CNT_0 … #define B_BE_SER_L1_WDRLS_CNT_MASK … #define B_BE_SER_L1_SEC_CNT_MASK … #define B_BE_SER_L1_MPDU_CNT_MASK … #define B_BE_SER_L1_STA_SCH_CNT_MASK … #define R_BE_SER_L1_DBG_CNT_1 … #define B_BE_SER_L1_WDE_CNT_MASK … #define B_BE_SER_L1_TXPKTCTRL_CNT_MASK … #define B_BE_SER_L1_PLE_CNT_MASK … #define B_BE_SER_L1_PKTIN_CNT_MASK … #define R_BE_SER_L1_DBG_CNT_2 … #define B_BE_SER_L1_DISP_CNT_MASK … #define B_BE_SER_L1_APB_BRIDGE_CNT_MASK … #define B_BE_SER_L1_DLE_W_CPUIO_CNT_MASK … #define B_BE_SER_L1_BBRPT_CNT_MASK … #define R_BE_SER_L1_DBG_CNT_3 … #define B_BE_SER_L1_HCI_BUF_CNT_MASK … #define B_BE_SER_L1_P_AXIDMA_CNT_MASK … #define B_BE_SER_L1_H_AXIDMA_CNT_MASK … #define B_BE_SER_L1_MLO_ERR_CNT_MASK … #define R_BE_SER_L1_DBG_CNT_4 … #define B_BE_SER_L1_PLDRLS_ERR_CNT_MASK … #define B_BE_SER_L1_DLE_D_CPUIO_CNT_MASK … #define R_BE_SER_L1_DBG_CNT_5 … #define B_BE_SER_L1_DBG_0_MASK … #define R_BE_SER_L1_DBG_CNT_6 … #define B_BE_SER_L1_DBG_1_MASK … #define R_BE_SER_L1_DBG_CNT_7 … #define B_BE_SER_L1_DBG_2_MASK … #define R_BE_DMAC_ERR_IMR … #define B_BE_DMAC_NOTX_ERR_INT_EN … #define B_BE_DMAC_NORX_ERR_INT_EN … #define B_BE_DLE_DATACPUIO_ERR_INT_EN … #define B_BE_PLRSL_ERR_INT_EN … #define B_BE_MLO_ERR_INT_EN … #define B_BE_DMAC_FW_ERR_INT_EN … #define B_BE_H_AXIDMA_ERR_INT_EN … #define B_BE_P_AXIDMA_ERR_INT_EN … #define B_BE_HCI_BUF_ERR_INT_EN … #define B_BE_BBRPT_ERR_INT_EN … #define B_BE_DLE_CPUIO_ERR_INT_EN … #define B_BE_APB_BRIDGE_ERR_INT_EN … #define B_BE_DISPATCH_ERR_INT_EN … #define B_BE_PKTIN_ERR_INT_EN … #define B_BE_PLE_DLE_ERR_INT_EN … #define B_BE_TXPKTCTRL_ERR_INT_EN … #define B_BE_WDE_DLE_ERR_INT_EN … #define B_BE_STA_SCHEDULER_ERR_INT_EN … #define B_BE_MPDU_ERR_INT_EN … #define B_BE_WSEC_ERR_INT_EN … #define B_BE_WDRLS_ERR_INT_EN … #define R_BE_DMAC_ERR_ISR … #define B_BE_DLE_DATACPUIO_ERR_INT … #define B_BE_PLRLS_ERR_INT … #define B_BE_MLO_ERR_INT … #define B_BE_DMAC_FW_ERR_IDCT … #define B_BE_H_AXIDMA_ERR_INT … #define B_BE_P_AXIDMA_ERR_INT … #define B_BE_HCI_BUF_ERR_FLAG … #define B_BE_BBRPT_ERR_FLAG … #define B_BE_DLE_CPUIO_ERR_FLAG … #define B_BE_APB_BRIDGE_ERR_FLAG … #define B_BE_DISPATCH_ERR_FLAG … #define B_BE_PKTIN_ERR_FLAG … #define B_BE_PLE_DLE_ERR_FLAG … #define B_BE_TXPKTCTRL_ERR_FLAG … #define B_BE_WDE_DLE_ERR_FLAG … #define B_BE_STA_SCHEDULER_ERR_FLAG … #define B_BE_MPDU_ERR_FLAG … #define B_BE_WSEC_ERR_FLAG … #define B_BE_WDRLS_ERR_FLAG … #define R_BE_DISP_ERROR_ISR0 … #define B_BE_REUSE_SIZE_ERR … #define B_BE_REUSE_EN_ERR … #define B_BE_STF_OQT_UNDERFLOW_ERR … #define B_BE_STF_OQT_OVERFLOW_ERR … #define B_BE_STF_WRFF_UNDERFLOW_ERR … #define B_BE_STF_WRFF_OVERFLOW_ERR … #define B_BE_STF_CMD_UNDERFLOW_ERR … #define B_BE_STF_CMD_OVERFLOW_ERR … #define B_BE_REUSE_SIZE_ZERO_ERR … #define B_BE_REUSE_PKT_CNT_ERR … #define B_BE_CDT_PTR_TIMEOUT_ERR … #define B_BE_CDT_HCI_TIMEOUT_ERR … #define B_BE_HDT_PTR_TIMEOUT_ERR … #define B_BE_HDT_HCI_TIMEOUT_ERR … #define B_BE_CDT_ADDR_INFO_LEN_ERR … #define B_BE_HDT_ADDR_INFO_LEN_ERR … #define B_BE_CDR_DMA_TIMEOUT_ERR … #define B_BE_CDR_RX_TIMEOUT_ERR … #define B_BE_PLE_OUTPUT_ERR … #define B_BE_PLE_RESPOSE_ERR … #define B_BE_PLE_BURST_NUM_ERR … #define B_BE_PLE_NULL_PKT_ERR … #define B_BE_PLE_FLOW_CTRL_ERR … #define B_BE_HDR_DMA_TIMEOUT_ERR … #define B_BE_HDR_RX_TIMEOUT_ERR … #define B_BE_WDE_OUTPUT_ERR … #define B_BE_WDE_RESPONSE_ERR … #define B_BE_WDE_BURST_NUM_ERR … #define B_BE_WDE_NULL_PKT_ERR … #define B_BE_WDE_FLOW_CTRL_ERR … #define R_BE_DISP_ERROR_ISR1 … #define B_BE_HR_WRFF_UNDERFLOW_ERR … #define B_BE_HR_WRFF_OVERFLOW_ERR … #define B_BE_HR_CHKSUM_FSM_ERR … #define B_BE_HR_SHIFT_DMA_CFG_ERR … #define B_BE_HR_DMA_PROCESS_ERR … #define B_BE_HR_TOTAL_LEN_UNDER_ERR … #define B_BE_HR_SHIFT_EN_ERR … #define B_BE_HR_AGG_CFG_ERR … #define B_BE_HR_PLD_LEN_ZERO_ERR … #define B_BE_HT_ILL_CH_ERR … #define B_BE_HT_ADDR_INFO_LEN_ERR … #define B_BE_HT_WD_LEN_OVER_ERR … #define B_BE_HT_PLD_CMD_UNDERFLOW_ERR … #define B_BE_HT_PLD_CMD_OVERFLOW_ERR … #define B_BE_HT_WRFF_UNDERFLOW_ERR … #define B_BE_HT_WRFF_OVERFLOW_ERR … #define B_BE_HT_CHKSUM_FSM_ERR … #define B_BE_HT_NON_IDLE_PKT_STR_ERR … #define B_BE_HT_PRE_SUB_BE_ERR … #define B_BE_HT_WD_CHKSUM_ERR … #define B_BE_HT_CHANNEL_DMA_ERR … #define B_BE_HT_OFFSET_UNMATCH_ERR … #define B_BE_HT_PAYLOAD_UNDER_ERR … #define B_BE_HT_PAYLOAD_OVER_ERR … #define B_BE_HT_PERMU_FF_UNDERFLOW_ERR … #define B_BE_HT_PERMU_FF_OVERFLOW_ERR … #define B_BE_HT_PKT_FAIL_ERR … #define B_BE_HT_CH_ID_ERR … #define B_BE_HT_EP_CH_DIFF_ERR … #define R_BE_DISP_ERROR_ISR2 … #define B_BE_CR_PLD_LEN_ERR … #define B_BE_CR_WRFF_UNDERFLOW_ERR … #define B_BE_CR_WRFF_OVERFLOW_ERR … #define B_BE_CR_SHIFT_DMA_CFG_ERR … #define B_BE_CR_DMA_PROCESS_ERR … #define B_BE_CR_SHIFT_EN_ERR … #define B_BE_REUSE_FIFO_B_UNDER_ERR … #define B_BE_REUSE_FIFO_B_OVER_ERR … #define B_BE_REUSE_FIFO_A_UNDER_ERR … #define B_BE_REUSE_FIFO_A_OVER_ERR … #define B_BE_CT_ADDR_INFO_LEN_MISS_ERR … #define B_BE_CT_WD_LEN_OVER_ERR … #define B_BE_CT_F2P_SEQ_ERR … #define B_BE_CT_F2P_QSEL_ERR … #define B_BE_CT_PLD_CMD_UNDERFLOW_ERR … #define B_BE_CT_PLD_CMD_OVERFLOW_ERR … #define B_BE_CT_PRE_SUB_ERR … #define B_BE_CT_WD_CHKSUM_ERR … #define B_BE_CT_CHANNEL_DMA_ERR … #define B_BE_CT_OFFSET_UNMATCH_ERR … #define B_BE_F2P_TOTAL_NUM_ERR … #define B_BE_CT_PAYLOAD_UNDER_ERR … #define B_BE_CT_PAYLOAD_OVER_ERR … #define B_BE_CT_PERMU_FF_UNDERFLOW_ERR … #define B_BE_CT_PERMU_FF_OVERFLOW_ERR … #define B_BE_CT_CH_ID_ERR … #define B_BE_CT_EP_CH_DIFF_ERR … #define R_BE_DISP_OTHER_IMR … #define B_BE_REUSE_SIZE_ERR_INT_EN … #define B_BE_REUSE_EN_ERR_INT_EN … #define B_BE_STF_OQT_UNDERFLOW_ERR_INT_EN … #define B_BE_STF_OQT_OVERFLOW_ERR_INT_EN … #define B_BE_STF_WRFF_UNDERFLOW_ERR_INT_EN … #define B_BE_STF_WRFF_OVERFLOW_ERR_INT_EN … #define B_BE_STF_CMD_UNDERFLOW_ERR_INT_EN … #define B_BE_STF_CMD_OVERFLOW_ERR_INT_EN … #define B_BE_REUSE_SIZE_ZERO_ERR_INT_EN … #define B_BE_REUSE_PKT_CNT_ERR_INT_EN … #define B_BE_CDT_PTR_TIMEOUT_ERR_INT_EN … #define B_BE_CDT_HCI_TIMEOUT_ERR_INT_EN … #define B_BE_HDT_PTR_TIMEOUT_ERR_INT_EN … #define B_BE_HDT_HCI_TIMEOUT_ERR_INT_EN … #define B_BE_CDT_ADDR_INFO_LEN_ERR_INT_EN … #define B_BE_HDT_ADDR_INFO_LEN_ERR_INT_EN … #define B_BE_CDR_DMA_TIMEOUT_ERR_INT_EN … #define B_BE_CDR_RX_TIMEOUT_ERR_INT_EN … #define B_BE_PLE_OUTPUT_ERR_INT_EN … #define B_BE_PLE_RESPOSE_ERR_INT_EN … #define B_BE_PLE_BURST_NUM_ERR_INT_EN … #define B_BE_PLE_NULL_PKT_ERR_INT_EN … #define B_BE_PLE_FLOW_CTRL_ERR_INT_EN … #define B_BE_HDR_DMA_TIMEOUT_ERR_INT_EN … #define B_BE_HDR_RX_TIMEOUT_ERR_INT_EN … #define B_BE_WDE_OUTPUT_ERR_INT_EN … #define B_BE_WDE_RESPONSE_ERR_INT_EN … #define B_BE_WDE_BURST_NUM_ERR_INT_EN … #define B_BE_WDE_NULL_PKT_ERR_INT_EN … #define B_BE_WDE_FLOW_CTRL_ERR_INT_EN … #define B_BE_DISP_OTHER_IMR_CLR … #define B_BE_DISP_OTHER_IMR_SET … #define R_BE_DISP_HOST_IMR … #define B_BE_HR_WRFF_UNDERFLOW_ERR_INT_EN … #define B_BE_HR_WRFF_OVERFLOW_ERR_INT_EN … #define B_BE_HR_CHKSUM_FSM_ERR_INT_EN … #define B_BE_HR_SHIFT_DMA_CFG_ERR_INT_EN … #define B_BE_HR_DMA_PROCESS_ERR_INT_EN … #define B_BE_HR_TOTAL_LEN_UNDER_ERR_INT_EN … #define B_BE_HR_SHIFT_EN_ERR_INT_EN … #define B_BE_HR_AGG_CFG_ERR_INT_EN … #define B_BE_HR_PLD_LEN_ZERO_ERR_INT_EN … #define B_BE_HT_ILL_CH_ERR_INT_EN … #define B_BE_HT_ADDR_INFO_LEN_ERR_INT_EN … #define B_BE_HT_WD_LEN_OVER_ERR_INT_EN … #define B_BE_HT_PLD_CMD_UNDERFLOW_ERR_INT_EN … #define B_BE_HT_PLD_CMD_OVERFLOW_ERR_INT_EN … #define B_BE_HT_WRFF_UNDERFLOW_ERR_INT_EN … #define B_BE_HT_WRFF_OVERFLOW_ERR_INT_EN … #define B_BE_HT_CHKSUM_FSM_ERR_INT_EN … #define B_BE_HT_NON_IDLE_PKT_STR_ERR_EN … #define B_BE_HT_PRE_SUB_ERR_INT_EN … #define B_BE_HT_WD_CHKSUM_ERR_INT_EN … #define B_BE_HT_CHANNEL_DMA_ERR_INT_EN … #define B_BE_HT_OFFSET_UNMATCH_ERR_INT_EN … #define B_BE_HT_PAYLOAD_UNDER_ERR_INT_EN … #define B_BE_HT_PAYLOAD_OVER_ERR_INT_EN … #define B_BE_HT_PERMU_FF_UNDERFLOW_ERR_INT_EN … #define B_BE_HT_PERMU_FF_OVERFLOW_ERR_INT_EN … #define B_BE_HT_PKT_FAIL_ERR_INT_EN … #define B_BE_HT_CH_ID_ERR_INT_EN … #define B_BE_HT_EP_CH_DIFF_ERR_INT_EN … #define B_BE_DISP_HOST_IMR_CLR … #define B_BE_DISP_HOST_IMR_SET … #define R_BE_DISP_CPU_IMR … #define B_BE_CR_PLD_LEN_ERR_INT_EN … #define B_BE_CR_WRFF_UNDERFLOW_ERR_INT_EN … #define B_BE_CR_WRFF_OVERFLOW_ERR_INT_EN … #define B_BE_CR_SHIFT_DMA_CFG_ERR_INT_EN … #define B_BE_CR_DMA_PROCESS_ERR_INT_EN … #define B_BE_CR_TOTAL_LEN_UNDER_ERR_INT_EN … #define B_BE_CR_SHIFT_EN_ERR_INT_EN … #define B_BE_REUSE_FIFO_B_UNDER_ERR_INT_EN … #define B_BE_REUSE_FIFO_B_OVER_ERR_INT_EN … #define B_BE_REUSE_FIFO_A_UNDER_ERR_INT_EN … #define B_BE_REUSE_FIFO_A_OVER_ERR_INT_EN … #define B_BE_CT_ADDR_INFO_LEN_MISS_ERR_INT_EN … #define B_BE_CT_WD_LEN_OVER_ERR_INT_EN … #define B_BE_CT_F2P_SEQ_ERR_INT_EN … #define B_BE_CT_F2P_QSEL_ERR_INT_EN … #define B_BE_CT_PLD_CMD_UNDERFLOW_ERR_INT_EN … #define B_BE_CT_PLD_CMD_OVERFLOW_ERR_INT_EN … #define B_BE_CT_PRE_SUB_ERR_INT_EN … #define B_BE_CT_WD_CHKSUM_ERR_INT_EN … #define B_BE_CT_CHANNEL_DMA_ERR_INT_EN … #define B_BE_CT_OFFSET_UNMATCH_ERR_INT_EN … #define B_BE_CT_PAYLOAD_CHKSUM_ERR_INT_EN … #define B_BE_CT_PAYLOAD_UNDER_ERR_INT_EN … #define B_BE_CT_PAYLOAD_OVER_ERR_INT_EN … #define B_BE_CT_PERMU_FF_UNDERFLOW_ERR_INT_EN … #define B_BE_CT_PERMU_FF_OVERFLOW_ERR_INT_EN … #define B_BE_CT_CH_ID_ERR_INT_EN … #define B_BE_CT_PKT_FAIL_ERR_INT_EN … #define B_BE_CT_EP_CH_DIFF_ERR_INT_EN … #define B_BE_DISP_CPU_IMR_CLR … #define B_BE_DISP_CPU_IMR_SET … #define R_BE_RX_STOP … #define B_BE_CPU_RX_STOP … #define B_BE_HOST_RX_STOP … #define B_BE_CPU_RX_CH_STOP_MSK … #define B_BE_HOST_RX_CH_STOP_MSK … #define R_BE_DISP_FWD_WLAN_0 … #define B_BE_FWD_WLAN_CPU_TYPE_13_MASK … #define B_BE_FWD_WLAN_CPU_TYPE_12_MASK … #define B_BE_FWD_WLAN_CPU_TYPE_11_MASK … #define B_BE_FWD_WLAN_CPU_TYPE_10_MASK … #define B_BE_FWD_WLAN_CPU_TYPE_9_MASK … #define B_BE_FWD_WLAN_CPU_TYPE_8_MASK … #define B_BE_FWD_WLAN_CPU_TYPE_7_MASK … #define B_BE_FWD_WLAN_CPU_TYPE_6_MASK … #define B_BE_FWD_WLAN_CPU_TYPE_5_MASK … #define B_BE_FWD_WLAN_CPU_TYPE_4_MASK … #define B_BE_FWD_WLAN_CPU_TYPE_3_MASK … #define B_BE_FWD_WLAN_CPU_TYPE_2_MASK … #define B_BE_FWD_WLAN_CPU_TYPE_1_MASK … #define B_BE_FWD_WLAN_CPU_TYPE_0_CTL_MASK … #define B_BE_FWD_WLAN_CPU_TYPE_0_MNG_MASK … #define B_BE_FWD_WLAN_CPU_TYPE_0_DATA_MASK … #define R_BE_WDE_PKTBUF_CFG … #define B_BE_WDE_FREE_PAGE_NUM_MASK … #define B_BE_WDE_START_BOUND_MASK … #define B_BE_WDE_PAGE_SEL_MASK … #define R_BE_WDE_BUFMGN_CTL … #define B_BE_WDE_AVAL_UPD_REQ … #define B_BE_WDE_AVAL_UPD_QTAID_MASK … #define B_BE_WDE_BUFMGN_FRZTMR_MODE … #define R_BE_WDE_ERR_IMR … #define B_BE_WDE_DATCHN_CAMREQ_ERR_INT_EN … #define B_BE_WDE_DATCHN_ADRERR_ERR_INT_EN … #define B_BE_WDE_DATCHN_RRDY_ERR_INT_EN … #define B_BE_WDE_DATCHN_FRZTO_ERR_INT_EN … #define B_BE_WDE_DATCHN_NULLPG_ERR_INT_EN … #define B_BE_WDE_DATCHN_ARBT_ERR_INT_EN … #define B_BE_WDE_QUEMGN_FRZTO_ERR_INT_EN … #define B_BE_WDE_NXTPKTLL_AD_ERR_INT_EN … #define B_BE_WDE_PREPKTLLT_AD_ERR_INT_EN … #define B_BE_WDE_ENQ_PKTCNT_NVAL_ERR_INT_EN … #define B_BE_WDE_ENQ_PKTCNT_OVRF_ERR_INT_EN … #define B_BE_WDE_QUE_SRCQUEID_ERR_INT_EN … #define B_BE_WDE_QUE_DSTQUEID_ERR_INT_EN … #define B_BE_WDE_QUE_CMDTYPE_ERR_INT_EN … #define B_BE_WDE_BUFMGN_MRG_SZLMT_ERR_INT_EN … #define B_BE_WDE_BUFMGN_MRG_QTAID_ERR_INT_EN … #define B_BE_WDE_BUFMGN_MRG_ENDPKTID_ERR_INT_EN … #define B_BE_WDE_ERR_BUFMGN_MRG_STRPKTID_ERR_INT_EN … #define B_BE_WDE_BUFMGN_FRZTO_ERR_INT_EN … #define B_BE_WDE_GETNPG_PGOFST_ERR_INT_EN … #define B_BE_WDE_GETNPG_STRPG_ERR_INT_EN … #define B_BE_WDE_BUFREQ_SRCHTAILPG_ERR_INT_EN … #define B_BE_WDE_BUFRTN_SIZE_ERR_INT_EN … #define B_BE_WDE_BUFRTN_INVLD_PKTID_ERR_INT_EN … #define B_BE_WDE_BUFREQ_UNAVAL_ERR_INT_EN … #define B_BE_WDE_BUFREQ_SIZELMT_INT_EN … #define B_BE_WDE_BUFREQ_SIZE0_INT_EN … #define B_BE_WDE_BUFREQ_QTAID_ERR_INT_EN … #define B_BE_WDE_ERR_IMR_CLR … #define B_BE_WDE_ERR_IMR_SET … #define R_BE_WDE_QTA0_CFG … #define B_BE_WDE_Q0_MAX_SIZE_MASK … #define B_BE_WDE_Q0_MIN_SIZE_MASK … #define R_BE_WDE_QTA1_CFG … #define B_BE_WDE_Q1_MAX_SIZE_MASK … #define B_BE_WDE_Q1_MIN_SIZE_MASK … #define R_BE_WDE_QTA2_CFG … #define B_BE_WDE_Q2_MAX_SIZE_MASK … #define B_BE_WDE_Q2_MIN_SIZE_MASK … #define R_BE_WDE_QTA3_CFG … #define B_BE_WDE_Q3_MAX_SIZE_MASK … #define B_BE_WDE_Q3_MIN_SIZE_MASK … #define R_BE_WDE_QTA4_CFG … #define B_BE_WDE_Q4_MAX_SIZE_MASK … #define B_BE_WDE_Q4_MIN_SIZE_MASK … #define R_BE_WDE_ERR1_IMR … #define B_BE_WDE_QUEMGN_CMACACQ_DEQNTFY_INT_EN … #define B_BE_WDE_ERR1_IMR_CLR … #define B_BE_WDE_ERR1_IMR_SET … #define R_BE_PLE_PKTBUF_CFG … #define B_BE_PLE_FREE_PAGE_NUM_MASK … #define B_BE_PLE_START_BOUND_MASK … #define B_BE_PLE_PAGE_SEL_MASK … #define R_BE_PLE_BUFMGN_CTL … #define B_BE_PLE_AVAL_UPD_REQ … #define B_BE_PLE_AVAL_UPD_QTAID_MASK … #define B_BE_PLE_BUFMGN_FRZTMR_MODE … #define R_BE_PLE_ERR_IMR … #define B_BE_PLE_DATCHN_CAMREQ_ERR_INT_EN … #define B_BE_PLE_DATCHN_ADRERR_ERR_INT_EN … #define B_BE_PLE_DATCHN_RRDY_ERR_INT_EN … #define B_BE_PLE_DATCHN_FRZTO_ERR_INT_EN … #define B_BE_PLE_DATCHN_NULLPG_ERR_INT_EN … #define B_BE_PLE_DATCHN_ARBT_ERR_INT_EN … #define B_BE_PLE_QUEMGN_FRZTO_ERR_INT_EN … #define B_BE_PLE_NXTPKTLL_AD_ERR_INT_EN … #define B_BE_PLE_PREPKTLLT_AD_ERR_INT_EN … #define B_BE_PLE_ENQ_PKTCNT_NVAL_ERR_INT_EN … #define B_BE_PLE_ENQ_PKTCNT_OVRF_ERR_INT_EN … #define B_BE_PLE_QUE_SRCQUEID_ERR_INT_EN … #define B_BE_PLE_QUE_DSTQUEID_ERR_INT_EN … #define B_BE_PLE_QUE_CMDTYPE_ERR_INT_EN … #define B_BE_PLE_BUFMGN_MRG_SZLMT_ERR_INT_EN … #define B_BE_PLE_BUFMGN_MRG_QTAID_ERR_INT_EN … #define B_BE_PLE_BUFMGN_MRG_ENDPKTID_ERR_INT_EN … #define B_BE_PLE_BUFMGN_MRG_STRPKTID_ERR_INT_EN … #define B_BE_PLE_BUFMGN_FRZTO_ERR_INT_EN … #define B_BE_PLE_GETNPG_PGOFST_ERR_INT_EN … #define B_BE_PLE_GETNPG_STRPG_ERR_INT_EN … #define B_BE_PLE_BUFREQ_SRCHTAILPG_ERR_INT_EN … #define B_BE_PLE_BUFRTN_SIZE_ERR_INT_EN … #define B_BE_PLE_BUFRTN_INVLD_PKTID_ERR_INT_EN … #define B_BE_PLE_BUFREQ_UNAVAL_ERR_INT_EN … #define B_BE_PLE_BUFREQ_SIZELMT_INT_EN … #define B_BE_PLE_BUFREQ_SIZE0_INT_EN … #define B_BE_PLE_BUFREQ_QTAID_ERR_INT_EN … #define B_BE_PLE_ERR_IMR_CLR … #define B_BE_PLE_ERR_IMR_SET … #define R_BE_PLE_QTA0_CFG … #define B_BE_PLE_Q0_MAX_SIZE_MASK … #define B_BE_PLE_Q0_MIN_SIZE_MASK … #define R_BE_PLE_QTA1_CFG … #define B_BE_PLE_Q1_MAX_SIZE_MASK … #define B_BE_PLE_Q1_MIN_SIZE_MASK … #define R_BE_PLE_QTA2_CFG … #define B_BE_PLE_Q2_MAX_SIZE_MASK … #define B_BE_PLE_Q2_MIN_SIZE_MASK … #define R_BE_PLE_QTA3_CFG … #define B_BE_PLE_Q3_MAX_SIZE_MASK … #define B_BE_PLE_Q3_MIN_SIZE_MASK … #define R_BE_PLE_QTA4_CFG … #define B_BE_PLE_Q4_MAX_SIZE_MASK … #define B_BE_PLE_Q4_MIN_SIZE_MASK … #define R_BE_PLE_QTA5_CFG … #define B_BE_PLE_Q5_MAX_SIZE_MASK … #define B_BE_PLE_Q5_MIN_SIZE_MASK … #define R_BE_PLE_QTA6_CFG … #define B_BE_PLE_Q6_MAX_SIZE_MASK … #define B_BE_PLE_Q6_MIN_SIZE_MASK … #define R_BE_PLE_QTA7_CFG … #define B_BE_PLE_Q7_MAX_SIZE_MASK … #define B_BE_PLE_Q7_MIN_SIZE_MASK … #define R_BE_PLE_QTA8_CFG … #define B_BE_PLE_Q8_MAX_SIZE_MASK … #define B_BE_PLE_Q8_MIN_SIZE_MASK … #define R_BE_PLE_QTA9_CFG … #define B_BE_PLE_Q9_MAX_SIZE_MASK … #define B_BE_PLE_Q9_MIN_SIZE_MASK … #define R_BE_PLE_QTA10_CFG … #define B_BE_PLE_Q10_MAX_SIZE_MASK … #define B_BE_PLE_Q10_MIN_SIZE_MASK … #define R_BE_PLE_QTA11_CFG … #define B_BE_PLE_Q11_MAX_SIZE_MASK … #define B_BE_PLE_Q11_MIN_SIZE_MASK … #define R_BE_PLE_QTA12_CFG … #define B_BE_PLE_Q12_MAX_SIZE_MASK … #define B_BE_PLE_Q12_MIN_SIZE_MASK … #define R_BE_PLE_ERRFLAG1_IMR … #define B_BE_PLE_SRCHPG_PGOFST_IMR … #define B_BE_PLE_SRCHPG_STRPG_IMR … #define B_BE_PLE_SRCHPG_FRZTO_IMR … #define B_BE_PLE_ERRFLAG1_IMR_CLR … #define B_BE_PLE_ERRFLAG1_IMR_SET … #define R_BE_PLE_DBG_FUN_INTF_CTL … #define B_BE_PLE_DFI_ACTIVE … #define B_BE_PLE_DFI_TRGSEL_MASK … #define B_BE_PLE_DFI_ADDR_MASK … #define R_BE_PLE_DBG_FUN_INTF_DATA … #define B_BE_PLE_DFI_DATA_MASK … #define R_BE_WDRLS_CFG … #define B_BE_WDRLS_DIS_AGAC … #define B_BE_RLSRPT_BUFREQ_TO_MASK … #define B_BE_RLSRPT_BUFREQ_TO_SEL_MASK … #define B_BE_WDRLS_MODE_MASK … #define R_BE_WDRLS_ERR_IMR … #define B_BE_WDRLS_RPT3_FRZTO_ERR_INT_EN … #define B_BE_WDRLS_RPT3_AGGNUM0_ERR_INT_EN … #define B_BE_WDRLS_RPT2_FRZTO_ERR_INT_EN … #define B_BE_WDRLS_RPT2_AGGNUM0_ERR_INT_EN … #define B_BE_WDRLS_RPT1_FRZTO_ERR_INT_EN … #define B_BE_WDRLS_RPT1_AGGNUM0_ERR_INT_EN … #define B_BE_WDRLS_RPT0_FRZTO_ERR_INT_EN … #define B_BE_WDRLS_RPT0_AGGNUM0_ERR_INT_EN … #define B_BE_WDRLS_PLEBREQ_PKTID_ISNULL_ERR_INT_EN … #define B_BE_WDRLS_PLEBREQ_TO_ERR_INT_EN … #define B_BE_WDRLS_CTL_FRZTO_ERR_INT_EN … #define B_BE_WDRLS_CTL_PLPKTID_ISNULL_ERR_INT_EN … #define B_BE_WDRLS_CTL_WDPKTID_ISNULL_ERR_INT_EN … #define B_BE_WDRLS_ERR_IMR_CLR … #define B_BE_WDRLS_ERR_IMR_SET … #define R_BE_RLSRPT0_CFG1 … #define B_BE_RLSRPT0_FLTR_MAP_MASK … #define S_BE_WDRLS_FLTR_TXOK … #define S_BE_WDRLS_FLTR_RTYLMT … #define S_BE_WDRLS_FLTR_LIFTIM … #define S_BE_WDRLS_FLTR_MACID … #define B_BE_RLSRPT0_TO_MASK … #define B_BE_RLSRPT0_AGGNUM_MASK … #define R_BE_BBRPT_COM_ERR_IMR … #define B_BE_BBRPT_COM_EVT01_ISR_EN … #define B_BE_BBRPT_COM_NULL_PLPKTID_ISR_EN … #define B_BE_BBRPT_COM_ERR_IMR_CLR … #define B_BE_BBRPT_COM_ERR_IMR_SET … #define R_BE_BBRPT_CHINFO_ERR_IMR … #define B_BE_ERR_BB_ONETEN_INT_EN … #define B_BE_ERR_GEN_FRZTO_INT_EN … #define B_BE_BBRPT_CHINFO_ERR_IMR_CLR … #define B_BE_BBRPT_CHINFO_ERR_IMR_SET … #define R_BE_BBRPT_DFS_ERR_IMR … #define B_BE_BBRPT_DFS_TO_ERR_INT_EN … #define B_BE_BBRPT_DFS_ERR_IMR_CLR … #define B_BE_BBRPT_DFS_ERR_IMR_SET … #define R_BE_LA_ERRFLAG_IMR … #define B_BE_LA_IMR_DATA_LOSS … #define B_BE_LA_ERRFLAG_IMR_CLR … #define B_BE_LA_ERRFLAG_IMR_SET … #define R_BE_LA_ERRFLAG_ISR … #define B_BE_LA_ISR_DATA_LOSS … #define R_BE_CH_INFO_DBGFLAG_IMR … #define B_BE_BCHN_EVT01_ISR_EN … #define B_BE_BCHN_REQTO_ISR_EN … #define B_BE_CHIF_RXDATA_AFACT_ISR_EN … #define B_BE_CHIF_RXDATA_BFACT_ISR_EN … #define B_BE_CHIF_HDR_SEGLEN_ISR_EN … #define B_BE_CHIF_HDR_INVLD_ISR_EN … #define B_BE_CHIF_BBONL_BFACT_ISR_EN … #define B_BE_CHIF_RPT_OVF_ISR_EN … #define B_BE_DBG_CHIF_DATA_LOSS_ISR_EN … #define B_BE_CHIF_DATA_WTOUT_ISR_EN … #define B_BE_CHIF_RPT_WTOUT_ISR_EN … #define B_BE_CH_INFO_DBGFLAG_IMR_CLR … #define B_BE_CH_INFO_DBGFLAG_IMR_SET … #define R_BE_WD_BUF_REQ … #define B_BE_WD_BUF_REQ_EXEC … #define B_BE_WD_BUF_REQ_QUOTA_ID_MASK … #define B_BE_WD_BUF_REQ_LEN_MASK … #define R_BE_WD_BUF_STATUS … #define B_BE_WD_BUF_STAT_DONE … #define B_BE_WD_BUF_STAT_PKTID_MASK … #define R_BE_WD_CPUQ_OP_0 … #define B_BE_WD_CPUQ_OP_EXEC … #define B_BE_WD_CPUQ_OP_CMD_TYPE_MASK … #define B_BE_WD_CPUQ_OP_PKTNUM_MASK … #define R_BE_WD_CPUQ_OP_1 … #define B_BE_WD_CPUQ_OP_SRC_MACID_MASK … #define B_BE_WD_CPUQ_OP_SRC_QID_MASK … #define B_BE_WD_CPUQ_OP_SRC_PID_MASK … #define R_BE_WD_CPUQ_OP_2 … #define B_BE_WD_CPUQ_OP_DST_MACID_MASK … #define B_BE_WD_CPUQ_OP_DST_QID_MASK … #define B_BE_WD_CPUQ_OP_DST_PID_MASK … #define R_BE_WD_CPUQ_OP_3 … #define B_BE_WD_CPUQ_OP_STRT_PKTID_MASK … #define B_BE_WD_CPUQ_OP_END_PKTID_MASK … #define R_BE_WD_CPUQ_OP_STATUS … #define B_BE_WD_CPUQ_OP_STAT_DONE … #define B_BE_WD_CPUQ_OP_PKTCNT_MASK … #define B_BE_WD_CPUQ_OP_PKTID_MASK … #define R_BE_PL_BUF_REQ … #define B_BE_PL_BUF_REQ_EXEC … #define B_BE_PL_BUF_REQ_QUOTA_ID_MASK … #define B_BE_PL_BUF_REQ_LEN_MASK … #define R_BE_PL_BUF_STATUS … #define B_BE_PL_BUF_STAT_DONE … #define B_BE_PL_BUF_STAT_PKTID_MASK … #define R_BE_PL_CPUQ_OP_0 … #define B_BE_PL_CPUQ_OP_EXEC … #define B_BE_PL_CPUQ_OP_CMD_TYPE_MASK … #define B_BE_PL_CPUQ_OP_PKTNUM_MASK … #define R_BE_PL_CPUQ_OP_1 … #define B_BE_PL_CPUQ_OP_SRC_MACID_MASK … #define B_BE_PL_CPUQ_OP_SRC_QID_MASK … #define B_BE_PL_CPUQ_OP_SRC_PID_MASK … #define R_BE_PL_CPUQ_OP_2 … #define B_BE_PL_CPUQ_OP_DST_MACID_MASK … #define B_BE_PL_CPUQ_OP_DST_QID_MASK … #define B_BE_PL_CPUQ_OP_DST_PID_MASK … #define R_BE_PL_CPUQ_OP_3 … #define B_BE_PL_CPUQ_OP_STRT_PKTID_MASK … #define B_BE_PL_CPUQ_OP_END_PKTID_MASK … #define R_BE_PL_CPUQ_OP_STATUS … #define B_BE_PL_CPUQ_OP_STAT_DONE … #define B_BE_PL_CPUQ_OP_PKTCNT_MASK … #define B_BE_PL_CPUQ_OP_PKTID_MASK … #define R_BE_CPUIO_ERR_IMR … #define B_BE_PLEQUE_OP_ERR_INT_EN … #define B_BE_PLEBUF_OP_ERR_INT_EN … #define B_BE_WDEQUE_OP_ERR_INT_EN … #define B_BE_WDEBUF_OP_ERR_INT_EN … #define B_BE_CPUIO_ERR_IMR_CLR … #define B_BE_CPUIO_ERR_IMR_SET … #define R_BE_PKTIN_ERR_IMR … #define B_BE_SW_MERGE_ERR_INT_EN … #define B_BE_GET_NULL_PKTID_ERR_INT_EN … #define B_BE_PKTIN_ERR_IMR_CLR … #define B_BE_PKTIN_ERR_IMR_SET … #define R_BE_HDR_SHCUT_SETTING … #define B_BE_TX_ADDR_MLD_TO_LIK … #define B_BE_TX_HW_SEC_HDR_EN … #define B_BE_TX_MAC_MPDU_PROC_EN … #define B_BE_TX_HW_ACK_POLICY_EN … #define B_BE_TX_HW_SEQ_EN … #define R_BE_MPDU_TX_ERR_IMR … #define B_BE_TX_TIMEOUT_ERR_EN … #define B_BE_MPDU_TX_ERR_IMR_CLR … #define B_BE_MPDU_TX_ERR_IMR_SET … #define R_BE_MPDU_PROC … #define B_BE_PORT_SEL … #define B_BE_WPKT_WLANCPU_QSEL_MASK … #define B_BE_WPKT_DATACPU_QSEL_MASK … #define B_BE_WPKT_FW_RLS … #define B_BE_FWD_RPKT_MASK … #define B_BE_FWD_WPKT_MASK … #define B_BE_RXFWD_PRIO_MASK … #define B_BE_RXFWD_EN … #define B_BE_DROP_NONDMA_PPDU … #define B_BE_APPEND_FCS … #define R_BE_FWD_ERR … #define R_BE_FWD_ACTN0 … #define R_BE_FWD_ACTN1 … #define R_BE_FWD_ACTN2 … #define R_BE_FWD_TF0 … #define R_BE_FWD_TF1 … #define R_BE_HW_PPDU_STATUS … #define B_BE_FWD_RPKTTYPE_MASK … #define B_BE_FWD_PPDU_PRTID_MASK … #define B_BE_FWD_PPDU_FW_RLS … #define B_BE_FWD_PPDU_QUEID_MASK … #define B_BE_FWD_OTHER_RPKT_MASK … #define B_BE_FWD_PPDU_STAT_MASK … #define R_BE_CUT_AMSDU_CTRL … #define B_BE_EN_CUT_AMSDU … #define B_BE_CUT_AMSDU_CHKLEN_EN … #define B_BE_CA_CHK_ADDRCAM_EN … #define B_BE_MPDU_CUT_CTRL_EN … #define B_BE_CUT_AMSDU_CHKLEN_L_TH_MASK … #define B_BE_CUT_AMSDU_CHKLEN_H_TH_MASK … #define R_BE_WOW_CTRL … #define B_BE_WOW_HCI … #define B_BE_WOW_DROP … #define B_BE_WOW_WOWEN … #define B_BE_WOW_FORCE_WAKEUP … #define R_BE_RX_HDRTRNS … #define B_BE_RX_MGN_MLD_ADDR_EN … #define B_BE_HDR_INFO_MASK … #define B_BE_HC_ADDR_HIT_EN … #define B_BE_RX_ADDR_LINK_TO_MLO … #define B_BE_HDR_CNV … #define B_BE_RX_HDR_CNV_EN … #define TRXCFG_MPDU_PROC_RX_HDR_CONV … #define R_BE_MPDU_RX_ERR_IMR … #define B_BE_LEN_ERR_IMR … #define B_BE_TIMEOUT_ERR_IMR … #define B_BE_MPDU_RX_ERR_IMR_CLR … #define B_BE_MPDU_RX_ERR_IMR_SET … #define R_BE_SEC_ENG_CTRL … #define B_BE_SEC_ENG_EN … #define B_BE_CCMP_SPP_MIC … #define B_BE_CCMP_SPP_CTR … #define B_BE_SEC_CAM_ACC … #define B_BE_WMAC_SEC_PN_SEL_MASK … #define B_BE_WMAC_SEC_MASKIV … #define B_BE_WAPI_SPEC … #define B_BE_REVERT_TA_RA_MLD_EN … #define B_BE_SEC_DBG_SEL_MASK … #define B_BE_CAM_FORCE_CLK … #define B_BE_SEC_FORCE_CLK … #define B_BE_SEC_RX_SHORT_ADD_ICVERR … #define B_BE_SRAM_IO_PROT … #define B_BE_SEC_PRE_ENQUE_TX … #define B_BE_CLK_EN_CGCMP … #define B_BE_CLK_EN_WAPI … #define B_BE_CLK_EN_WEP_TKIP … #define B_BE_BMC_MGNT_DEC … #define B_BE_UC_MGNT_DEC … #define B_BE_MC_DEC … #define B_BE_BC_DEC … #define B_BE_SEC_RX_DEC … #define B_BE_SEC_TX_ENC … #define R_BE_SEC_MPDU_PROC … #define B_BE_DBG_ENGINE_SEL … #define B_BE_STOP_RX_PKT_HANDLE … #define B_BE_STOP_TX_PKT_HANDLE … #define B_BE_QUEUE_FOWARD_SEL … #define B_BE_RESP1_PROTECT … #define B_BE_RESP0_PROTECT … #define B_BE_TX_ACTIVE_PROTECT … #define B_BE_APPEND_ICV … #define B_BE_APPEND_MIC … #define R_BE_SEC_CAM_ACCESS … #define B_BE_SEC_TIME_OUT_MASK … #define B_BE_SEC_CAM_POLL … #define B_BE_SEC_CAM_RW … #define B_BE_SEC_CAM_ACC_FAIL … #define B_BE_SEC_CAM_OFFSET_MASK … #define R_BE_SEC_CAM_RDATA … #define B_BE_SEC_CAM_RDATA_MASK … #define R_BE_SEC_DEBUG2 … #define B_BE_DBG_READ_MASK … #define R_BE_SEC_ERROR_IMR … #define B_BE_QUEUE_OPERATION_HANG_IMR … #define B_BE_SEC1_RX_HANG_IMR … #define B_BE_SEC1_TX_HANG_IMR … #define B_BE_RX_HANG_IMR … #define B_BE_TX_HANG_IMR … #define B_BE_SEC_ERROR_IMR_CLR … #define B_BE_SEC_ERROR_IMR_SET … #define R_BE_SEC_ERROR_FLAG … #define B_BE_TXD_DIFF_KEYCAM_TYPE_ERROR … #define B_BE_QUEUE_OPERATION_HANG_ERROR … #define B_BE_SEC1_RX_HANG_ERROR … #define B_BE_SEC1_TX_HANG_ERROR … #define B_BE_RX_HANG_ERROR … #define B_BE_TX_HANG_ERROR … #define R_BE_TXPKTCTL_MPDUINFO_CFG … #define B_BE_MPDUINFO_FEN … #define B_BE_MPDUINFO_PKTID_MASK … #define B_BE_MPDUINFO_B1_BADDR_MASK … #define MPDU_INFO_B1_OFST … #define R_BE_TXPKTCTL_B0_PRELD_CFG0 … #define B_BE_B0_PRELD_FEN … #define B_BE_B0_PRELD_USEMAXSZ_MASK … #define B_BE_B0_PRELD_CAM_G1ENTNUM_MASK … #define B_BE_B0_PRELD_CAM_G0ENTNUM_MASK … #define R_BE_TXPKTCTL_B0_PRELD_CFG1 … #define B_BE_B0_PRELD_NXT_TXENDWIN_MASK … #define B_BE_B0_PRELD_NXT_RSVMINSZ_MASK … #define R_BE_TXPKTCTL_B0_ERRFLAG_IMR … #define B_BE_B0_IMR_DBG_USRCTL_RLSBMPLEN … #define B_BE_B0_IMR_DBG_USRCTL_RDNRLSCMD … #define B_BE_B0_IMR_ERR_PRELD_ENTNUMCFG … #define B_BE_B0_IMR_ERR_PRELD_RLSPKTSZERR … #define B_BE_B0_IMR_ERR_CMDPSR_TBLSZ … #define B_BE_B0_IMR_ERR_CMDPSR_FRZTO … #define B_BE_B0_IMR_ERR_CMDPSR_CMDTYPE … #define B_BE_B0_IMR_ERR_CMDPSR_1STCMDERR … #define B_BE_B0_IMR_ERR_USRCTL_NOINIT … #define B_BE_B0_IMR_ERR_USRCTL_REINIT … #define B_BE_TXPKTCTL_B0_ERRFLAG_IMR_CLR … #define B_BE_TXPKTCTL_B0_ERRFLAG_IMR_SET … #define R_BE_TXPKTCTL_B1_PRELD_CFG0 … #define B_BE_B1_PRELD_FEN … #define B_BE_B1_PRELD_USEMAXSZ_MASK … #define B_BE_B1_PRELD_CAM_G1ENTNUM_MASK … #define B_BE_B1_PRELD_CAM_G0ENTNUM_MASK … #define R_BE_TXPKTCTL_B1_PRELD_CFG1 … #define B_BE_B1_PRELD_NXT_TXENDWIN_MASK … #define B_BE_B1_PRELD_NXT_RSVMINSZ_MASK … #define R_BE_TXPKTCTL_B1_ERRFLAG_IMR … #define B_BE_B1_IMR_DBG_USRCTL_RLSBMPLEN … #define B_BE_B1_IMR_DBG_USRCTL_RDNRLSCMD … #define B_BE_B1_IMR_ERR_PRELD_ENTNUMCFG … #define B_BE_B1_IMR_ERR_PRELD_RLSPKTSZERR … #define B_BE_B1_IMR_ERR_CMDPSR_TBLSZ … #define B_BE_B1_IMR_ERR_CMDPSR_FRZTO … #define B_BE_B1_IMR_ERR_CMDPSR_CMDTYPE … #define B_BE_B1_IMR_ERR_CMDPSR_1STCMDERR … #define B_BE_B1_IMR_ERR_USRCTL_NOINIT … #define B_BE_B1_IMR_ERR_USRCTL_REINIT … #define B_BE_TXPKTCTL_B1_ERRFLAG_IMR_CLR … #define B_BE_TXPKTCTL_B1_ERRFLAG_IMR_SET … #define R_BE_MLO_INIT_CTL … #define B_BE_MLO_TABLE_INIT_DONE … #define B_BE_MLO_TABLE_CLR_DONE … #define B_BE_MLO_TABLE_REINIT … #define B_BE_MLO_TABLE_HW_FLAG_CLR … #define R_BE_MLO_ERR_IDCT_IMR … #define B_BE_MLO_ERR_IDCT_IMR_0 … #define B_BE_MLO_ERR_IDCT_IMR_1 … #define B_BE_MLO_ERR_IDCT_IMR_2 … #define B_BE_MLO_ERR_IDCT_IMR_3 … #define B_BE_MLO_ERR_IDCT_IMR_CLR … #define B_BE_MLO_ERR_IDCT_IMR_SET … #define R_BE_MLO_ERR_IDCT_ISR … #define B_BE_MLO_ISR_IDCT_0 … #define B_BE_MLO_ISR_IDCT_1 … #define B_BE_MLO_ISR_IDCT_2 … #define B_BE_MLO_ISR_IDCT_3 … #define R_BE_PLRLS_ERR_IMR … #define B_BE_PLRLS_CTL_FRZTO_IMR … #define B_BE_PLRLS_ERR_IMR_CLR … #define B_BE_PLRLS_ERR_IMR_SET … #define R_BE_PLRLS_ERR_ISR … #define B_BE_PLRLS_CTL_EVT03_ISR … #define B_BE_PLRLS_CTL_EVT02_ISR … #define B_BE_PLRLS_CTL_EVT01_ISR … #define B_BE_PLRLS_CTL_FRZTO_ISR … #define R_BE_SS_CTRL … #define B_BE_SS_INIT_DONE … #define B_BE_WDE_STA_DIS … #define B_BE_WARM_INIT … #define B_BE_BAND_TRIG_EN … #define B_BE_RMAC_REQ_DIS … #define B_BE_DLYTX_SEL_MASK … #define B_BE_WMM3_SWITCH_MASK … #define B_BE_WMM2_SWITCH_MASK … #define B_BE_WMM1_SWITCH_MASK … #define B_BE_WMM0_SWITCH_MASK … #define B_BE_STA_OPTION_CR … #define B_BE_EMLSR_STA_EMPTY_EN … #define B_BE_MLO_HW_CHGLINK_EN … #define B_BE_BAND1_TRIG_EN … #define B_BE_RMAC1_REQ_DIS … #define B_BE_MRT_SRAM_EN … #define B_BE_MRT_INIT_EN … #define B_BE_AVG_LENG_EN … #define B_BE_AVG_INIT_EN … #define B_BE_LENG_INIT_EN … #define B_BE_PMPA_INIT_EN … #define B_BE_SS_EN … #define R_BE_INTERRUPT_MASK_REG … #define B_BE_PLE_B_PKTID_ERR_IMR … #define B_BE_RPT_TIMEOUT_IMR … #define B_BE_SEARCH_TIMEOUT_IMR … #define B_BE_INTERRUPT_MASK_REG_CLR … #define B_BE_INTERRUPT_MASK_REG_SET … #define R_BE_INTERRUPT_STS_REG … #define B_BE_PLE_B_PKTID_ERR_ISR … #define B_BE_RPT_TIMEOUT_ISR … #define B_BE_SEARCH_TIMEOUT_ISR … #define R_BE_HAXI_INIT_CFG1 … #define B_BE_CFG_WD_PERIOD_IDLE_MASK … #define B_BE_CFG_WD_PERIOD_ACTIVE_MASK … #define B_BE_EN_RO_IDX_UPD_BY_IO … #define B_BE_RST_KEEP_REG … #define B_BE_FLUSH_HAXI_MST … #define B_BE_SET_BDRAM_BOUND … #define B_BE_ADDRINFO_ALIGN4B_EN … #define B_BE_RXBD_DONE_MODE_MASK … #define B_BE_RXQ_RXBD_MODE_MASK … #define B_BE_DMA_MODE_MASK … #define S_BE_DMA_MOD_PCIE_NO_DATA_CPU … #define S_BE_DMA_MOD_PCIE_DATA_CPU … #define S_BE_DMA_MOD_USB … #define S_BE_DMA_MOD_SDIO … #define B_BE_STOP_AXI_MST … #define B_BE_RXDMA_ALIGN64B_EN … #define B_BE_RXDMA_EN … #define B_BE_TXDMA_EN … #define B_BE_MAX_RXDMA_MASK … #define B_BE_MAX_TXDMA_MASK … #define R_BE_HAXI_DMA_STOP1 … #define B_BE_STOP_WPDMA … #define B_BE_STOP_CH14 … #define B_BE_STOP_CH13 … #define B_BE_STOP_CH12 … #define B_BE_STOP_CH11 … #define B_BE_STOP_CH10 … #define B_BE_STOP_CH9 … #define B_BE_STOP_CH8 … #define B_BE_STOP_CH7 … #define B_BE_STOP_CH6 … #define B_BE_STOP_CH5 … #define B_BE_STOP_CH4 … #define B_BE_STOP_CH3 … #define B_BE_STOP_CH2 … #define B_BE_STOP_CH1 … #define B_BE_STOP_CH0 … #define R_BE_HAXI_MST_WDT_TIMEOUT_SEL_V1 … #define B_BE_HAXI_MST_WDT_TIMEOUT_SEL_MASK … #define R_BE_HAXI_IDCT_MSK … #define B_BE_HAXI_RRESP_ERR_IDCT_MSK … #define B_BE_HAXI_BRESP_ERR_IDCT_MSK … #define B_BE_RXDMA_ERR_FLAG_IDCT_MSK … #define B_BE_SET_FC_ERROR_FLAG_IDCT_MSK … #define B_BE_TXBD_LEN0_ERR_IDCT_MSK … #define B_BE_TXBD_4KBOUND_ERR_IDCT_MSK … #define B_BE_RXMDA_STUCK_IDCT_MSK … #define B_BE_TXMDA_STUCK_IDCT_MSK … #define B_BE_HAXI_IDCT_MSK_CLR … #define B_BE_HAXI_IDCT_MSK_SET … #define R_BE_HAXI_IDCT … #define B_BE_HAXI_RRESP_ERR_IDCT … #define B_BE_HAXI_BRESP_ERR_IDCT … #define B_BE_RXDMA_ERR_FLAG_IDCT … #define B_BE_SET_FC_ERROR_FLAG_IDCT … #define B_BE__TXBD_LEN0_ERR_IDCT … #define B_BE__TXBD_4KBOUND_ERR_IDCT … #define B_BE_RXMDA_STUCK_IDCT … #define B_BE_TXMDA_STUCK_IDCT … #define R_BE_HCI_FC_CTRL … #define B_BE_WD_PAGE_MODE_MASK … #define B_BE_HCI_FC_CH14_FULL_COND_MASK … #define B_BE_HCI_FC_TWD_FULL_COND_MASK … #define B_BE_HCI_FC_CH12_FULL_COND_MASK … #define B_BE_HCI_FC_WP_CH811_FULL_COND_MASK … #define B_BE_HCI_FC_WP_CH07_FULL_COND_MASK … #define B_BE_HCI_FC_WD_FULL_COND_MASK … #define B_BE_HCI_FC_CH12_EN … #define B_BE_HCI_FC_MODE_MASK … #define B_BE_HCI_FC_EN … #define R_BE_CH_PAGE_CTRL … #define B_BE_PREC_PAGE_CH12_V1_MASK … #define B_BE_PREC_PAGE_CH011_V1_MASK … #define R_BE_CH0_PAGE_CTRL … #define B_BE_CH0_GRP … #define B_BE_CH0_MAX_PG_MASK … #define B_BE_CH0_MIN_PG_MASK … #define R_BE_CH0_PAGE_INFO … #define B_BE_CH0_AVAL_PG_MASK … #define B_BE_CH0_USE_PG_MASK … #define R_BE_PUB_PAGE_INFO3 … #define B_BE_G1_AVAL_PG_MASK … #define B_BE_G0_AVAL_PG_MASK … #define R_BE_PUB_PAGE_CTRL1 … #define B_BE_PUBPG_G1_MASK … #define B_BE_PUBPG_G0_MASK … #define R_BE_PUB_PAGE_CTRL2 … #define B_BE_PUBPG_ALL_MASK … #define R_BE_PUB_PAGE_INFO1 … #define B_BE_G1_USE_PG_MASK … #define B_BE_G0_USE_PG_MASK … #define R_BE_PUB_PAGE_INFO2 … #define B_BE_PUB_AVAL_PG_MASK … #define R_BE_WP_PAGE_CTRL1 … #define B_BE_PREC_PAGE_WP_CH811_MASK … #define B_BE_PREC_PAGE_WP_CH07_MASK … #define R_BE_WP_PAGE_CTRL2 … #define B_BE_WP_THRD_MASK … #define R_BE_WP_PAGE_INFO1 … #define B_BE_WP_AVAL_PG_MASK … #define R_BE_LTPC_T0_PATH0 … #define R_BE_LTPC_T0_PATH1 … #define R_BE_CMAC_SHARE_FUNC_EN … #define B_BE_CMAC_SHARE_CRPRT … #define B_BE_CMAC_SHARE_EN … #define B_BE_FORCE_BTCOEX_REG_GCKEN … #define B_BE_FORCE_CMAC_SHARE_COMMON_REG_GCKEN … #define B_BE_FORCE_CMAC_SHARE_REG_GCKEN … #define B_BE_RESPBA_EN … #define B_BE_ADDRSRCH_EN … #define B_BE_BTCOEX_EN … #define R_BE_CMAC_SHARE_ACQCHK_CFG_0 … #define B_BE_ACQCHK_ERR_FLAG_MASK … #define B_BE_R_ACQCHK_ENTRY_IDX_SEL_MASK … #define B_BE_MACID_ACQ_GRP1_CLR_P … #define B_BE_MACID_ACQ_GRP0_CLR_P … #define B_BE_R_MACID_ACQ_CHK_EN … #define R_BE_BT_BREAK_TABLE … #define R_BE_GNT_SW_CTRL … #define B_BE_WL_ACT2_VAL … #define B_BE_WL_ACT2_SWCTRL … #define B_BE_WL_ACT_VAL … #define B_BE_WL_ACT_SWCTRL … #define B_BE_GNT_BT_RX_BB1_VAL … #define B_BE_GNT_BT_RX_BB1_SWCTRL … #define B_BE_GNT_BT_TX_BB1_VAL … #define B_BE_GNT_BT_TX_BB1_SWCTRL … #define B_BE_GNT_BT_RX_BB0_VAL … #define B_BE_GNT_BT_RX_BB0_SWCTRL … #define B_BE_GNT_BT_TX_BB0_VAL … #define B_BE_GNT_BT_TX_BB0_SWCTRL … #define B_BE_GNT_WL_RX_VAL … #define B_BE_GNT_WL_RX_SWCTRL … #define B_BE_GNT_WL_TX_VAL … #define B_BE_GNT_WL_TX_SWCTRL … #define B_BE_GNT_BT_BB1_VAL … #define B_BE_GNT_BT_BB1_SWCTRL … #define B_BE_GNT_WL_BB1_VAL … #define B_BE_GNT_WL_BB1_SWCTRL … #define B_BE_GNT_BT_BB0_VAL … #define B_BE_GNT_BT_BB0_SWCTRL … #define B_BE_GNT_WL_BB0_VAL … #define B_BE_GNT_WL_BB0_SWCTRL … #define B_BE_GNT_WL_BB_PWR_VAL … #define B_BE_GNT_WL_BB_PWR_SWCTRL … #define R_BE_PWR_MACID_PATH_BASE … #define R_BE_PWR_MACID_LMT_BASE … #define R_BE_CMAC_FUNC_EN … #define R_BE_CMAC_FUNC_EN_C1 … #define B_BE_CMAC_CRPRT … #define B_BE_CMAC_EN … #define B_BE_CMAC_TXEN … #define B_BE_CMAC_RXEN … #define B_BE_FORCE_RESP_PKTCTL_GCKEN … #define B_BE_FORCE_SIGB_REG_GCKEN … #define B_BE_FORCE_POWER_REG_GCKEN … #define B_BE_FORCE_RMAC_REG_GCKEN … #define B_BE_FORCE_TRXPTCL_REG_GCKEN … #define B_BE_FORCE_TMAC_REG_GCKEN … #define B_BE_FORCE_CMAC_DMA_REG_GCKEN … #define B_BE_FORCE_PTCL_REG_GCKEN … #define B_BE_FORCE_SCHEDULER_RREG_GCKEN … #define B_BE_FORCE_CMAC_COMMON_REG_GCKEN … #define B_BE_FORCE_CMACREG_GCKEN … #define B_BE_TXTIME_EN … #define B_BE_RESP_PKTCTL_EN … #define B_BE_SIGB_EN … #define B_BE_PHYINTF_EN … #define B_BE_CMAC_DMA_EN … #define B_BE_PTCLTOP_EN … #define B_BE_SCHEDULER_EN … #define B_BE_TMAC_EN … #define B_BE_RMAC_EN … #define B_BE_CMAC_FUNC_EN_SET … #define R_BE_CK_EN … #define R_BE_CK_EN_C1 … #define B_BE_CMAC_CKEN … #define B_BE_BCN_P1_P4_CKEN … #define B_BE_BCN_P0MB1_15_CKEN … #define B_BE_TXTIME_CKEN … #define B_BE_RESP_PKTCTL_CKEN … #define B_BE_SIGB_CKEN … #define B_BE_PHYINTF_CKEN … #define B_BE_CMAC_DMA_CKEN … #define B_BE_PTCLTOP_CKEN … #define B_BE_SCHEDULER_CKEN … #define B_BE_TMAC_CKEN … #define B_BE_RMAC_CKEN … #define B_BE_CK_EN_SET … #define R_BE_WMAC_RFMOD … #define R_BE_WMAC_RFMOD_C1 … #define B_BE_CMAC_ASSERTION … #define B_BE_WMAC_RFMOD_MASK … #define BE_WMAC_RFMOD_20M … #define BE_WMAC_RFMOD_40M … #define BE_WMAC_RFMOD_80M … #define BE_WMAC_RFMOD_160M … #define BE_WMAC_RFMOD_320M … #define R_BE_TX_SUB_BAND_VALUE … #define R_BE_TX_SUB_BAND_VALUE_C1 … #define B_BE_PRI20_BITMAP_MASK … #define BE_PRI20_BITMAP_MAX … #define B_BE_TXSB_160M_MASK … #define S_BE_TXSB_160M_0 … #define S_BE_TXSB_160M_1 … #define B_BE_TXSB_80M_MASK … #define S_BE_TXSB_80M_0 … #define S_BE_TXSB_80M_2 … #define S_BE_TXSB_80M_4 … #define B_BE_TXSB_40M_MASK … #define S_BE_TXSB_40M_0 … #define S_BE_TXSB_40M_1 … #define S_BE_TXSB_40M_4 … #define B_BE_TXSB_20M_MASK … #define S_BE_TXSB_20M_8 … #define S_BE_TXSB_20M_4 … #define S_BE_TXSB_20M_2 … #define R_BE_PTCL_RRSR0 … #define R_BE_PTCL_RRSR0_C1 … #define B_BE_RRSR_HE_MASK … #define B_BE_RRSR_VHT_MASK … #define B_BE_RRSR_HT_MASK … #define B_BE_RRSR_OFDM_MASK … #define R_BE_PTCL_RRSR1 … #define R_BE_PTCL_RRSR1_C1 … #define B_BE_RRSR_EHT_MASK … #define B_BE_RRSR_RATE_EN_MASK … #define B_BE_RSC_MASK … #define B_BE_RRSR_CCK_MASK … #define R_BE_CMAC_ERR_IMR … #define R_BE_CMAC_ERR_IMR_C1 … #define B_BE_CMAC_FW_ERR_IDCT_EN … #define B_BE_PTCL_TX_IDLETO_IDCT_EN … #define B_BE_WMAC_RX_IDLETO_IDCT_EN … #define B_BE_WMAC_TX_ERR_IND_EN … #define B_BE_WMAC_RX_ERR_IND_EN … #define B_BE_TXPWR_CTRL_ERR_IND_EN … #define B_BE_PHYINTF_ERR_IND_EN … #define B_BE_DMA_TOP_ERR_IND_EN … #define B_BE_RESP_PKTCTL_ERR_IND_EN … #define B_BE_PTCL_TOP_ERR_IND_EN … #define B_BE_SCHEDULE_TOP_ERR_IND_EN … #define R_BE_CMAC_ERR_ISR … #define R_BE_CMAC_ERR_ISR_C1 … #define B_BE_CMAC_FW_ERR_IDCT … #define B_BE_PTCL_TX_IDLETO_IDCT … #define B_BE_WMAC_RX_IDLETO_IDCT … #define B_BE_WMAC_TX_ERR_IND … #define B_BE_WMAC_RX_ERR_IND … #define B_BE_TXPWR_CTRL_ERR_IND … #define B_BE_PHYINTF_ERR_IND … #define B_BE_DMA_TOP_ERR_IND … #define B_BE_RESP_PKTCTL_ERR_IDCT … #define B_BE_PTCL_TOP_ERR_IND … #define B_BE_SCHEDULE_TOP_ERR_IND … #define R_BE_SER_L0_DBG_CNT … #define R_BE_SER_L0_DBG_CNT_C1 … #define B_BE_SER_L0_PHYINTF_CNT_MASK … #define B_BE_SER_L0_DMA_CNT_MASK … #define B_BE_SER_L0_PTCL_CNT_MASK … #define B_BE_SER_L0_SCH_CNT_MASK … #define R_BE_SER_L0_DBG_CNT1 … #define R_BE_SER_L0_DBG_CNT1_C1 … #define B_BE_SER_L0_TMAC_COUNTER_MASK … #define B_BE_SER_L0_RMAC_COUNTER_MASK … #define B_BE_SER_L0_TXPWR_COUNTER_MASK … #define R_BE_SER_L0_DBG_CNT2 … #define R_BE_SER_L0_DBG_CNT2_C1 … #define R_BE_SER_L0_DBG_CNT3 … #define R_BE_SER_L0_DBG_CNT3_C1 … #define B_BE_SER_L0_SUBMODULE_BIT31_CNT … #define B_BE_SER_L0_SUBMODULE_BIT30_CNT … #define B_BE_SER_L0_SUBMODULE_BIT29_CNT … #define B_BE_SER_L0_SUBMODULE_BIT28_CNT … #define B_BE_SER_L0_SUBMODULE_BIT27_CNT … #define B_BE_SER_L0_SUBMODULE_BIT26_CNT … #define B_BE_SER_L0_SUBMODULE_BIT25_CNT … #define B_BE_SER_L0_SUBMODULE_BIT24_CNT … #define B_BE_SER_L0_SUBMODULE_BIT23_CNT … #define B_BE_SER_L0_SUBMODULE_BIT22_CNT … #define B_BE_SER_L0_SUBMODULE_BIT21_CNT … #define B_BE_SER_L0_SUBMODULE_BIT20_CNT … #define B_BE_SER_L0_SUBMODULE_BIT19_CNT … #define B_BE_SER_L0_SUBMODULE_BIT18_CNT … #define B_BE_SER_L0_SUBMODULE_BIT17_CNT … #define B_BE_SER_L0_SUBMODULE_BIT16_CNT … #define B_BE_SER_L0_SUBMODULE_BIT15_CNT … #define B_BE_SER_L0_SUBMODULE_BIT14_CNT … #define B_BE_SER_L0_SUBMODULE_BIT13_CNT … #define B_BE_SER_L0_SUBMODULE_BIT12_CNT … #define B_BE_SER_L0_SUBMODULE_BIT11_CNT … #define B_BE_SER_L0_SUBMODULE_BIT10_CNT … #define B_BE_SER_L0_SUBMODULE_BIT9_CNT … #define B_BE_SER_L0_SUBMODULE_BIT8_CNT … #define B_BE_SER_L0_SUBMODULE_BIT7_CNT … #define B_BE_SER_L0_SUBMODULE_BIT6_CNT … #define B_BE_SER_L0_SUBMODULE_BIT5_CNT … #define B_BE_SER_L0_SUBMODULE_BIT4_CNT … #define B_BE_SER_L0_SUBMODULE_BIT3_CNT … #define B_BE_SER_L0_SUBMODULE_BIT2_CNT … #define B_BE_SER_L0_SUBMODULE_BIT1_CNT … #define B_BE_SER_L0_SUBMODULE_BIT0_CNT … #define R_BE_PORT_0_TSF_SYNC … #define R_BE_PORT_0_TSF_SYNC_C1 … #define B_BE_P0_SYNC_NOW_P … #define B_BE_P0_SYNC_ONCE_P … #define B_BE_P0_AUTO_SYNC … #define B_BE_P0_SYNC_PORT_SRC_SEL_MASK … #define B_BE_P0_TSFTR_SYNC_OFFSET_MASK … #define R_BE_EDCA_BCNQ_PARAM … #define R_BE_EDCA_BCNQ_PARAM_C1 … #define B_BE_BCNQ_CW_MASK … #define B_BE_BCNQ_AIFS_MASK … #define BCN_IFS_25US … #define B_BE_PIFS_MASK … #define B_BE_FORCE_BCN_IFS_MASK … #define R_BE_PREBKF_CFG_0 … #define R_BE_PREBKF_CFG_0_C1 … #define B_BE_100NS_TIME_MASK … #define B_BE_RX_AIR_END_TIME_MASK … #define B_BE_MACTX_LATENCY_MASK … #define B_BE_PREBKF_TIME_MASK … #define R_BE_PREBKF_CFG_1 … #define R_BE_PREBKF_CFG_1_C1 … #define B_BE_SIFS_TIMEOUT_TB_AGGR_MASK … #define B_BE_SIFS_PREBKF_MASK … #define B_BE_SIFS_TIMEOUT_T2_MASK … #define B_BE_SIFS_MACTXEN_T1_MASK … #define R_BE_CCA_CFG_0 … #define R_BE_CCA_CFG_0_C1 … #define B_BE_R_SIFS_AGGR_TIME_V1_MASK … #define B_BE_EDCCA_SEC160_EN … #define B_BE_EDCCA_SEC80_EN … #define B_BE_EDCCA_SEC40_EN … #define B_BE_EDCCA_SEC20_EN … #define B_BE_SEC160_EN … #define B_BE_CCA_BITMAP_EN … #define B_BE_TXPKTCTL_RST_EDCA_EN … #define B_BE_WMAC_RST_EDCA_EN … #define B_BE_TXFAIL_BRK_TXOP_EN … #define B_BE_EDCCA_PER20_BITMAP_SIFS_EN … #define B_BE_NO_GNT_WL_BRK_TXOP_EN … #define B_BE_NAV_BRK_TXOP_EN … #define B_BE_TX_NAV_EN … #define B_BE_BCN_IGNORE_EDCCA … #define B_BE_NO_GNT_WL_EN … #define B_BE_EDCCA_EN … #define B_BE_SEC80_EN … #define B_BE_SEC40_EN … #define B_BE_SEC20_EN … #define B_BE_CCA_EN … #define R_BE_CTN_CFG_0 … #define R_BE_CTN_CFG_0_C1 … #define B_BE_OTHER_LINK_BKF_BLK_TX_THD_MASK … #define B_BE_CCK_SIFS_COMP_MASK … #define B_BE_PIFS_TIMEUNIT_MASK … #define B_BE_PREBKF_TIME_NONAC_MASK … #define B_BE_SR_TX_EN … #define B_BE_NAV_BLK_MGQ … #define B_BE_NAV_BLK_HGQ … #define R_BE_MUEDCA_BE_PARAM_0 … #define R_BE_MUEDCA_BK_PARAM_0 … #define R_BE_MUEDCA_VI_PARAM_0 … #define R_BE_MUEDCA_VO_PARAM_0 … #define R_BE_MUEDCA_EN … #define R_BE_MUEDCA_EN_C1 … #define B_BE_SIFS_TIMEOUT_TB_T2_MASK … #define B_BE_SIFS_MACTXEN_TB_T1_MASK … #define B_BE_MUEDCA_WMM_SEL … #define B_BE_SET_MUEDCATIMER_TF_MASK … #define B_BE_SET_MUEDCATIMER_TF_0 … #define B_BE_MUEDCA_EN_MASK … #define B_BE_MUEDCA_EN_0 … #define R_BE_CTN_DRV_TXEN … #define R_BE_CTN_DRV_TXEN_C1 … #define B_BE_CTN_TXEN_TWT_3 … #define B_BE_CTN_TXEN_TWT_2 … #define B_BE_CTN_TXEN_TWT_1 … #define B_BE_CTN_TXEN_TWT_0 … #define B_BE_CTN_TXEN_ULQ … #define B_BE_CTN_TXEN_BCNQ … #define B_BE_CTN_TXEN_HGQ … #define B_BE_CTN_TXEN_CPUMGQ … #define B_BE_CTN_TXEN_MGQ1 … #define B_BE_CTN_TXEN_MGQ … #define B_BE_CTN_TXEN_VO_1 … #define B_BE_CTN_TXEN_VI_1 … #define B_BE_CTN_TXEN_BK_1 … #define B_BE_CTN_TXEN_BE_1 … #define B_BE_CTN_TXEN_VO_0 … #define B_BE_CTN_TXEN_VI_0 … #define B_BE_CTN_TXEN_BK_0 … #define B_BE_CTN_TXEN_BE_0 … #define B_BE_CTN_TXEN_ALL_MASK … #define R_BE_TB_CHK_CCA_NAV … #define R_BE_TB_CHK_CCA_NAV_C1 … #define B_BE_TB_CHK_TX_NAV … #define B_BE_TB_CHK_INTRA_NAV … #define B_BE_TB_CHK_BASIC_NAV … #define B_BE_TB_CHK_NO_GNT_WL … #define B_BE_TB_CHK_EDCCA_S160 … #define B_BE_TB_CHK_EDCCA_S80 … #define B_BE_TB_CHK_EDCCA_S40 … #define B_BE_TB_CHK_EDCCA_S20 … #define B_BE_TB_CHK_CCA_S160 … #define B_BE_TB_CHK_CCA_S80 … #define B_BE_TB_CHK_CCA_S40 … #define B_BE_TB_CHK_CCA_S20 … #define B_BE_TB_CHK_EDCCA_BITMAP … #define B_BE_TB_CHK_CCA_BITMAP … #define B_BE_TB_CHK_EDCCA_P20 … #define B_BE_TB_CHK_CCA_P20 … #define R_BE_HE_SIFS_CHK_CCA_NAV … #define R_BE_HE_SIFS_CHK_CCA_NAV_C1 … #define B_BE_HE_SIFS_CHK_TX_NAV … #define B_BE_HE_SIFS_CHK_INTRA_NAV … #define B_BE_HE_SIFS_CHK_BASIC_NAV … #define B_BE_HE_SIFS_CHK_NO_GNT_WL … #define B_BE_HE_SIFS_CHK_EDCCA_S160 … #define B_BE_HE_SIFS_CHK_EDCCA_S80 … #define B_BE_HE_SIFS_CHK_EDCCA_S40 … #define B_BE_HE_SIFS_CHK_EDCCA_S20 … #define B_BE_HE_SIFS_CHK_CCA_S160 … #define B_BE_HE_SIFS_CHK_CCA_S80 … #define B_BE_HE_SIFS_CHK_CCA_S40 … #define B_BE_HE_SIFS_CHK_CCA_S20 … #define B_BE_HE_SIFS_CHK_EDCCA_BITMAP … #define B_BE_HE_SIFS_CHK_CCA_BITMAP … #define B_BE_HE_SIFS_CHK_EDCCA_P20 … #define B_BE_HE_SIFS_CHK_CCA_P20 … #define R_BE_HE_CTN_CHK_CCA_NAV … #define R_BE_HE_CTN_CHK_CCA_NAV_C1 … #define B_BE_HE_CTN_CHK_TX_NAV … #define B_BE_HE_CTN_CHK_INTRA_NAV … #define B_BE_HE_CTN_CHK_BASIC_NAV … #define B_BE_HE_CTN_CHK_NO_GNT_WL … #define B_BE_HE_CTN_CHK_EDCCA_S160 … #define B_BE_HE_CTN_CHK_EDCCA_S80 … #define B_BE_HE_CTN_CHK_EDCCA_S40 … #define B_BE_HE_CTN_CHK_EDCCA_S20 … #define B_BE_HE_CTN_CHK_CCA_S160 … #define B_BE_HE_CTN_CHK_CCA_S80 … #define B_BE_HE_CTN_CHK_CCA_S40 … #define B_BE_HE_CTN_CHK_CCA_S20 … #define B_BE_HE_CTN_CHK_EDCCA_BITMAP … #define B_BE_HE_CTN_CHK_CCA_BITMAP … #define B_BE_HE_CTN_CHK_EDCCA_P20 … #define B_BE_HE_CTN_CHK_CCA_P20 … #define R_BE_SCHEDULE_ERR_IMR … #define R_BE_SCHEDULE_ERR_IMR_C1 … #define B_BE_FSM_TIMEOUT_ERR_INT_EN … #define B_BE_SCHEDULE_ERR_IMR_CLR … #define B_BE_SCHEDULE_ERR_IMR_SET … #define R_BE_SCHEDULE_ERR_ISR … #define R_BE_SCHEDULE_ERR_ISR_C1 … #define B_BE_SORT_NON_IDLE_ERR_INT … #define B_BE_FSM_TIMEOUT_ERR_INT … #define R_BE_PORT_CFG_P0 … #define R_BE_PORT_CFG_P0_C1 … #define B_BE_BCN_ERLY_SORT_EN_P0 … #define B_BE_PROHIB_END_CAL_EN_P0 … #define B_BE_BRK_SETUP_P0 … #define B_BE_TBTT_UPD_SHIFT_SEL_P0 … #define B_BE_BCN_DROP_ALLOW_P0 … #define B_BE_TBTT_PROHIB_EN_P0 … #define B_BE_BCNTX_EN_P0 … #define B_BE_NET_TYPE_P0_MASK … #define B_BE_BCN_FORCETX_EN_P0 … #define B_BE_TXBCN_BTCCA_EN_P0 … #define B_BE_BCNERR_CNT_EN_P0 … #define B_BE_BCN_AGRES_P0 … #define B_BE_TSFTR_RST_P0 … #define B_BE_RX_BSSID_FIT_EN_P0 … #define B_BE_TSF_UDT_EN_P0 … #define B_BE_PORT_FUNC_EN_P0 … #define B_BE_TXBCN_RPT_EN_P0 … #define B_BE_RXBCN_RPT_EN_P0 … #define R_BE_TBTT_PROHIB_P0 … #define R_BE_TBTT_PROHIB_P0_C1 … #define B_BE_TBTT_HOLD_P0_MASK … #define B_BE_TBTT_SETUP_P0_MASK … #define R_BE_BCN_AREA_P0 … #define R_BE_BCN_AREA_P0_C1 … #define B_BE_BCN_MSK_AREA_P0_MSK … #define B_BE_BCN_CTN_AREA_P0_MASK … #define R_BE_BCNERLYINT_CFG_P0 … #define R_BE_BCNERLYINT_CFG_P0_C1 … #define B_BE_BCNERLY_P0_MASK … #define R_BE_TBTTERLYINT_CFG_P0 … #define R_BE_TBTTERLYINT_CFG_P0_C1 … #define B_BE_TBTTERLY_P0_MASK … #define R_BE_TBTT_AGG_P0 … #define R_BE_TBTT_AGG_P0_C1 … #define B_BE_TBTT_AGG_NUM_P0_MASK … #define R_BE_BCN_SPACE_CFG_P0 … #define R_BE_BCN_SPACE_CFG_P0_C1 … #define B_BE_SUB_BCN_SPACE_P0_MASK … #define B_BE_BCN_SPACE_P0_MASK … #define R_BE_BCN_FORCETX_P0 … #define R_BE_BCN_FORCETX_P0_C1 … #define B_BE_FORCE_BCN_NUM_P0_MASK … #define B_BE_BCN_MAX_ERR_P0_MASK … #define R_BE_BCN_ERR_CNT_P0 … #define R_BE_BCN_ERR_CNT_P0_C1 … #define B_BE_BCN_ERR_CNT_SUM_P0_MASK … #define B_BE_BCN_ERR_CNT_NAV_P0_MASK … #define B_BE_BCN_ERR_CNT_EDCCA_P0_MASK … #define B_BE_BCN_ERR_CNT_CCA_P0_MASK … #define R_BE_BCN_ERR_FLAG_P0 … #define R_BE_BCN_ERR_FLAG_P0_C1 … #define B_BE_BCN_ERR_FLAG_SRCHEND_P0 … #define B_BE_BCN_ERR_FLAG_INVALID_P0 … #define B_BE_BCN_ERR_FLAG_CMP_P0 … #define B_BE_BCN_ERR_FLAG_LOCK_P0 … #define R_BE_DTIM_CTRL_P0 … #define R_BE_DTIM_CTRL_P0_C1 … #define B_BE_DTIM_NUM_P0_MASK … #define B_BE_DTIM_CURRCNT_P0_MASK … #define R_BE_TBTT_SHIFT_P0 … #define R_BE_TBTT_SHIFT_P0_C1 … #define B_BE_TBTT_SHIFT_OFST_P0_SH … #define B_BE_TBTT_SHIFT_OFST_P0_MSK … #define R_BE_BCN_CNT_TMR_P0 … #define R_BE_BCN_CNT_TMR_P0_C1 … #define B_BE_BCN_CNT_TMR_P0_MASK … #define R_BE_TSFTR_LOW_P0 … #define R_BE_TSFTR_LOW_P0_C1 … #define B_BE_TSFTR_LOW_P0_MASK … #define R_BE_TSFTR_HIGH_P0 … #define R_BE_TSFTR_HIGH_P0_C1 … #define B_BE_TSFTR_HIGH_P0_MASK … #define R_BE_BCN_DROP_ALL0 … #define R_BE_MBSSID_CTRL … #define R_BE_MBSSID_CTRL_C1 … #define B_BE_MBSSID_MODE_SEL … #define B_BE_P0MB_NUM_MASK … #define B_BE_P0MB15_EN … #define B_BE_P0MB14_EN … #define B_BE_P0MB13_EN … #define B_BE_P0MB12_EN … #define B_BE_P0MB11_EN … #define B_BE_P0MB10_EN … #define B_BE_P0MB9_EN … #define B_BE_P0MB8_EN … #define B_BE_P0MB7_EN … #define B_BE_P0MB6_EN … #define B_BE_P0MB5_EN … #define B_BE_P0MB4_EN … #define B_BE_P0MB3_EN … #define B_BE_P0MB2_EN … #define B_BE_P0MB1_EN … #define R_BE_P0MB_HGQ_WINDOW_CFG_0 … #define R_BE_P0MB_HGQ_WINDOW_CFG_0_C1 … #define R_BE_PORT_HGQ_WINDOW_CFG … #define R_BE_PORT_HGQ_WINDOW_CFG_C1 … #define R_BE_PTCL_COMMON_SETTING_0 … #define R_BE_PTCL_COMMON_SETTING_0_C1 … #define B_BE_PCIE_MODE_MASK … #define B_BE_CPUMGQ_LIFETIME_EN … #define B_BE_MGQ_LIFETIME_EN … #define B_BE_LIFETIME_EN … #define B_BE_DIS_PTCL_CLK_GATING … #define B_BE_PTCL_TRIGGER_SS_EN_UL … #define B_BE_PTCL_TRIGGER_SS_EN_1 … #define B_BE_PTCL_TRIGGER_SS_EN_0 … #define B_BE_CMAC_TX_MODE_1 … #define B_BE_CMAC_TX_MODE_0 … #define R_BE_TB_PPDU_CTRL … #define R_BE_TB_PPDU_CTRL_C1 … #define B_BE_TB_PPDU_BK_DIS … #define B_BE_TB_PPDU_BE_DIS … #define B_BE_TB_PPDU_VI_DIS … #define B_BE_TB_PPDU_VO_DIS … #define B_BE_QOSNULL_UPD_MUEDCA_EN … #define B_BE_TB_BYPASS_TXPWR … #define B_BE_SW_PREFER_AC_MASK … #define R_BE_AMPDU_AGG_LIMIT … #define R_BE_AMPDU_AGG_LIMIT_C1 … #define B_BE_AMPDU_MAX_TIME_MASK … #define AMPDU_MAX_TIME … #define B_BE_RA_TRY_RATE_AGG_LMT_MASK … #define B_BE_RTS_MAX_AGG_NUM_MASK … #define B_BE_MAX_AGG_NUM_MASK … #define R_BE_AGG_LEN_HT_0 … #define R_BE_AGG_LEN_HT_0_C1 … #define B_BE_AMPDU_MAX_LEN_HT_MASK … #define B_BE_RTS_TXTIME_TH_MASK … #define B_BE_RTS_LEN_TH_MASK … #define R_BE_SIFS_SETTING … #define R_BE_SIFS_SETTING_C1 … #define B_BE_HW_CTS2SELF_PKT_LEN_TH_MASK … #define B_BE_HW_CTS2SELF_PKT_LEN_TH_TWW_MASK … #define B_BE_HW_CTS2SELF_EN … #define B_BE_SPEC_SIFS_OFDM_PTCL_MASK … #define B_BE_SPEC_SIFS_CCK_PTCL_MASK … #define R_BE_TXRATE_CHK … #define R_BE_TXRATE_CHK_C1 … #define B_BE_LATENCY_PADDING_PKT_TH_MASK … #define B_BE_PLCP_FETCH_BUFF_MASK … #define B_BE_OFDM_CCK_ERR_PROC … #define B_BE_PKT_LAST_TX … #define B_BE_BAND_MODE … #define B_BE_MAX_TXNSS_MASK … #define B_BE_RTS_LIMIT_IN_OFDM6 … #define B_BE_CHECK_CCK_EN … #define R_BE_MBSSID_DROP_0 … #define R_BE_MBSSID_DROP_0_C1 … #define B_BE_GI_LTF_FB_SEL … #define B_BE_RATE_SEL_MASK … #define B_BE_PORT_DROP_4_0_MASK … #define B_BE_MBSSID_DROP_15_0_MASK … #define R_BE_BT_PLT … #define R_BE_BT_PLT_C1 … #define B_BE_BT_PLT_PKT_CNT_MASK … #define B_BE_BT_PLT_RST … #define B_BE_PLT_EN … #define B_BE_RX_PLT_GNT_LTE_RX … #define B_BE_RX_PLT_GNT_BT_RX … #define B_BE_RX_PLT_GNT_BT_TX … #define B_BE_RX_PLT_GNT_WL … #define B_BE_TX_PLT_GNT_LTE_RX … #define B_BE_TX_PLT_GNT_BT_RX … #define B_BE_TX_PLT_GNT_BT_TX … #define B_BE_TX_PLT_GNT_WL … #define R_BE_PTCL_BSS_COLOR_0 … #define R_BE_PTCL_BSS_COLOR_0_C1 … #define B_BE_BSS_COLOB_BE_PORT_3_MASK … #define B_BE_BSS_COLOB_BE_PORT_2_MASK … #define B_BE_BSS_COLOB_BE_PORT_1_MASK … #define B_BE_BSS_COLOB_BE_PORT_0_MASK … #define R_BE_PTCL_BSS_COLOR_1 … #define R_BE_PTCL_BSS_COLOR_1_C1 … #define B_BE_BSS_COLOB_BE_PORT_4_MASK … #define R_BE_PTCL_IMR_2 … #define R_BE_PTCL_IMR_2_C1 … #define B_BE_NO_TRX_TIMEOUT_IMR … #define B_BE_TX_IDLE_TIMEOUT_IMR … #define B_BE_PTCL_IMR_2_CLR … #define B_BE_PTCL_IMR_2_SET … #define R_BE_PTCL_IMR0 … #define R_BE_PTCL_IMR0_C1 … #define B_BE_PTCL_ERROR_FLAG_IMR … #define B_BE_FSM1_TIMEOUT_ERR_INT_EN … #define B_BE_FSM_TIMEOUT_ERR_INT_EN … #define B_BE_PTCL_IMR0_CLR … #define B_BE_PTCL_IMR0_SET … #define R_BE_PTCL_ISR0 … #define R_BE_PTCL_ISR0_C1 … #define B_BE_PTCL_ERROR_FLAG_ISR … #define B_BE_FSM1_TIMEOUT_ERR … #define B_BE_FSM_TIMEOUT_ERR … #define R_BE_PTCL_IMR1 … #define R_BE_PTCL_IMR1_C1 … #define B_BE_F2PCMD_PKTID_IMR … #define B_BE_F2PCMD_RD_PKTID_IMR … #define B_BE_F2PCMD_ASSIGN_PKTID_IMR … #define B_BE_F2PCMD_USER_ALLC_IMR … #define B_BE_RX_SPF_U0_PKTID_IMR … #define B_BE_TX_SPF_U1_PKTID_IMR … #define B_BE_TX_SPF_U2_PKTID_IMR … #define B_BE_TX_SPF_U3_PKTID_IMR … #define B_BE_TX_RECORD_PKTID_IMR … #define B_BE_TWTSP_QSEL_IMR … #define B_BE_F2P_RLS_CTN_SEL_IMR … #define B_BE_BCNQ_ORDER_IMR … #define B_BE_Q_PKTID_IMR … #define B_BE_D_PKTID_IMR … #define B_BE_TXPRT_FULL_DROP_IMR … #define B_BE_F2PCMDRPT_FULL_DROP_IMR … #define B_BE_PTCL_IMR1_CLR … #define B_BE_PTCL_IMR1_SET … #define R_BE_PTCL_ISR1 … #define R_BE_PTCL_ISR1_C1 … #define B_BE_F2PCMD_PKTID_ERR … #define B_BE_F2PCMD_RD_PKTID_ERR … #define B_BE_F2PCMD_ASSIGN_PKTID_ERR … #define B_BE_F2PCMD_USER_ALLC_ERR … #define B_BE_RX_SPF_U0_PKTID_ERR … #define B_BE_TX_SPF_U1_PKTID_ERR … #define B_BE_TX_SPF_U2_PKTID_ERR … #define B_BE_TX_SPF_U3_PKTID_ERR … #define B_BE_TX_RECORD_PKTID_ERR … #define B_BE_TWTSP_QSEL_ERR … #define B_BE_F2P_RLS_CTN_SEL_ERR … #define B_BE_BCNQ_ORDER_ERR … #define B_BE_Q_PKTID_ERR … #define B_BE_D_PKTID_ERR … #define B_BE_TXPRT_FULL_DROP_ERR … #define B_BE_F2PCMDRPT_FULL_DROP_ERR … #define R_BE_PTCL_FSM_MON … #define R_BE_PTCL_FSM_MON_C1 … #define B_BE_PTCL_FSM2_TO_MODE … #define B_BE_PTCL_FSM2_TO_THR_MASK … #define B_BE_PTCL_FSM1_TO_MODE … #define B_BE_PTCL_FSM1_TO_THR_MASK … #define B_BE_PTCL_FSM0_TO_MODE … #define B_BE_PTCL_FSM0_TO_THR_MASK … #define B_BE_PTCL_TX_ARB_TO_MODE … #define B_BE_PTCL_TX_ARB_TO_THR_MASK … #define R_BE_PTCL_TX_CTN_SEL … #define R_BE_PTCL_TX_CTN_SEL_C1 … #define B_BE_PTCL_TXOP_STAT … #define B_BE_PTCL_BUSY … #define B_BE_PTCL_DROP … #define B_BE_PTCL_TX_QUEUE_IDX_MASK … #define R_BE_PTCL_DBG_INFO … #define R_BE_PTCL_DBG … #define R_BE_RX_ERROR_FLAG … #define R_BE_RX_ERROR_FLAG_C1 … #define B_BE_RX_CSI_NOT_RELEASE_ERROR … #define B_BE_RX_GET_NULL_PKT_ERROR … #define B_BE_RX_RU0_FSM_HANG_ERROR … #define B_BE_RX_RU1_FSM_HANG_ERROR … #define B_BE_RX_RU2_FSM_HANG_ERROR … #define B_BE_RX_RU3_FSM_HANG_ERROR … #define B_BE_RX_RU4_FSM_HANG_ERROR … #define B_BE_RX_RU5_FSM_HANG_ERROR … #define B_BE_RX_RU6_FSM_HANG_ERROR … #define B_BE_RX_RU7_FSM_HANG_ERROR … #define B_BE_RX_RXSTS_FSM_HANG_ERROR … #define B_BE_RX_CSI_FSM_HANG_ERROR … #define B_BE_RX_TXRPT_FSM_HANG_ERROR … #define B_BE_RX_F2PCMD_FSM_HANG_ERROR … #define B_BE_RX_RU0_ZERO_LENGTH_ERROR … #define B_BE_RX_RU1_ZERO_LENGTH_ERROR … #define B_BE_RX_RU2_ZERO_LENGTH_ERROR … #define B_BE_RX_RU3_ZERO_LENGTH_ERROR … #define B_BE_RX_RU4_ZERO_LENGTH_ERROR … #define B_BE_RX_RU5_ZERO_LENGTH_ERROR … #define B_BE_RX_RU6_ZERO_LENGTH_ERROR … #define B_BE_RX_RU7_ZERO_LENGTH_ERROR … #define B_BE_RX_RXSTS_ZERO_LENGTH_ERROR … #define B_BE_RX_CSI_ZERO_LENGTH_ERROR … #define B_BE_PLE_DATA_OPT_FSM_HANG … #define B_BE_PLE_RXDATA_REQUEST_BUFFER_FSM_HANG … #define B_BE_PLE_TXRPT_REQUEST_BUFFER_FSM_HANG … #define B_BE_PLE_WD_OPT_FSM_HANG … #define B_BE_PLE_ENQ_FSM_HANG … #define B_BE_RXDATA_ENQUE_ORDER_ERROR … #define B_BE_RXSTS_ENQUE_ORDER_ERROR … #define B_BE_RX_CSI_PKT_NUM_ERROR … #define R_BE_RX_ERROR_FLAG_IMR … #define R_BE_RX_ERROR_FLAG_IMR_C1 … #define B_BE_RX_CSI_NOT_RELEASE_ERROR_IMR … #define B_BE_RX_GET_NULL_PKT_ERROR_IMR … #define B_BE_RX_RU0_FSM_HANG_ERROR_IMR … #define B_BE_RX_RU1_FSM_HANG_ERROR_IMR … #define B_BE_RX_RU2_FSM_HANG_ERROR_IMR … #define B_BE_RX_RU3_FSM_HANG_ERROR_IMR … #define B_BE_RX_RU4_FSM_HANG_ERROR_IMR … #define B_BE_RX_RU5_FSM_HANG_ERROR_IMR … #define B_BE_RX_RU6_FSM_HANG_ERROR_IMR … #define B_BE_RX_RU7_FSM_HANG_ERROR_IMR … #define B_BE_RX_RXSTS_FSM_HANG_ERROR_IMR … #define B_BE_RX_CSI_FSM_HANG_ERROR_IMR … #define B_BE_RX_TXRPT_FSM_HANG_ERROR_IMR … #define B_BE_RX_F2PCMD_FSM_HANG_ERROR_IMR … #define B_BE_RX_RU0_ZERO_LENGTH_ERROR_IMR … #define B_BE_RX_RU1_ZERO_LENGTH_ERROR_IMR … #define B_BE_RX_RU2_ZERO_LENGTH_ERROR_IMR … #define B_BE_RX_RU3_ZERO_LENGTH_ERROR_IMR … #define B_BE_RX_RU4_ZERO_LENGTH_ERROR_IMR … #define B_BE_RX_RU5_ZERO_LENGTH_ERROR_IMR … #define B_BE_RX_RU6_ZERO_LENGTH_ERROR_IMR … #define B_BE_RX_RU7_ZERO_LENGTH_ERROR_IMR … #define B_BE_RX_RXSTS_ZERO_LENGTH_ERROR_IMR … #define B_BE_RX_CSI_ZERO_LENGTH_ERROR_IMR … #define B_BE_PLE_DATA_OPT_FSM_HANG_IMR … #define B_BE_PLE_RXDATA_REQUEST_BUFFER_FSM_HANG_IMR … #define B_BE_PLE_TXRPT_REQUEST_BUFFER_FSM_HANG_IMR … #define B_BE_PLE_WD_OPT_FSM_HANG_IMR … #define B_BE_PLE_ENQ_FSM_HANG_IMR … #define B_BE_RXDATA_ENQUE_ORDER_ERROR_IMR … #define B_BE_RXSTS_ENQUE_ORDER_ERROR_IMR … #define B_BE_RX_CSI_PKT_NUM_ERROR_IMR … #define B_BE_RX_ERROR_FLAG_IMR_CLR … #define B_BE_RX_ERROR_FLAG_IMR_SET … #define R_BE_RX_CTRL_1 … #define R_BE_RX_CTRL_1_C1 … #define B_BE_RXDMA_TXRPT_QUEUE_ID_SW_MASK … #define B_BE_RXDMA_F2PCMDRPT_QUEUE_ID_SW_MASK … #define B_BE_RXDMA_TXRPT_PORT_ID_SW_MASK … #define B_BE_RXDMA_F2PCMDRPT_PORT_ID_SW_MASK … #define B_BE_DBG_SEL_MASK … #define WLCPU_RXCH2_QID … #define R_BE_TX_ERROR_FLAG … #define R_BE_TX_ERROR_FLAG_C1 … #define B_BE_TX_RU0_FSM_HANG_ERROR … #define B_BE_TX_RU1_FSM_HANG_ERROR … #define B_BE_TX_RU2_FSM_HANG_ERROR … #define B_BE_TX_RU3_FSM_HANG_ERROR … #define B_BE_TX_RU4_FSM_HANG_ERROR … #define B_BE_TX_RU5_FSM_HANG_ERROR … #define B_BE_TX_RU6_FSM_HANG_ERROR … #define B_BE_TX_RU7_FSM_HANG_ERROR … #define B_BE_TX_RU8_FSM_HANG_ERROR … #define B_BE_TX_RU9_FSM_HANG_ERROR … #define B_BE_TX_RU10_FSM_HANG_ERROR … #define B_BE_TX_RU11_FSM_HANG_ERROR … #define B_BE_TX_RU12_FSM_HANG_ERROR … #define B_BE_TX_RU13_FSM_HANG_ERROR … #define B_BE_TX_RU14_FSM_HANG_ERROR … #define B_BE_TX_RU15_FSM_HANG_ERROR … #define B_BE_TX_CSI_FSM_HANG_ERROR … #define B_BE_TX_WD_PLD_ID_FSM_HANG_ERROR … #define R_BE_TX_ERROR_FLAG_IMR … #define R_BE_TX_ERROR_FLAG_IMR_C1 … #define B_BE_TX_RU0_FSM_HANG_ERROR_IMR … #define B_BE_TX_RU1_FSM_HANG_ERROR_IMR … #define B_BE_TX_RU2_FSM_HANG_ERROR_IMR … #define B_BE_TX_RU3_FSM_HANG_ERROR_IMR … #define B_BE_TX_RU4_FSM_HANG_ERROR_IMR … #define B_BE_TX_RU5_FSM_HANG_ERROR_IMR … #define B_BE_TX_RU6_FSM_HANG_ERROR_IMR … #define B_BE_TX_RU7_FSM_HANG_ERROR_IMR … #define B_BE_TX_RU8_FSM_HANG_ERROR_IMR … #define B_BE_TX_RU9_FSM_HANG_ERROR_IMR … #define B_BE_TX_RU10_FSM_HANG_ERROR_IMR … #define B_BE_TX_RU11_FSM_HANG_ERROR_IMR … #define B_BE_TX_RU12_FSM_HANG_ERROR_IMR … #define B_BE_TX_RU13_FSM_HANG_ERROR_IMR … #define B_BE_TX_RU14_FSM_HANG_ERROR_IMR … #define B_BE_TX_RU15_FSM_HANG_ERROR_IMR … #define B_BE_TX_CSI_FSM_HANG_ERROR_IMR … #define B_BE_TX_WD_PLD_ID_FSM_HANG_ERROR_IMR … #define B_BE_TX_ERROR_FLAG_IMR_CLR … #define B_BE_TX_ERROR_FLAG_IMR_SET … #define R_BE_RX_ERROR_FLAG_1 … #define R_BE_RX_ERROR_FLAG_1_C1 … #define B_BE_RX_RU8_FSM_HANG_ERROR … #define B_BE_RX_RU9_FSM_HANG_ERROR … #define B_BE_RX_RU10_FSM_HANG_ERROR … #define B_BE_RX_RU11_FSM_HANG_ERROR … #define B_BE_RX_RU12_FSM_HANG_ERROR … #define B_BE_RX_RU13_FSM_HANG_ERROR … #define B_BE_RX_RU14_FSM_HANG_ERROR … #define B_BE_RX_RU15_FSM_HANG_ERROR … #define B_BE_RX_RU8_ZERO_LENGTH_ERROR … #define B_BE_RX_RU9_ZERO_LENGTH_ERROR … #define B_BE_RX_RU10_ZERO_LENGTH_ERROR … #define B_BE_RX_RU11_ZERO_LENGTH_ERROR … #define B_BE_RX_RU12_ZERO_LENGTH_ERROR … #define B_BE_RX_RU13_ZERO_LENGTH_ERROR … #define B_BE_RX_RU14_ZERO_LENGTH_ERROR … #define B_BE_RX_RU15_ZERO_LENGTH_ERROR … #define R_BE_RX_ERROR_FLAG_IMR_1 … #define R_BE_RX_ERROR_FLAG_IMR_1_C1 … #define B_BE_RX_RU8_FSM_HANG_ERROR_IMR … #define B_BE_RX_RU9_FSM_HANG_ERROR_IMR … #define B_BE_RX_RU10_FSM_HANG_ERROR_IMR … #define B_BE_RX_RU11_FSM_HANG_ERROR_IMR … #define B_BE_RX_RU12_FSM_HANG_ERROR_IMR … #define B_BE_RX_RU13_FSM_HANG_ERROR_IMR … #define B_BE_RX_RU14_FSM_HANG_ERROR_IMR … #define B_BE_RX_RU15_FSM_HANG_ERROR_IMR … #define B_BE_RX_RU8_ZERO_LENGTH_ERROR_IMR … #define B_BE_RX_RU9_ZERO_LENGTH_ERROR_IMR … #define B_BE_RX_RU10_ZERO_LENGTH_ERROR_IMR … #define B_BE_RX_RU11_ZERO_LENGTH_ERROR_IMR … #define B_BE_RX_RU12_ZERO_LENGTH_ERROR_IMR … #define B_BE_RX_RU13_ZERO_LENGTH_ERROR_IMR … #define B_BE_RX_RU14_ZERO_LENGTH_ERROR_IMR … #define B_BE_RX_RU15_ZERO_LENGTH_ERROR_IMR … #define B_BE_TX_ERROR_FLAG_IMR_1_CLR … #define B_BE_TX_ERROR_FLAG_IMR_1_SET … #define R_BE_WMTX_MOREDATA_TSFT_STMP_CTL … #define R_BE_WMTX_MOREDATA_TSFT_STMP_CTL_C1 … #define B_BE_TSFT_OFS_MASK … #define B_BE_STMP_THSD_MASK … #define B_BE_UPD_HGQMD … #define B_BE_UPD_TIMIE … #define R_BE_WMTX_POWER_BE_BIT_CTL … #define R_BE_WMTX_POWER_BE_BIT_CTL_C1 … #define R_BE_WMTX_TCR_BE_4 … #define R_BE_WMTX_TCR_BE_4_C1 … #define B_BE_UL_EHT_MUMIMO_LTF_MODE … #define B_BE_UL_HE_MUMIMO_LTF_MODE … #define B_BE_EHT_HE_PPDU_4XLTF_ZLD_USTIMER_MASK … #define B_BE_EHT_HE_PPDU_2XLTF_ZLD_USTIMER_MASK … #define B_BE_NON_LEGACY_PPDU_ZLD_USTIMER_MASK … #define B_BE_LEGACY_PPDU_ZLD_USTIMER_MASK … #define R_BE_RSP_CHK_SIG … #define R_BE_RSP_CHK_SIG_C1 … #define B_BE_RSP_STATIC_RTS_CHK_SERV_BW_EN … #define B_BE_RSP_TBPPDU_CHK_PWR … #define B_BE_RESP_PAIR_MACID_LEN_EN … #define B_BE_RESP_TX_ABORT_TEST_EN … #define B_BE_RESP_ER_SU_RU106_EN … #define B_BE_RESP_ER_SU_EN … #define B_BE_TXDATA_END_PS_OPT … #define B_BE_CHECK_SOUNDING_SEQ … #define B_BE_RXBA_IGNOREA2 … #define B_BE_ACKTO_CCK_MASK … #define B_BE_ACKTO_MASK … #define R_BE_TRXPTCL_RESP_0 … #define R_BE_TRXPTCL_RESP_0_C1 … #define B_BE_WMAC_RESP_STBC_EN … #define B_BE_WMAC_RXFTM_TXACK_SB … #define B_BE_WMAC_RXFTM_TXACKBWEQ … #define B_BE_RESP_TB_CHK_TXTIME … #define B_BE_RSP_CHK_CCA … #define B_BE_WMAC_LDPC_EN … #define B_BE_WMAC_SGIEN … #define B_BE_WMAC_SPLCPEN … #define B_BE_RESP_EHT_MCS15_REF … #define B_BE_RESP_EHT_MCS14_REF … #define B_BE_WMAC_BESP_EARLY_TXBA … #define B_BE_WMAC_MBA_DUR_FORCE … #define B_BE_WMAC_SPEC_SIFS_OFDM_MASK … #define WMAC_SPEC_SIFS_OFDM_1115E … #define B_BE_WMAC_SPEC_SIFS_CCK_MASK … #define R_BE_TRXPTCL_RESP_1 … #define R_BE_TRXPTCL_RESP_1_C1 … #define B_BE_WMAC_RESP_SR_MODE_EN … #define B_BE_FTM_RRSR_RATE_EN_MASK … #define B_BE_NESS_MASK … #define B_BE_WMAC_RESP_DOPPLEB_BE_EN … #define B_BE_WMAC_RESP_DCM_EN … #define B_BE_WMAC_CLR_ABORT_RESP_TX_CNT … #define B_BE_WMAC_RESP_REF_RATE_SEL … #define B_BE_WMAC_RESP_REF_RATE_MASK … #define R_BE_MAC_LOOPBACK … #define R_BE_MAC_LOOPBACK_C1 … #define B_BE_MACLBK_DIS_GCLK … #define B_BE_MACLBK_STS_EN … #define B_BE_MACLBK_RDY_PERIOD_MASK … #define B_BE_MACLBK_PLCP_DLY_MASK … #define S_BE_MACLBK_PLCP_DLY_DEF … #define B_BE_MACLBK_RDY_NUM_MASK … #define B_BE_MACLBK_EN … #define R_BE_WMAC_NAV_CTL … #define R_BE_WMAC_NAV_CTL_C1 … #define B_BE_WMAC_NAV_UPPER_EN … #define B_BE_WMAC_0P125US_TIMER_MASK … #define B_BE_WMAC_PLCP_UP_NAV_EN … #define B_BE_WMAC_TF_UP_NAV_EN … #define B_BE_WMAC_NAV_UPPER_MASK … #define NAV_25MS … #define B_BE_WMAC_RTS_RST_DUR_MASK … #define R_BE_RXTRIG_TEST_USER_2 … #define R_BE_RXTRIG_TEST_USER_2_C1 … #define B_BE_RXTRIG_MACID_MASK … #define B_BE_RXTRIG_RU26_DIS … #define B_BE_RXTRIG_FCSCHK_EN … #define B_BE_RXTRIG_PORT_SEL_MASK … #define B_BE_RXTRIG_EN … #define B_BE_RXTRIG_USERINFO_2_MASK … #define R_BE_TRXPTCL_ERROR_INDICA_MASK … #define R_BE_TRXPTCL_ERROR_INDICA_MASK_C1 … #define B_BE_WMAC_FTM_TIMEOUT_MODE … #define B_BE_WMAC_FTM_TIMEOUT_THR_MASK … #define B_BE_WMAC_MODE … #define B_BE_WMAC_TIMETOUT_THR_MASK … #define B_BE_RMAC_BFMER … #define B_BE_RMAC_FTM … #define B_BE_RMAC_CSI … #define B_BE_TMAC_MIMO_CTRL … #define B_BE_TMAC_RXTB … #define B_BE_TMAC_HWSIGB_GEN … #define B_BE_TMAC_TXPLCP … #define B_BE_TMAC_RESP … #define B_BE_TMAC_TXCTL … #define B_BE_TMAC_MACTX … #define B_BE_TRXPTCL_ERROR_INDICA_MASK_CLR … #define B_BE_TRXPTCL_ERROR_INDICA_MASK_SET … #define R_BE_TRXPTCL_ERROR_INDICA … #define R_BE_TRXPTCL_ERROR_INDICA_C1 … #define B_BE_BFMER_ERR_FLAG … #define B_BE_FTM_ERROR_FLAG_CLR … #define B_BE_CSI_ERROR_FLAG_CLR … #define B_BE_MIMOCTRL_ERROR_FLAG_CLR … #define B_BE_RXTB_ERROR_FLAG_CLR … #define B_BE_HWSIGB_GEN_ERROR_FLAG_CLR … #define B_BE_TXPLCP_ERROR_FLAG_CLR … #define B_BE_RESP_ERROR_FLAG_CLR … #define B_BE_TXCTL_ERROR_FLAG_CLR … #define B_BE_MACTX_ERROR_FLAG_CLR … #define R_BE_DBGSEL_TRXPTCL … #define R_BE_DBGSEL_TRXPTCL_C1 … #define B_BE_WMAC_CHNSTS_STATE_MASK … #define B_BE_DBGSEL_TRIGCMD_SEL_MASK … #define B_BE_DBGSEL_TRXPTCL_MASK … #define R_BE_PHYINFO_ERR_IMR_V1 … #define R_BE_PHYINFO_ERR_IMR_V1_C1 … #define B_BE_PHYINTF_RXTB_WIDTH_MASK … #define B_BE_PHYINTF_RXTB_EN_PHASE_MASK … #define B_BE_PHYINTF_MIMO_WIDTH_MASK … #define B_BE_PHYINTF_MIMO_EN_PHASE_MASK … #define B_BE_PHYINTF_TIMEOUT_THR_V1_MASK … #define B_BE_CSI_ON_TIMEOUT_EN … #define B_BE_STS_ON_TIMEOUT_EN … #define B_BE_DATA_ON_TIMEOUT_EN … #define B_BE_OFDM_CCA_TIMEOUT_EN … #define B_BE_CCK_CCA_TIMEOUT_EN … #define B_BE_PHY_TXON_TIMEOUT_EN … #define B_BE_PHYINFO_ERR_IMR_V1_CLR … #define B_BE_PHYINFO_ERR_IMR_V1_SET … #define R_BE_PHYINFO_ERR_ISR … #define R_BE_PHYINFO_ERR_ISR_C1 … #define B_BE_CSI_ON_TIMEOUT_ERR … #define B_BE_STS_ON_TIMEOUT_ERR … #define B_BE_DATA_ON_TIMEOUT_ERR … #define B_BE_OFDM_CCA_TIMEOUT_ERR … #define B_BE_CCK_CCA_TIMEOUT_ERR … #define B_BE_PHY_TXON_TIMEOUT_ERR … #define R_BE_BFMEE_RESP_OPTION … #define R_BE_BFMEE_RESP_OPTION_C1 … #define B_BE_BFMEE_CSI_SEC_TYPE_SH … #define B_BE_BFMEE_CSI_SEC_TYPE_MSK … #define B_BE_BFMEE_BFRPT_SEG_SIZE_SH … #define B_BE_BFMEE_BFRPT_SEG_SIZE_MSK … #define B_BE_BFMEE_MIMO_EN_SEL … #define B_BE_BFMEE_MU_BFEE_DIS … #define B_BE_BFMEE_CHECK_RPTPOLL_MACID_DIS … #define B_BE_BFMEE_NOCHK_BFPOLL_BMP … #define B_BE_BFMEE_VHTBFRPT_CHK … #define B_BE_BFMEE_EHT_NDPA_EN … #define B_BE_BFMEE_HE_NDPA_EN … #define B_BE_BFMEE_VHT_NDPA_EN … #define B_BE_BFMEE_HT_NDPA_EN … #define R_BE_TRXPTCL_RESP_CSI_CTRL_0 … #define R_BE_TRXPTCL_RESP_CSI_CTRL_0_C1 … #define B_BE_BFMEE_CSISEQ_SEL … #define B_BE_BFMEE_BFPARAM_SEL … #define B_BE_BFMEE_OFDM_LEN_TH_MASK … #define B_BE_BFMEE_BF_PORT_SEL … #define B_BE_BFMEE_USE_NSTS … #define B_BE_BFMEE_CSI_RATE_FB_EN … #define B_BE_BFMEE_CSI_GID_SEL … #define B_BE_BFMEE_CSI_RSC_MASK … #define B_BE_BFMEE_CSI_FORCE_RETE_EN … #define B_BE_BFMEE_CSI_USE_NDPARATE … #define B_BE_BFMEE_CSI_WITHHTC_EN … #define B_BE_BFMEE_CSIINFO0_BF_EN … #define B_BE_BFMEE_CSIINFO0_STBC_EN … #define B_BE_BFMEE_CSIINFO0_LDPC_EN … #define B_BE_BFMEE_CSIINFO0_CS_MASK … #define B_BE_BFMEE_CSIINFO0_CB_MASK … #define B_BE_BFMEE_CSIINFO0_NG_MASK … #define B_BE_BFMEE_CSIINFO0_NR_MASK … #define B_BE_BFMEE_CSIINFO0_NC_MASK … #define CSI_RX_BW_CFG … #define R_BE_TRXPTCL_RESP_CSI_CTRL_1 … #define R_BE_TRXPTCL_RESP_CSI_CTRL_1_C1 … #define B_BE_BFMEE_BE_CSI_RRSC_BITMAP_MASK … #define CSI_RRSC_BITMAP_CFG … #define R_BE_TRXPTCL_RESP_CSI_RRSC … #define R_BE_TRXPTCL_RESP_CSI_RRSC_C1 … #define CSI_RRSC_BMAP_BE … #define R_BE_TRXPTCL_RESP_CSI_RATE … #define R_BE_TRXPTCL_RESP_CSI_RATE_C1 … #define B_BE_BFMEE_EHT_CSI_RATE_MASK … #define B_BE_BFMEE_HE_CSI_RATE_MASK … #define B_BE_BFMEE_VHT_CSI_RATE_MASK … #define B_BE_BFMEE_HT_CSI_RATE_MASK … #define CSI_INIT_RATE_EHT … #define R_BE_WMAC_ACK_BA_RESP_LEGACY … #define R_BE_WMAC_ACK_BA_RESP_LEGACY_C1 … #define B_BE_ACK_BA_RESP_LEGACY_CHK_NSTR … #define B_BE_ACK_BA_RESP_LEGACY_CHK_TX_NAV … #define B_BE_ACK_BA_RESP_LEGACY_CHK_INTRA_NAV … #define B_BE_ACK_BA_RESP_LEGACY_CHK_BASIC_NAV … #define B_BE_ACK_BA_RESP_LEGACY_CHK_BTCCA … #define B_BE_ACK_BA_RESP_LEGACY_CHK_SEC_EDCCA160 … #define B_BE_ACK_BA_RESP_LEGACY_CHK_SEC_EDCCA80 … #define B_BE_ACK_BA_RESP_LEGACY_CHK_SEC_EDCCA40 … #define B_BE_ACK_BA_RESP_LEGACY_CHK_SEC_EDCCA20 … #define B_BE_ACK_BA_RESP_LEGACY_CHK_EDCCA_PER20_BMP … #define B_BE_ACK_BA_RESP_LEGACY_CHK_CCA_PER20_BMP … #define B_BE_ACK_BA_RESP_LEGACY_CHK_SEC_CCA160 … #define B_BE_ACK_BA_RESP_LEGACY_CHK_SEC_CCA80 … #define B_BE_ACK_BA_RESP_LEGACY_CHK_SEC_CCA40 … #define B_BE_ACK_BA_RESP_LEGACY_CHK_SEC_CCA20 … #define B_BE_ACK_BA_RESP_LEGACY_CHK_EDCCA … #define B_BE_ACK_BA_RESP_LEGACY_CHK_CCA … #define R_BE_WMAC_ACK_BA_RESP_HE … #define R_BE_WMAC_ACK_BA_RESP_HE_C1 … #define B_BE_ACK_BA_RESP_HE_CHK_NSTR … #define B_BE_ACK_BA_RESP_HE_CHK_TX_NAV … #define B_BE_ACK_BA_RESP_HE_CHK_INTRA_NAV … #define B_BE_ACK_BA_RESP_HE_CHK_BASIC_NAV … #define B_BE_ACK_BA_RESP_HE_CHK_BTCCA … #define B_BE_ACK_BA_RESP_HE_CHK_SEC_EDCCA160 … #define B_BE_ACK_BA_RESP_HE_CHK_SEC_EDCCA80 … #define B_BE_ACK_BA_RESP_HE_CHK_SEC_EDCCA40 … #define B_BE_ACK_BA_RESP_HE_CHK_SEC_EDCCA20 … #define B_BE_ACK_BA_RESP_HE_CHK_EDCCA_PER20_BMP … #define B_BE_ACK_BA_RESP_HE_CHK_CCA_PER20_BMP … #define B_BE_ACK_BA_RESP_HE_CHK_SEC_CCA160 … #define B_BE_ACK_BA_RESP_HE_CHK_SEC_CCA80 … #define B_BE_ACK_BA_RESP_HE_CHK_SEC_CCA40 … #define B_BE_ACK_BA_RESP_HE_CHK_SEC_CCA20 … #define B_BE_ACK_BA_RESP_HE_CHK_EDCCA … #define B_BE_ACK_BA_RESP_HE_CHK_CCA … #define R_BE_WMAC_ACK_BA_RESP_EHT_LEG_PUNC … #define R_BE_WMAC_ACK_BA_RESP_EHT_LEG_PUNC_C1 … #define B_BE_ACK_BA_EHT_LEG_PUNC_CHK_NSTR … #define B_BE_ACK_BA_EHT_LEG_PUNC_CHK_TX_NAV … #define B_BE_ACK_BA_EHT_LEG_PUNC_CHK_INTRA_NAV … #define B_BE_ACK_BA_EHT_LEG_PUNC_CHK_BASIC_NAV … #define B_BE_ACK_BA_EHT_LEG_PUNC_CHK_BTCCA … #define B_BE_ACK_BA_EHT_LEG_PUNC_CHK_SEC_EDCCA160 … #define B_BE_ACK_BA_EHT_LEG_PUNC_CHK_SEC_EDCCA80 … #define B_BE_ACK_BA_EHT_LEG_PUNC_CHK_SEC_EDCCA40 … #define B_BE_ACK_BA_EHT_LEG_PUNC_CHK_SEC_EDCCA20 … #define B_BE_ACK_BA_EHT_LEG_PUNC_CHK_EDCCA_PER20_BMP … #define B_BE_ACK_BA_EHT_LEG_PUNC_CHK_CCA_PER20_BMP … #define B_BE_ACK_BA_EHT_LEG_PUNC_CHK_SEC_CCA160 … #define B_BE_ACK_BA_EHT_LEG_PUNC_CHK_SEC_CCA80 … #define B_BE_ACK_BA_EHT_LEG_PUNC_CHK_SEC_CCA40 … #define B_BE_ACK_BA_EHT_LEG_PUNC_CHK_SEC_CCA20 … #define B_BE_ACK_BA_EHT_LEG_PUNC_CHK_EDCCA … #define B_BE_ACK_BA_EHT_LEG_PUNC_CHK_CCA … #define R_BE_RCR … #define R_BE_RCR_C1 … #define B_BE_BUSY_CHKSN … #define B_BE_DYN_CHEN … #define B_BE_AUTO_RST … #define B_BE_TIMER_SEL … #define B_BE_STOP_RX_IN … #define B_BE_PSR_RDY_CHKDIS … #define B_BE_DRV_INFO_SZ_MASK … #define B_BE_HDR_CNV_SZ_MASK … #define B_BE_PHY_RPT_SZ_MASK … #define B_BE_CH_EN … #define R_BE_DLK_PROTECT_CTL … #define R_BE_DLK_PROTECT_CTL_C1 … #define B_BE_RX_DLK_CCA_TIME_MASK … #define TRXCFG_RMAC_CCA_TO … #define B_BE_RX_DLK_DATA_TIME_MASK … #define TRXCFG_RMAC_DATA_TO … #define B_BE_RX_DLK_RST_FSM … #define B_BE_RX_DLK_RST_SKIPDMA … #define B_BE_RX_DLK_RST_EN … #define B_BE_RX_DLK_INT_EN … #define R_BE_PLCP_HDR_FLTR … #define R_BE_PLCP_HDR_FLTR_C1 … #define B_BE_PLCP_RXFA_RESET_TYPE_MASK … #define B_BE_PLCP_RXFA_RESET_EN … #define B_BE_DIS_CHK_MIN_LEN … #define B_BE_HE_SIGB_CRC_CHK … #define B_BE_VHT_MU_SIGB_CRC_CHK … #define B_BE_VHT_SU_SIGB_CRC_CHK … #define B_BE_SIGA_CRC_CHK … #define B_BE_LSIG_PARITY_CHK_EN … #define B_BE_CCK_SIG_CHK … #define B_BE_CCK_CRC_CHK … #define R_BE_RX_FLTR_OPT … #define R_BE_RX_FLTR_OPT_C1 … #define B_BE_UID_FILTER_MASK … #define B_BE_UNSPT_TYPE … #define B_BE_RX_MPDU_MAX_LEN_MASK … #define B_BE_A_FTM_REQ … #define B_BE_A_ERR_PKT … #define B_BE_A_UNSUP_PKT … #define B_BE_A_CRC32_ERR … #define B_BE_A_BCN_CHK_RULE_MASK … #define B_BE_A_BCN_CHK_EN … #define B_BE_A_MC_LIST_CAM_MATCH … #define B_BE_A_BC_CAM_MATCH … #define B_BE_A_UC_CAM_MATCH … #define B_BE_A_MC … #define B_BE_A_BC … #define B_BE_A_A1_MATCH … #define B_BE_SNIFFER_MODE … #define R_BE_CTRL_FLTR … #define R_BE_CTRL_FLTR_C1 … #define B_BE_CTRL_STYPE_MASK … #define RX_FLTR_FRAME_DROP_BE … #define RX_FLTR_FRAME_ACCEPT_BE … #define R_BE_MGNT_FLTR … #define R_BE_MGNT_FLTR_C1 … #define B_BE_MGNT_STYPE_MASK … #define R_BE_DATA_FLTR … #define R_BE_DATA_FLTR_C1 … #define B_BE_DATA_STYPE_MASK … #define R_BE_ADDR_CAM_CTRL … #define R_BE_ADDR_CAM_CTRL_C1 … #define B_BE_ADDR_CAM_RANGE_MASK … #define ADDR_CAM_SERCH_RANGE … #define B_BE_ADDR_CAM_CMPLIMT_MASK … #define B_BE_ADDR_CAM_IORST … #define B_BE_DIS_ADDR_CLK_GATED … #define B_BE_ADDR_CAM_CLR … #define B_BE_ADDR_CAM_A2_B0_CHK … #define B_BE_ADDR_CAM_SRCH_PERPKT … #define B_BE_ADDR_CAM_EN … #define R_BE_RESPBA_CAM_CTRL … #define R_BE_RESPBA_CAM_CTRL_C1 … #define B_BE_BACAM_SKIP_ALL_QOSNULL … #define B_BE_BACAM_STD_SSN_SEL … #define B_BE_BACAM_TEMP_SZ_MASK … #define B_BE_BACAM_RST_IDX_MASK … #define B_BE_BACAM_SHIFT_POLL … #define B_BE_BACAM_IORST … #define B_BE_BACAM_GCK_DIS … #define B_BE_COMPL_VAL … #define B_BE_SSN_SEL … #define B_BE_BACAM_RST_MASK … #define S_BE_BACAM_RST_DONE … #define S_BE_BACAM_RST_ENT … #define S_BE_BACAM_RST_ALL … #define R_BE_PPDU_STAT … #define R_BE_PPDU_STAT_C1 … #define B_BE_STAT_IORST … #define B_BE_STAT_GCKDIS … #define B_BE_PPDU_STAT_WR_BW_MASK … #define B_BE_PPDU_STAT_RPT_TRIG … #define B_BE_PPDU_STAT_RPT_DMA … #define B_BE_PPDU_STAT_RPT_CRC32 … #define B_BE_PPDU_STAT_RPT_ADDR … #define B_BE_APP_PLCP_HDR_RPT … #define B_BE_APP_RX_CNT_RPT … #define B_BE_PPDU_MAC_INFO … #define B_BE_PPDU_STAT_RPT_EN … #define R_BE_RX_SR_CTRL … #define R_BE_RX_SR_CTRL_C1 … #define B_BE_SR_OP_MODE_MASK … #define B_BE_SRG_CHK_EN … #define B_BE_SR_CTRL_PLCP_EN … #define B_BE_SR_EN … #define R_BE_BSSID_SRC_CTRL … #define R_BE_BSSID_SRC_CTRL_C1 … #define B_BE_BSSID_MATCH … #define B_BE_PARTIAL_AID_MATCH … #define B_BE_BSSCOLOR_MATCH … #define B_BE_PLCP_SRC_EN … #define R_BE_CSIRPT_OPTION … #define R_BE_CSIRPT_OPTION_C1 … #define B_BE_CSIPRT_EHTSU_AID_EN … #define B_BE_CSIPRT_HESU_AID_EN … #define B_BE_CSIPRT_VHTSU_AID_EN … #define R_BE_RX_ERR_ISR … #define R_BE_RX_ERR_ISR_C1 … #define B_BE_RX_ERR_TRIG_ACT_TO … #define B_BE_RX_ERR_STS_ACT_TO … #define B_BE_RX_ERR_CSI_ACT_TO … #define B_BE_RX_ERR_ACT_TO … #define B_BE_CSI_DATAON_ASSERT_TO … #define B_BE_DATAON_ASSERT_TO … #define B_BE_CCA_ASSERT_TO … #define B_BE_RX_ERR_DMA_TO … #define B_BE_RX_ERR_DATA_TO … #define B_BE_RX_ERR_CCA_TO … #define R_BE_RX_ERR_IMR … #define R_BE_RX_ERR_IMR_C1 … #define B_BE_RX_ERR_TRIG_ACT_TO_MSK … #define B_BE_RX_ERR_STS_ACT_TO_MSK … #define B_BE_RX_ERR_CSI_ACT_TO_MSK … #define B_BE_RX_ERR_ACT_TO_MSK … #define B_BE_CSI_DATAON_ASSERT_TO_MSK … #define B_BE_DATAON_ASSERT_TO_MSK … #define B_BE_CCA_ASSERT_TO_MSK … #define B_BE_RX_ERR_DMA_TO_MSK … #define B_BE_RX_ERR_DATA_TO_MSK … #define B_BE_RX_ERR_CCA_TO_MSK … #define B_BE_RX_ERR_IMR_CLR … #define B_BE_RX_ERR_IMR_SET … #define R_BE_RX_PLCP_EXT_OPTION_1 … #define R_BE_RX_PLCP_EXT_OPTION_1_C1 … #define B_BE_PLCP_CLOSE_RX_UNSPUUORT … #define B_BE_PLCP_CLOSE_RX_BB_BRK … #define B_BE_PLCP_CLOSE_RX_PSDU_PRES … #define B_BE_PLCP_CLOSE_RX_NDP … #define B_BE_PLCP_NSS_SRC … #define B_BE_PLCP_DOPPLEB_BE_SRC … #define B_BE_PLCP_STBC_SRC … #define B_BE_PLCP_SU_PSDU_LEN_SRC … #define B_BE_PLCP_RXSB_SRC … #define B_BE_PLCP_BW_SRC_MASK … #define B_BE_PLCP_GILTF_SRC … #define B_BE_PLCP_NSTS_SRC … #define B_BE_PLCP_MCS_SRC … #define B_BE_PLCP_CH20_WIDATA_SRC … #define B_BE_PLCP_PPDU_TYPE_SRC … #define R_BE_RESP_CSI_RESERVED_PAGE … #define R_BE_RESP_CSI_RESERVED_PAGE_C1 … #define B_BE_CSI_RESERVED_PAGE_NUM_MASK … #define B_BE_CSI_RESERVED_START_PAGE_MASK … #define R_BE_RESP_IMR … #define R_BE_RESP_IMR_C1 … #define B_BE_RESP_TBL_FLAG_ERR_ISR_EN … #define B_BE_RESP_SEC_DOUBLE_HIT_ERR_ISR_EN … #define B_BE_RESP_WRPTR_CROSS_ERR_ISR_EN … #define B_BE_RESP_TOO_MANY_PLD_ERR_ISR_EN … #define B_BE_RESP_TXDMA_READ_DATA_ERR_ISR_EN … #define B_BE_RESP_PLDID_RDY_ERR_ISR_EN … #define B_BE_RESP_RX_OVERWRITE_ERR_ISR_EN … #define B_BE_RESP_RXDMA_WRPTR_INVLD_ERR_ISR_EN … #define B_BE_RESP_RXDMA_REQ_INVLD_ERR_ISR_EN … #define B_BE_RESP_RXDMA_REQ_MACID_ERR_ISR_EN … #define B_BE_RESP_TXCMD_TX_ST_ABORT_ERR_ISR_EN … #define B_BE_RESP_TXCMD_DMAC_PROC_ERR_ISR_EN … #define B_BE_RESP_TXCMD_TBL_ERR_ISR_EN … #define B_BE_RESP_INITCMD_RX_ST_ABORT_ERR_ISR_EN … #define B_BE_RESP_INITCMD_RESERVD_PAGE_ABORT_ERR_ISR_EN … #define B_BE_RESP_INITCMD_TX_ST_ABORT_ERR_ISR_EN … #define B_BE_RESP_DMAC_PROC_ERR_ISR_EN … #define B_BE_RESP_IMR_CLR … #define B_BE_RESP_IMR_SET … #define R_BE_PWR_MODULE … #define R_BE_PWR_MODULE_C1 … #define R_BE_PWR_LISTEN_PATH … #define B_BE_PWR_LISTEN_PATH_EN … #define R_BE_PWR_REF_CTRL … #define B_BE_PWR_REF_CTRL_OFDM … #define B_BE_PWR_REF_CTRL_CCK … #define B_BE_PWR_OFST_LMT_DB … #define R_BE_PWR_OFST_LMTBF … #define B_BE_PWR_OFST_LMTBF_DB … #define R_BE_PWR_FORCE_LMT … #define B_BE_PWR_FORCE_LMT_ON … #define R_BE_PWR_RATE_CTRL … #define B_BE_PWR_OFST_BYRATE_DB … #define B_BE_FORCE_PWR_BY_RATE_EN … #define B_BE_FORCE_PWR_BY_RATE_VAL … #define R_BE_PWR_RATE_OFST_CTRL … #define R_BE_PWR_RATE_OFST_END … #define R_BE_PWR_RULMT_START … #define R_BE_PWR_RULMT_END … #define R_BE_PWR_BOOST … #define B_BE_PWR_CTRL_SEL … #define B_BE_PWR_FORCE_RATE_ON … #define R_BE_PWR_OFST_RULMT … #define B_BE_PWR_OFST_RULMT_DB … #define B_BE_PWR_FORCE_RU_ON … #define B_BE_PWR_FORCE_RU_ENON … #define R_BE_PWR_FORCE_MACID … #define B_BE_PWR_FORCE_MACID_ON … #define R_BE_PWR_REG_CTRL … #define B_BE_PWR_BT_EN … #define R_BE_PWR_COEX_CTRL … #define B_BE_PWR_BT_VAL … #define B_BE_PWR_FORCE_COEX_ON … #define R_BE_PWR_TH … #define R_BE_PWR_RSSI_TARGET_LMT … #define R_BE_PWR_OFST_SW … #define B_BE_PWR_OFST_SW_DB … #define R_BE_PWR_FTM … #define R_BE_PWR_FTM_SS … #define R_BE_PWR_BY_RATE … #define R_BE_PWR_BY_RATE_MAX … #define R_BE_PWR_LMT … #define R_BE_PWR_LMT_MAX … #define R_BE_PWR_BY_RATE_END … #define R_BE_PWR_RU_LMT … #define R_BE_PWR_RU_LMT_MAX … #define R_BE_C0_TXPWR_IMR … #define R_BE_C0_TXPWR_IMR_C1 … #define B_BE_FSM_TIMEOUT_ERR_INT_EN … #define B_BE_C0_TXPWR_IMR_CLR … #define B_BE_C0_TXPWR_IMR_SET … #define R_BE_TXPWR_ERR_FLAG … #define R_BE_TXPWR_ERR_IMR … #define R_BE_TXPWR_ERR_FLAG_C1 … #define R_BE_TXPWR_ERR_IMR_C1 … #define CMAC1_START_ADDR_BE … #define CMAC1_END_ADDR_BE … #define RR_MOD … #define RR_MOD_V1 … #define RR_MOD_IQK … #define RR_MOD_DPK … #define RR_MOD_MASK … #define RR_MOD_DCK … #define RR_MOD_RGM … #define RR_MOD_RXB … #define RR_MOD_V_DOWN … #define RR_MOD_V_STANDBY … #define RR_TXAGC … #define RR_MOD_V_TX … #define RR_MOD_V_RX … #define RR_MOD_V_TXIQK … #define RR_MOD_V_DPK … #define RR_MOD_V_RXK1 … #define RR_MOD_V_RXK2 … #define RR_MOD_NBW … #define RR_MOD_M_RXG … #define RR_MOD_M_RXBB … #define RR_MOD_LO_SEL … #define RR_MODOPT … #define RR_TXG_SEL … #define RR_MODOPT_M_TXPWR … #define RR_WLSEL … #define RR_WLSEL_AG … #define RR_RSV1 … #define RR_RSV1_RST … #define RR_BBDC … #define RR_BBDC_SEL … #define RR_DTXLOK … #define RR_RSV2 … #define RR_LOKVB … #define RR_LOKVB_COI … #define RR_LOKVB_COQ … #define RR_TXIG … #define RR_TXIG_TG … #define RR_TXIG_GR1 … #define RR_TXIG_GR0 … #define RR_CHTR … #define RR_CHTR_MOD … #define RR_CHTR_TXRX … #define RR_CFGCH … #define RR_CFGCH_V1 … #define RR_CFGCH_BAND1 … #define CFGCH_BAND1_2G … #define CFGCH_BAND1_5G … #define CFGCH_BAND1_6G … #define RR_CFGCH_POW_LCK … #define RR_CFGCH_TRX_AH … #define RR_CFGCH_BCN … #define RR_CFGCH_BW2 … #define RR_CFGCH_BAND0 … #define CFGCH_BAND0_2G … #define CFGCH_BAND0_5G … #define CFGCH_BAND0_6G … #define RR_CFGCH_BW_V2 … #define CFGCH_BW_V2_20M … #define CFGCH_BW_V2_40M … #define CFGCH_BW_V2_80M … #define CFGCH_BW_V2_160M … #define CFGCH_BW_V2_320M … #define RR_CFGCH_BW … #define RR_CFGCH_CH … #define CFGCH_BW_20M … #define CFGCH_BW_40M … #define CFGCH_BW_80M … #define CFGCH_BW_160M … #define RR_APK … #define RR_APK_MOD … #define RR_BTC … #define RR_BTC_TXBB … #define RR_BTC_RXBB … #define RR_RCKC … #define RR_RCKC_CA … #define RR_RCKS … #define RR_RCKO … #define RR_RCKO_OFF … #define RR_RXKPLL … #define RR_RXKPLL_OFF … #define RR_RXKPLL_POW … #define RR_RSV4 … #define RR_RSV4_AGH … #define RR_RSV4_PLLCH … #define RR_RXK … #define RR_RXK_SEL2G … #define RR_RXK_SEL5G … #define RR_RXK_PLLEN … #define RR_LUTWA … #define RR_LUTWA_MASK … #define RR_LUTWA_M1 … #define RR_LUTWA_M2 … #define RR_LUTWD1 … #define RR_LUTWD0 … #define RR_LUTWD0_MB … #define RR_LUTWD0_LB … #define RR_TM … #define RR_TM_TRI … #define RR_TM_VAL_V1 … #define RR_TM_VAL … #define RR_TM2 … #define RR_TM2_OFF … #define RR_TXG1 … #define RR_TXG1_ATT2 … #define RR_TXG1_ATT1 … #define RR_TXG2 … #define RR_TXG2_ATT0 … #define RR_BSPAD … #define RR_TXGA … #define RR_TXGA_TRK_EN … #define RR_TXGA_LOK_EXT … #define RR_TXGA_LOK_EN … #define RR_TXGA_V1 … #define RR_TXGA_V1_TRK_EN … #define RR_GAINTX … #define RR_GAINTX_ALL … #define RR_GAINTX_PAD … #define RR_GAINTX_BB … #define RR_TXMO … #define RR_TXMO_COI … #define RR_TXMO_COQ … #define RR_TXMO_FII … #define RR_TXMO_FIQ … #define RR_TXA … #define RR_TXA_TRK … #define RR_TXRSV … #define RR_TXRSV_GAPK … #define RR_BIAS … #define RR_BIAS_GAPK … #define RR_TXAC … #define RR_TXAC_IQG … #define RR_BIASA … #define RR_BIASA_TXA … #define RR_BIASA_TXG … #define RR_BIASD_TXA_V1 … #define RR_BIASA_TXA_V1 … #define RR_BIASD_TXG_V1 … #define RR_BIASA_TXG_V1 … #define RR_BIASA_A … #define RR_BIASA2 … #define RR_BIASA2_LB … #define RR_TXATANK … #define RR_TXATANK_LBSW2 … #define RR_TXATANK_LBSW … #define RR_TXA2 … #define RR_TXA2_LDO … #define RR_TRXIQ … #define RR_RSV6 … #define RR_TXVBUF … #define RR_TXVBUF_DACEN … #define RR_TXPOW … #define RR_TXPOW_TXA … #define RR_TXPOW_TXAS … #define RR_TXPOW_TXG … #define RR_RXPOW … #define RR_RXPOW_IQK … #define RR_RXBB … #define RR_RXBB_VOBUF … #define RR_RXBB_C2G … #define RR_RXBB_C2 … #define RR_RXBB_C1G … #define RR_RXBB_FATT … #define RR_RXBB_ATTR … #define RR_RXBB_ATTC … #define RR_RXG … #define RR_RXG_IQKMOD … #define RR_XGLNA2 … #define RR_XGLNA2_SW … #define RR_RXAE … #define RR_RXAE_IQKMOD … #define RR_RXA … #define RR_RXA_DPK … #define RR_RXA_LNA … #define RR_RXA2 … #define RR_RAA2_SATT … #define RR_RAA2_SWATT … #define RR_RXA2_C1 … #define RR_RXA2_C2 … #define RR_RXA2_CC2 … #define RR_RXA2_IATT … #define RR_RXA2_HATT … #define RR_RXA2_ATT … #define RR_RXIQGEN … #define RR_RXIQGEN_ATTL … #define RR_RXIQGEN_ATTH … #define RR_RXBB2 … #define RR_RXBB2_DAC_EN … #define RR_RXBB2_CKT … #define RR_EN_TIA_IDA … #define RR_RXBB2_IDAC … #define RR_RXBB2_EBW … #define RR_XALNA2 … #define RR_XALNA2_SW2 … #define RR_XALNA2_SW … #define RR_DCK … #define RR_DCK_S1 … #define RR_DCK_TIA … #define RR_DCK_DONE … #define RR_DCK_FINE … #define RR_DCK_LV … #define RR_DCK1 … #define RR_DCK1_S1 … #define RR_DCK1_TIA … #define RR_DCK1_DONE … #define RR_DCK1_CLR … #define RR_DCK1_SEL … #define RR_DCK2 … #define RR_DCK2_CYCLE … #define RR_DCKC … #define RR_DCKC_CHK … #define RR_IQGEN … #define RR_IQGEN_BIAS … #define RR_TXIQK … #define RR_TXIQK_ATT2 … #define RR_TXIQK_ATT1 … #define RR_TIA … #define RR_TIA_N6 … #define RR_MIXER … #define RR_MIXER_GN … #define RR_POW … #define RR_POW_SYN … #define RR_POW_SYN_V1 … #define RR_LOGEN … #define RR_LOGEN_RPT … #define RR_SX … #define RR_IBD … #define RR_IBD_VAL … #define RR_LDO … #define RR_LDO_SEL … #define RR_VCO … #define RR_VCO_SEL … #define RR_VCI … #define RR_VCI_ON … #define RR_LPF … #define RR_LPF_BUSY … #define RR_XTALX2 … #define RR_MALSEL … #define RR_SYNFB … #define RR_SYNFB_LK … #define RR_AACK … #define RR_LCKST … #define RR_LCKST_BIN … #define RR_LCK_TRG … #define RR_LCK_TRGSEL … #define RR_LCK_ST … #define RR_MMD … #define RR_MMD_RST_EN … #define RR_MMD_RST_SYN … #define RR_SMD … #define RR_VCO2 … #define RR_IQKPLL … #define RR_IQKPLL_MOD … #define RR_SYNLUT … #define RR_SYNLUT_MOD … #define RR_RCKD … #define RR_RCKD_POW … #define RR_RCKD_BW … #define RR_TXADBG … #define RR_LUTDBG … #define RR_LUTDBG_TIA … #define RR_LUTDBG_LOK … #define RR_LUTPLL … #define RR_CAL_RW … #define RR_LUTWE2 … #define RR_LUTWE2_RTXBW … #define RR_LUTWE2_DIS … #define RR_LUTWE … #define RR_LUTWE_LOK … #define RR_RFC … #define RR_WCAL … #define RR_RFC_CKEN … #define R_UPD_P0 … #define R_BBCLK … #define B_CLK_640M … #define R_RSTB_WATCH_DOG … #define B_P0_RSTB_WATCH_DOG … #define B_P1_RSTB_WATCH_DOG … #define B_UPD_P0_EN … #define R_EMLSR … #define B_EMLSR_PARM … #define R_CHK_LPS_STAT … #define B_CHK_LPS_STAT … #define R_SPOOF_CG … #define B_SPOOF_CG_EN … #define R_CHINFO_SEG … #define B_CHINFO_SEG_LEN … #define B_CHINFO_SEG … #define R_DFS_FFT_CG … #define B_DFS_CG_EN … #define B_DFS_FFT_EN … #define R_CHINFO_DATA … #define B_CHINFO_DATA_BITMAP … #define R_ANAPAR_PW15 … #define B_ANAPAR_PW15 … #define B_ANAPAR_PW15_H … #define B_ANAPAR_PW15_H2 … #define R_ANAPAR … #define B_ANAPAR_15 … #define B_ANAPAR_EN1 … #define B_ANAPAR_ADCCLK … #define B_ANAPAR_FLTRST … #define B_ANAPAR_CRXBB … #define B_ANAPAR_EN … #define B_ANAPAR_14 … #define R_RFE_E_A2 … #define R_RFE_O_SEL_A2 … #define R_RFE_SEL0_A2 … #define B_RFE_SEL0_MASK … #define R_RFE_SEL32_A2 … #define R_CIRST … #define B_CIRST_SYN … #define R_SWSI_DATA_V1 … #define B_SWSI_DATA_VAL_V1 … #define B_SWSI_DATA_ADDR_V1 … #define B_SWSI_DATA_PATH_V1 … #define B_SWSI_DATA_BIT_MASK_EN_V1 … #define R_SWSI_BIT_MASK_V1 … #define B_SWSI_BIT_MASK_V1 … #define R_SWSI_READ_ADDR_V1 … #define B_SWSI_READ_ADDR_ADDR_V1 … #define B_SWSI_READ_ADDR_PATH_V1 … #define B_SWSI_READ_ADDR_V1 … #define R_BRK_R … #define B_VHTMCS_LMT … #define B_HTMCS_LMT … #define R_BRK_EHT … #define B_RXEHT_NSS_MAX … #define R_BRK_RXEHT … #define B_RXEHT_N_USER_MAX … #define B_RXEHTTB_NSS_MAX … #define R_EN_SND_WO_NDP … #define R_EN_SND_WO_NDP_C1 … #define B_EN_SND_WO_NDP … #define R_BRK_HE … #define B_TB_NSS_MAX … #define B_NSS_MAX … #define B_N_USR_MAX … #define R_RXCCA_BE1 … #define B_RXCCA_BE1_DIS … #define R_UPD_CLK_ADC … #define B_UPD_GEN_ON … #define B_UPD_CLK_ADC_VAL … #define B_UPD_CLK_ADC_ON … #define B_ENABLE_CCK … #define R_RSTB_ASYNC … #define B_RSTB_ASYNC_BW80 … #define B_RSTB_ASYNC_ALL … #define R_P0_ANT_SW … #define B_P0_HW_ANTSW_DIS_BY_GNT_BT … #define B_P0_TRSW_TX_EXTEND … #define R_MAC_PIN_SEL … #define B_CH_IDX_SEG0 … #define R_PLCP_HISTOGRAM … #define B_STS_PARSING_TIME … #define B_STS_DIS_TRIG_BY_FAIL … #define B_STS_DIS_TRIG_BY_BRK … #define R_PHY_STS_BITMAP_ADDR_START … #define B_PHY_STS_BITMAP_ADDR_MASK … #define R_PHY_STS_BITMAP_SEARCH_FAIL … #define B_PHY_STS_BITMAP_MSK_52A … #define R_PHY_STS_BITMAP_R2T … #define R_PHY_STS_BITMAP_CCA_SPOOF … #define R_PHY_STS_BITMAP_OFDM_BRK … #define R_PHY_STS_BITMAP_CCK_BRK … #define R_PHY_STS_BITMAP_DL_MU_SPOOF … #define R_PHY_STS_BITMAP_HE_MU … #define R_PHY_STS_BITMAP_VHT_MU … #define R_PHY_STS_BITMAP_UL_TB_SPOOF … #define R_PHY_STS_BITMAP_TRIGBASE … #define R_PHY_STS_BITMAP_CCK … #define R_PHY_STS_BITMAP_LEGACY … #define R_PHY_STS_BITMAP_HT … #define R_PHY_STS_BITMAP_VHT … #define R_PHY_STS_BITMAP_HE … #define R_EDCCA_RPTREG_SEL_BE … #define B_EDCCA_RPTREG_SEL_BE_MSK … #define R_PMAC_GNT … #define B_PMAC_GNT_TXEN … #define B_PMAC_GNT_RXEN … #define B_PMAC_GNT_P1 … #define B_PMAC_GNT_P2 … #define R_PMAC_RX_CFG1 … #define B_PMAC_OPT1_MSK … #define R_PMAC_RXMOD … #define B_PMAC_RXMOD_MSK … #define R_MAC_SEL … #define B_MAC_SEL_OFDM_TRI_FILTER … #define B_MAC_SEL … #define B_MAC_SEL_PWR_EN … #define B_MAC_SEL_DPD_EN … #define B_MAC_SEL_MOD … #define R_PMAC_TX_CTRL … #define B_PMAC_TXEN_DIS … #define R_PMAC_TX_PRD … #define B_PMAC_TX_PRD_MSK … #define B_PMAC_CTX_EN … #define B_PMAC_PTX_EN … #define R_PMAC_TX_CNT … #define B_PMAC_TX_CNT_MSK … #define R_P80_AT_HIGH_FREQ … #define B_P80_AT_HIGH_FREQ … #define R_DBCC_80P80_SEL_EVM_RPT … #define B_DBCC_80P80_SEL_EVM_RPT_EN … #define R_CCX … #define B_CCX_EDCCA_OPT_MSK … #define B_CCX_EDCCA_OPT_MSK_V1 … #define B_MEASUREMENT_TRIG_MSK … #define B_CCX_TRIG_OPT_MSK … #define B_CCX_EN_MSK … #define R_FAHM … #define B_RXTD_CKEN … #define R_IFS_COUNTER … #define B_IFS_CLM_PERIOD_MSK … #define B_IFS_CLM_COUNTER_UNIT_MSK … #define B_IFS_COUNTER_CLR_MSK … #define B_IFS_COLLECT_EN … #define R_IFS_T1 … #define B_IFS_T1_TH_HIGH_MSK … #define B_IFS_T1_EN_MSK … #define B_IFS_T1_TH_LOW_MSK … #define R_IFS_T2 … #define B_IFS_T2_TH_HIGH_MSK … #define B_IFS_T2_EN_MSK … #define B_IFS_T2_TH_LOW_MSK … #define R_IFS_T3 … #define B_IFS_T3_TH_HIGH_MSK … #define B_IFS_T3_EN_MSK … #define B_IFS_T3_TH_LOW_MSK … #define R_IFS_T4 … #define B_IFS_T4_TH_HIGH_MSK … #define B_IFS_T4_EN_MSK … #define B_IFS_T4_TH_LOW_MSK … #define R_PD_CTRL … #define B_PD_HIT_DIS … #define R_IOQ_IQK_DPK … #define B_IOQ_IQK_DPK_CLKEN … #define B_IOQ_IQK_DPK_EN … #define R_GNT_BT_WGT_EN … #define B_GNT_BT_WGT_EN … #define R_IQK_DPK_RST … #define R_IQK_DPK_RST_C1 … #define B_IQK_DPK_RST … #define R_TX_COLLISION_T2R_ST … #define B_TX_COLLISION_T2R_ST_M … #define B_TXRX_FORCE_VAL … #define R_TXGATING … #define B_TXGATING_EN … #define R_TXRFC … #define R_TXRFC_C1 … #define B_TXRFC_RST … #define R_PD_ARBITER_OFF … #define B_PD_ARBITER_OFF … #define R_SNDCCA_A1 … #define B_SNDCCA_A1_EN … #define R_SNDCCA_A2 … #define B_SNDCCA_A2_VAL … #define R_UDP_COEEF … #define B_UDP_COEEF … #define R_TX_COLLISION_T2R_ST_BE … #define B_TX_COLLISION_T2R_ST_BE_M … #define R_RXHT_MCS_LIMIT … #define B_RXHT_MCS_LIMIT … #define R_RXVHT_MCS_LIMIT … #define B_RXVHT_MCS_LIMIT … #define R_P0_EN_SOUND_WO_NDP … #define B_P0_EN_SOUND_WO_NDP … #define R_RXHE … #define B_RXHETB_MAX_NSS … #define B_RXHE_MAX_NSS … #define B_RXHE_USER_MAX … #define R_SPOOF_ASYNC_RST … #define B_SPOOF_ASYNC_RST … #define R_NDP_BRK0 … #define R_NDP_BRK1 … #define B_NDP_RU_BRK … #define R_BRK_ASYNC_RST_EN_1 … #define R_BRK_ASYNC_RST_EN_2 … #define R_BRK_ASYNC_RST_EN_3 … #define R_CTLTOP … #define B_CTLTOP_ON … #define B_CTLTOP_VAL … #define R_CLK_GCK … #define B_CLK_GCK … #define R_EDCCA_RPT_SEL_BE … #define R_ADC_FIFO_V1 … #define B_ADC_FIFO_EN_V1 … #define R_S0_HW_SI_DIS … #define B_S0_HW_SI_DIS_W_R_TRIG … #define R_P0_RXCK … #define B_P0_RXCK_ADJ … #define B_P0_RXCK_BW3 … #define B_P0_TXCK_ALL … #define B_P0_RXCK_ON … #define B_P0_RXCK_VAL … #define B_P0_TXCK_ON … #define B_P0_TXCK_VAL … #define R_P0_RFMODE … #define B_P0_RFMODE_ORI_TXRX_FTM_TX … #define B_P0_RFMODE_MUX … #define R_P0_RFMODE_ORI_RX … #define B_P0_RFMODE_ORI_RX_ALL … #define R_P0_RFMODE_FTM_RX … #define B_P0_RFMODE_FTM_RX … #define R_P0_NRBW … #define B_P0_NRBW_DBG … #define B_P0_NRBW_RSTB … #define R_S0_RXDC … #define B_S0_RXDC_I … #define B_S0_RXDC_Q … #define R_S0_RXDC2 … #define B_S0_RXDC2_SEL … #define B_S0_RXDC2_AVG … #define B_S0_RXDC2_MEN … #define B_S0_RXDC2_Q2 … #define R_CFO_COMP_SEG0_L … #define R_CFO_COMP_SEG0_H … #define R_CFO_COMP_SEG0_CTRL … #define R_DBG32_D … #define R_EDCCA_RPT_A … #define R_EDCCA_RPT_B … #define B_EDCCA_RPT_B_FB … #define B_EDCCA_RPT_B_P20 … #define B_EDCCA_RPT_B_S20 … #define B_EDCCA_RPT_B_S40 … #define B_EDCCA_RPT_B_S80 … #define B_EDCCA_RPT_B_PATH_MASK … #define R_SWSI_V1 … #define B_SWSI_W_BUSY_V1 … #define B_SWSI_R_BUSY_V1 … #define B_SWSI_R_DATA_DONE_V1 … #define R_TX_COUNTER … #define R_IFS_CLM_TX_CNT … #define R_IFS_CLM_TX_CNT_V1 … #define B_IFS_CLM_EDCCA_EXCLUDE_CCA_FA_MSK … #define B_IFS_CLM_TX_CNT_MSK … #define R_IFS_CLM_CCA … #define R_IFS_CLM_CCA_V1 … #define B_IFS_CLM_OFDMCCA_EXCLUDE_FA_MSK … #define B_IFS_CLM_CCKCCA_EXCLUDE_FA_MSK … #define R_IFS_CLM_FA … #define R_IFS_CLM_FA_V1 … #define B_IFS_CLM_OFDM_FA_MSK … #define B_IFS_CLM_CCK_FA_MSK … #define R_IFS_HIS … #define R_IFS_HIS_V1 … #define B_IFS_T4_HIS_MSK … #define B_IFS_T3_HIS_MSK … #define B_IFS_T2_HIS_MSK … #define B_IFS_T1_HIS_MSK … #define R_IFS_AVG_L … #define R_IFS_AVG_L_V1 … #define B_IFS_T2_AVG_MSK … #define B_IFS_T1_AVG_MSK … #define R_IFS_AVG_H … #define R_IFS_AVG_H_V1 … #define B_IFS_T4_AVG_MSK … #define B_IFS_T3_AVG_MSK … #define R_IFS_CCA_L … #define R_IFS_CCA_L_V1 … #define B_IFS_T2_CCA_MSK … #define B_IFS_T1_CCA_MSK … #define R_IFS_CCA_H … #define R_IFS_CCA_H_V1 … #define B_IFS_T4_CCA_MSK … #define B_IFS_T3_CCA_MSK … #define R_IFSCNT … #define R_IFSCNT_V1 … #define B_IFSCNT_DONE_MSK … #define B_IFSCNT_TOTAL_CNT_MSK … #define R_TXAGC_TP … #define B_TXAGC_TP … #define R_TSSI_THER … #define B_TSSI_THER … #define R_TSSI_CWRPT … #define B_TSSI_CWRPT_RDY … #define B_TSSI_CWRPT … #define R_TXAGC_BTP … #define B_TXAGC_BTP … #define R_TXAGC_BB … #define B_TXAGC_BB_OFT … #define B_TXAGC_BB … #define B_TXAGC_RF … #define R_PATH0_TXPWR … #define B_PATH0_TXPWR … #define R_S0_ADDCK … #define B_S0_ADDCK_I … #define B_S0_ADDCK_Q … #define R_TXCKEN_FORCE … #define B_TXCKEN_FORCE_ALL … #define R_EDCCA_RPT_SEL … #define B_EDCCA_RPT_SEL_MSK … #define R_ADC_FIFO … #define B_ADC_FIFO_RST … #define B_ADC_FIFO_RXK … #define B_ADC_FIFO_A3 … #define B_ADC_FIFO_A2 … #define B_ADC_FIFO_A1 … #define B_ADC_FIFO_A0 … #define R_TXFIR0 … #define B_TXFIR_C01 … #define R_TXFIR2 … #define B_TXFIR_C23 … #define R_TXFIR4 … #define B_TXFIR_C45 … #define R_TXFIR6 … #define B_TXFIR_C67 … #define R_TXFIR8 … #define B_TXFIR_C89 … #define R_TXFIRA … #define B_TXFIR_CAB … #define R_TXFIRC … #define B_TXFIR_CCD … #define R_TXFIRE … #define B_TXFIR_CEF … #define R_11B_RX_V1 … #define B_11B_RXCCA_DIS_V1 … #define R_RPL_OFST … #define B_RPL_OFST_MASK … #define R_RXCCA … #define B_RXCCA_DIS … #define R_RXCCA_V1 … #define B_RXCCA_DIS_V1 … #define R_RXSC … #define B_RXSC_EN … #define R_RX_RPL_OFST … #define B_RX_RPL_OFST_CCK_MASK … #define R_RXSCOBC … #define B_RXSCOBC_TH … #define R_RXSCOCCK … #define B_RXSCOCCK_TH … #define R_P80_AT_HIGH_FREQ_RU_ALLOC … #define B_P80_AT_HIGH_FREQ_RU_ALLOC_PHY1 … #define B_P80_AT_HIGH_FREQ_RU_ALLOC_PHY0 … #define R_DBCC_80P80_SEL_EVM_RPT2 … #define B_DBCC_80P80_SEL_EVM_RPT2_EN … #define R_AFEDAC0 … #define B_AFEDAC0 … #define R_AFEDAC1 … #define B_AFEDAC1 … #define R_IQKDPK_HC … #define B_IQKDPK_HC … #define R_HWSI_ADD0 … #define R_HWSI_ADD1 … #define B_HWSI_ADD_MASK … #define B_HWSI_ADD_CTL_MASK … #define B_HWSI_ADD_RD … #define B_HWSI_ADD_POLL_MASK … #define B_HWSI_ADD_RUN … #define B_HWSI_ADD_BUSY … #define R_HWSI_DATA … #define B_HWSI_DATA_VAL … #define B_HWSI_DATA_ADDR … #define R_HWSI_VAL0 … #define R_HWSI_VAL1 … #define B_HWSI_VAL_RDONE … #define B_HWSI_VAL_BUSY … #define R_P1_EN_SOUND_WO_NDP … #define B_P1_EN_SOUND_WO_NDP … #define R_EDCCA_RPT_A_BE … #define R_EDCCA_RPT_B_BE … #define R_S1_HW_SI_DIS … #define B_S1_HW_SI_DIS_W_R_TRIG … #define R_P1_RXCK … #define B_P1_RXCK_BW3 … #define B_P1_TXCK_ALL … #define B_P1_RXCK_ON … #define B_P1_RXCK_VAL … #define R_P1_RFMODE … #define B_P1_RFMODE_ORI_TXRX_FTM_TX … #define B_P1_RFMODE_MUX … #define R_P1_RFMODE_ORI_RX … #define B_P1_RFMODE_ORI_RX_ALL … #define R_P1_RFMODE_FTM_RX … #define B_P1_RFMODE_FTM_RX … #define R_P1_DBGMOD … #define B_P1_DBGMOD_ON … #define R_S1_RXDC … #define B_S1_RXDC_I … #define B_S1_RXDC_Q … #define R_S1_RXDC2 … #define B_S1_RXDC2_EN … #define B_S1_RXDC2_SEL … #define B_S1_RXDC2_Q2 … #define R_TXAGC_BB_S1 … #define B_TXAGC_BB_S1_OFT … #define B_TXAGC_BB_S1 … #define R_PATH1_TXPWR … #define B_PATH1_TXPWR … #define R_S1_ADDCK … #define B_S1_ADDCK_I … #define B_S1_ADDCK_Q … #define R_OP1DB_A … #define B_OP1DB_A … #define R_OP1DB1_A … #define B_TIA10_A … #define B_TIA1_A … #define B_TIA0_A … #define R_BKOFF_A … #define B_BKOFF_IBADC_A … #define R_BACKOFF_A … #define B_LNA_IBADC_A … #define B_BACKOFF_LNA_A … #define B_BACKOFF_IBADC_A … #define R_RXBY_WBADC_A … #define B_RXBY_WBADC_A … #define R_MUIC … #define B_MUIC_EN … #define R_BT_RXBY_WBADC_A … #define B_BT_RXBY_WBADC_A … #define R_BT_SHARE_A … #define B_BT_SHARE_A … #define B_BT_TRK_OFF_A … #define B_BTG_PATH_A … #define R_FORCE_FIR_A … #define B_FORCE_FIR_A … #define R_DCFO … #define B_DCFO … #define R_SEG0CSI … #define R_SEG0CSI_V1 … #define B_SEG0CSI_IDX … #define R_SEG0CSI_EN … #define R_SEG0CSI_EN_V1 … #define B_SEG0CSI_EN … #define R_BSS_CLR_MAP … #define R_BSS_CLR_MAP_V1 … #define R_BSS_CLR_MAP_V2 … #define B_BSS_CLR_MAP_VLD0 … #define B_BSS_CLR_MAP_TGT … #define B_BSS_CLR_MAP_STAID … #define R_CFO_TRK0 … #define R_CFO_TRK1 … #define B_CFO_TRK_MSK … #define R_T2F_GI_COMB … #define B_T2F_GI_COMB_EN … #define R_BT_DYN_DC_EST_EN … #define R_BT_DYN_DC_EST_EN_V1 … #define B_BT_DYN_DC_EST_EN_MSK … #define R_ASSIGN_SBD_OPT_V1 … #define B_ASSIGN_SBD_OPT_EN_V1 … #define R_ASSIGN_SBD_OPT … #define B_ASSIGN_SBD_OPT_EN … #define R_DCFO_COMP_S0 … #define B_DCFO_COMP_S0_MSK … #define R_DCFO_WEIGHT … #define B_DAC_CLK_IDX … #define B_DCFO_WEIGHT_MSK … #define R_DCFO_OPT … #define B_DCFO_OPT_EN … #define B_TXSHAPE_TRIANGULAR_CFG … #define R_BANDEDGE … #define B_BANDEDGE_EN … #define R_DPD_BF … #define B_DPD_BF_OFDM … #define B_DPD_BF_SCA … #define R_LNA_OP … #define B_LNA6 … #define R_LNA_TIA … #define B_TIA10_B … #define B_TIA1_B … #define B_TIA0_B … #define R_BKOFF_B … #define B_BKOFF_IBADC_B … #define R_BACKOFF_B … #define B_LNA_IBADC_B … #define B_BACKOFF_LNA_B … #define B_BACKOFF_IBADC_B … #define R_RXBY_WBADC_B … #define B_RXBY_WBADC_B … #define R_BT_RXBY_WBADC_B … #define B_BT_RXBY_WBADC_B … #define R_BT_SHARE_B … #define B_BT_SHARE_B … #define B_BT_TRK_OFF_B … #define B_BTG_PATH_B … #define R_TXPATH_SEL … #define B_TXPATH_SEL_MSK … #define R_FORCE_FIR_B … #define B_FORCE_FIR_B … #define R_TXPWR … #define B_TXPWR_MSK … #define R_TXNSS_MAP … #define B_TXNSS_MAP_MSK … #define R_PCOEFF0_V1 … #define B_PCOEFF01_MSK_V1 … #define R_PCOEFF2_V1 … #define B_PCOEFF23_MSK_V1 … #define R_PCOEFF4_V1 … #define B_PCOEFF45_MSK_V1 … #define R_PCOEFF6_V1 … #define B_PCOEFF67_MSK_V1 … #define R_PCOEFF8_V1 … #define B_PCOEFF89_MSK_V1 … #define R_PCOEFFA_V1 … #define B_PCOEFFAB_MSK_V1 … #define R_PCOEFFC_V1 … #define B_PCOEFFCD_MSK_V1 … #define R_PCOEFFE_V1 … #define B_PCOEFFEF_MSK_V1 … #define R_PATH0_IB_PKPW … #define B_PATH0_IB_PKPW_MSK … #define R_PATH0_LNA_ERR1 … #define B_PATH0_LNA_ERR_G1_A_MSK … #define B_PATH0_LNA_ERR_G0_G_MSK … #define B_PATH0_LNA_ERR_G0_A_MSK … #define R_PATH0_LNA_ERR2 … #define B_PATH0_LNA_ERR_G2_G_MSK … #define B_PATH0_LNA_ERR_G2_A_MSK … #define B_PATH0_LNA_ERR_G1_G_MSK … #define R_PATH0_LNA_ERR3 … #define B_PATH0_LNA_ERR_G4_G_MSK … #define B_PATH0_LNA_ERR_G4_A_MSK … #define B_PATH0_LNA_ERR_G3_G_MSK … #define B_PATH0_LNA_ERR_G3_A_MSK … #define R_PATH0_LNA_ERR4 … #define B_PATH0_LNA_ERR_G6_A_MSK … #define B_PATH0_LNA_ERR_G5_G_MSK … #define B_PATH0_LNA_ERR_G5_A_MSK … #define R_PATH0_LNA_ERR5 … #define B_PATH0_LNA_ERR_G6_G_MSK … #define R_PATH0_TIA_ERR_G0 … #define B_PATH0_TIA_ERR_G0_G_MSK … #define B_PATH0_TIA_ERR_G0_A_MSK … #define R_PATH0_TIA_ERR_G1 … #define B_PATH0_TIA_ERR_G1_SEL … #define B_PATH0_TIA_ERR_G1_G_MSK … #define B_PATH0_TIA_ERR_G1_A_MSK … #define R_PATH0_IB_PBK … #define B_PATH0_IB_PBK_MSK … #define R_PATH0_RXB_INIT … #define B_PATH0_RXB_INIT_IDX_MSK … #define R_PATH0_LNA_INIT … #define R_PATH0_LNA_INIT_V1 … #define B_PATH0_LNA_INIT_IDX_MSK … #define R_PATH0_BTG … #define B_PATH0_BTG_SHEN … #define R_PATH0_TIA_INIT … #define B_PATH0_TIA_INIT_IDX_MSK … #define R_PATH0_P20_FOLLOW_BY_PAGCUGC … #define R_PATH0_P20_FOLLOW_BY_PAGCUGC_V1 … #define R_PATH0_P20_FOLLOW_BY_PAGCUGC_V2 … #define R_PATH0_P20_FOLLOW_BY_PAGCUGC_V3 … #define B_PATH0_P20_FOLLOW_BY_PAGCUGC_EN_MSK … #define R_PATH0_S20_FOLLOW_BY_PAGCUGC … #define R_PATH0_S20_FOLLOW_BY_PAGCUGC_V1 … #define R_PATH0_S20_FOLLOW_BY_PAGCUGC_V2 … #define R_PATH0_S20_FOLLOW_BY_PAGCUGC_V3 … #define B_PATH0_S20_FOLLOW_BY_PAGCUGC_EN_MSK … #define R_PATH0_RXB_INIT_V1 … #define B_PATH0_RXB_INIT_IDX_MSK_V1 … #define R_PATH0_G_LNA6_OP1DB_V1 … #define B_PATH0_G_LNA6_OP1DB_V1 … #define R_PATH0_G_TIA0_LNA6_OP1DB_V1 … #define B_PATH0_G_TIA0_LNA6_OP1DB_V1 … #define R_PATH0_G_TIA1_LNA6_OP1DB_V1 … #define B_PATH0_R_G_OFST_MASK … #define B_PATH0_G_TIA1_LNA6_OP1DB_V1 … #define R_CDD_EVM_CHK_EN … #define B_CDD_EVM_CHK_EN … #define R_PATH0_BAND_SEL_V1 … #define B_PATH0_BAND_SEL_MSK_V1 … #define B_PATH0_BAND_NRBW_EN_V1 … #define R_PATH0_BT_SHARE_V1 … #define B_PATH0_BT_SHARE_V1 … #define R_PATH0_BTG_PATH_V1 … #define B_PATH0_BTG_PATH_V1 … #define R_P0_NBIIDX … #define B_P0_NBIIDX_VAL … #define B_P0_NBIIDX_NOTCH_EN … #define R_P0_BACKOFF_IBADC_V1 … #define B_P0_BACKOFF_IBADC_V1 … #define B_P0_NBIIDX_NOTCH_EN_V1 … #define R_P1_MODE … #define B_P1_MODE_SEL … #define R_P0_AGC_CTL … #define B_P0_AGC_EN … #define R_PATH1_LNA_INIT … #define R_PATH1_LNA_INIT_V1 … #define B_PATH1_LNA_INIT_IDX_MSK … #define R_PATH0_TIA_INIT_V1 … #define B_PATH0_TIA_INIT_IDX_MSK_V1 … #define R_PATH1_TIA_INIT … #define B_PATH1_TIA_INIT_IDX_MSK … #define R_PATH1_BTG … #define B_PATH1_BTG_SHEN … #define R_PATH1_RXB_INIT … #define B_PATH1_RXB_INIT_IDX_MSK … #define R_PATH1_G_LNA6_OP1DB_V1 … #define B_PATH1_G_LNA6_OP1DB_V1 … #define R_PATH1_P20_FOLLOW_BY_PAGCUGC … #define R_PATH1_P20_FOLLOW_BY_PAGCUGC_V1 … #define R_PATH1_P20_FOLLOW_BY_PAGCUGC_V2 … #define R_PATH1_P20_FOLLOW_BY_PAGCUGC_V3 … #define B_PATH1_P20_FOLLOW_BY_PAGCUGC_EN_MSK … #define R_PATH1_S20_FOLLOW_BY_PAGCUGC … #define R_PATH1_S20_FOLLOW_BY_PAGCUGC_V1 … #define R_PATH1_S20_FOLLOW_BY_PAGCUGC_V2 … #define R_PATH1_S20_FOLLOW_BY_PAGCUGC_V3 … #define B_PATH1_S20_FOLLOW_BY_PAGCUGC_EN_MSK … #define R_PATH1_G_TIA0_LNA6_OP1DB_V1 … #define B_PATH1_G_TIA0_LNA6_OP1DB_V1 … #define R_PATH1_G_TIA1_LNA6_OP1DB_V1 … #define B_PATH1_G_TIA1_LNA6_OP1DB_V1 … #define R_PATH1_BAND_SEL_V1 … #define B_PATH1_BAND_SEL_MSK_V1 … #define B_PATH1_BAND_NRBW_EN_V1 … #define R_PATH1_BT_SHARE_V1 … #define B_PATH1_BT_SHARE_V1 … #define R_PATH1_BTG_PATH_V1 … #define B_PATH1_BTG_PATH_V1 … #define R_P1_NBIIDX … #define B_P1_NBIIDX_VAL … #define B_P1_NBIIDX_NOTCH_EN … #define R_PKT_CTRL … #define B_PKT_POP_EN … #define R_SEG0R_PD … #define R_SEG0R_PD_V1 … #define R_SEG0R_PD_V2 … #define R_SEG0R_EDCCA_LVL … #define R_SEG0R_EDCCA_LVL_V1 … #define B_EDCCA_LVL_MSK3 … #define B_EDCCA_LVL_MSK1 … #define B_EDCCA_LVL_MSK0 … #define B_SEG0R_PD_SPATIAL_REUSE_EN_MSK_V1 … #define B_SEG0R_PD_SPATIAL_REUSE_EN_MSK … #define B_SEG0R_PD_LOWER_BOUND_MSK … #define R_PWOFST … #define B_PWOFST … #define R_2P4G_BAND … #define B_2P4G_BAND_SEL … #define R_FC0_BW … #define R_FC0_BW_V1 … #define B_FC0_BW_SET … #define B_ANT_RX_BT_SEG0 … #define B_ANT_RX_1RCCA_SEG1 … #define B_ANT_RX_1RCCA_SEG0 … #define B_FC0_BW_INV … #define R_Q_MATRIX_00 … #define B_Q_MATRIX_00_IMAGINARY … #define B_Q_MATRIX_00_REAL … #define R_CHBW_MOD … #define R_CHBW_MOD_V1 … #define B_BT_SHARE … #define B_CHBW_MOD_SBW … #define B_CHBW_MOD_PRICH … #define B_ANT_RX_SEG0 … #define R_Q_MATRIX_11 … #define B_Q_MATRIX_11_IMAGINARY … #define B_Q_MATRIX_11_REAL … #define R_CUSTOMIZE_Q_MATRIX … #define B_CUSTOMIZE_Q_MATRIX_EN … #define R_P0_RPL1 … #define B_P0_RPL1_41_MASK … #define B_P0_RPL1_40_MASK … #define B_P0_RPL1_20_MASK … #define B_P0_RPL1_MASK … #define B_P0_RPL1_SHIFT … #define B_P0_RPL1_BIAS_MASK … #define R_P0_RPL2 … #define B_P0_RTL2_8A_MASK … #define B_P0_RTL2_81_MASK … #define B_P0_RTL2_80_MASK … #define B_P0_RTL2_42_MASK … #define R_P0_RPL3 … #define B_P0_RTL3_89_MASK … #define B_P0_RTL3_84_MASK … #define B_P0_RTL3_83_MASK … #define B_P0_RTL3_82_MASK … #define R_PD_BOOST_EN … #define B_PD_BOOST_EN … #define R_P1_BACKOFF_IBADC_V1 … #define B_P1_BACKOFF_IBADC_V1 … #define R_P1_RPL1 … #define R_P1_RPL2 … #define R_P1_RPL3 … #define R_BK_FC0_INV_V1 … #define B_BK_FC0_INV_MSK_V1 … #define R_CCK_FC0_INV_V1 … #define B_CCK_FC0_INV_MSK_V1 … #define R_PATH1_RXB_INIT_V1 … #define B_PATH1_RXB_INIT_IDX_MSK_V1 … #define R_P1_AGC_CTL … #define B_P1_AGC_EN … #define R_PATH1_TIA_INIT_V1 … #define B_PATH1_TIA_INIT_IDX_MSK_V1 … #define R_P0_AGC_RSVD … #define R_PATH0_RXBB_V1 … #define B_PATH0_RXBB_MSK_V1 … #define R_P1_AGC_RSVD … #define R_PATH1_RXBB_V1 … #define B_PATH1_RXBB_MSK_V1 … #define R_PATH0_BT_BACKOFF_V1 … #define B_PATH0_BT_BACKOFF_V1 … #define R_PATH1_BT_BACKOFF_V1 … #define B_PATH1_BT_BACKOFF_V1 … #define R_DCFO_COMP_S0_V2 … #define B_DCFO_COMP_S0_MSK_V2 … #define R_PATH0_TX_CFR … #define B_PATH0_TX_CFR_LGC1 … #define B_PATH0_TX_CFR_LGC0 … #define R_PATH0_TX_POLAR_CLIPPING … #define B_PATH0_TX_POLAR_CLIPPING_LGC1 … #define B_PATH0_TX_POLAR_CLIPPING_LGC0 … #define R_PATH0_FRC_FIR_TYPE_V1 … #define B_PATH0_FRC_FIR_TYPE_MSK_V1 … #define R_PATH0_NOTCH … #define B_PATH0_NOTCH_EN … #define B_PATH0_NOTCH_VAL … #define R_PATH0_NOTCH2 … #define B_PATH0_NOTCH2_EN … #define B_PATH0_NOTCH2_VAL … #define R_PATH0_5MDET … #define R_PATH0_5MDET_V1 … #define B_PATH0_5MDET_EN … #define B_PATH0_5MDET_SB2 … #define B_PATH0_5MDET_SB0 … #define B_PATH0_5MDET_TH … #define R_PATH1_FRC_FIR_TYPE_V1 … #define B_PATH1_FRC_FIR_TYPE_MSK_V1 … #define R_PATH1_NOTCH … #define B_PATH1_NOTCH_EN … #define B_PATH1_NOTCH_VAL … #define R_PATH1_NOTCH2 … #define B_PATH1_NOTCH2_EN … #define B_PATH1_NOTCH2_VAL … #define R_PATH1_5MDET … #define R_PATH1_5MDET_V1 … #define B_PATH1_5MDET_EN … #define B_PATH1_5MDET_SB2 … #define B_PATH1_5MDET_SB0 … #define B_PATH1_5MDET_TH … #define R_S0S1_CSI_WGT … #define B_S0S1_CSI_WGT_EN … #define B_S0S1_CSI_WGT_TONE_IDX … #define R_CHINFO_ELM_SRC … #define B_CHINFO_ELM_BITMAP … #define B_CHINFO_SRC … #define R_CHINFO_TYPE_SCAL … #define B_CHINFO_TYPE … #define B_CHINFO_SCAL … #define R_RPL_BIAS_COMP … #define B_RPL_BIAS_COMP_MASK … #define R_RPL_PATHAB … #define B_RPL_PATHB_MASK … #define B_RPL_PATHA_MASK … #define R_RSSI_M_PATHAB … #define B_RSSI_M_PATHB_MASK … #define B_RSSI_M_PATHA_MASK … #define R_FC0_V1 … #define B_FC0_MSK_V1 … #define R_RX_BW40_2XFFT_EN_V1 … #define B_RX_BW40_2XFFT_EN_MSK_V1 … #define R_DCFO_COMP_S0_V1 … #define B_DCFO_COMP_S0_V1_MSK … #define R_BMODE_PDTH_V1 … #define R_BMODE_PDTH_V2 … #define B_BMODE_PDTH_LOWER_BOUND_MSK_V1 … #define R_BMODE_PDTH_EN_V1 … #define R_BMODE_PDTH_EN_V2 … #define B_BMODE_PDTH_LIMIT_EN_MSK_V1 … #define R_BSS_CLR_VLD_V2 … #define B_BSS_CLR_VLD0_V2 … #define R_CFO_COMP_SEG1_L … #define R_CFO_COMP_SEG1_H … #define R_CFO_COMP_SEG1_CTRL … #define B_CFO_COMP_VALID_BIT … #define B_CFO_COMP_WEIGHT_MSK … #define B_CFO_COMP_VAL_MSK … #define R_TSSI_PA_K1 … #define R_TSSI_PA_K2 … #define R_P0_TSSI_ALIM1 … #define B_P0_TSSI_ALIM1 … #define B_P0_TSSI_ALIM11 … #define B_P0_TSSI_ALIM12 … #define B_P0_TSSI_ALIM13 … #define R_P0_TSSI_ALIM3 … #define B_P0_TSSI_ALIM31 … #define R_TSSI_PA_K5 … #define R_P0_TSSI_ALIM2 … #define B_P0_TSSI_ALIM2 … #define R_P0_TSSI_ALIM4 … #define R_TSSI_PA_K8 … #define R_P0_TSSI_ADC_CLK … #define B_P0_TSSI_ADC_CLK … #define R_UPD_CLK … #define B_DAC_VAL … #define B_ACK_VAL … #define B_DPD_DIS … #define B_DPD_GDIS … #define B_IQK_RFC_ON … #define R_TXPWRB … #define B_TXPWRB_ON … #define B_TXPWRB_VAL … #define R_DPD_OFT_EN … #define B_DPD_OFT_EN … #define B_DPD_TSSI_CW … #define B_DPD_PWR_CW … #define B_DPD_REF … #define R_P0_TSSIC … #define B_P0_TSSIC_BYPASS … #define R_DPD_OFT_ADDR … #define B_DPD_OFT_ADDR … #define R_TXPWRB_H … #define B_TXPWRB_RDY … #define R_P0_TMETER … #define B_P0_TMETER … #define B_P0_TMETER_DIS … #define B_P0_TMETER_TRK … #define R_P0_ADCFF_EN … #define B_P0_ADCFF_EN … #define R_P1_TSSIC … #define B_P1_TSSIC_BYPASS … #define R_P0_TSSI_TRK … #define B_P0_TSSI_TRK_EN … #define B_P0_TSSI_RFC … #define B_P0_TSSI_OFT_EN … #define B_P0_TSSI_OFT … #define R_P0_TSSI_AVG … #define B_P0_TSSI_EN … #define B_P0_TSSI_AVG … #define R_P0_RFCTM … #define B_P0_CLKG_FORCE … #define B_P0_RFCTM_EN … #define B_P0_GOT_TXRX … #define B_P0_RFCTM_VAL … #define R_P0_RFCTM_RDY … #define R_P0_TRSW … #define B_P0_BT_FORCE_ANTIDX_EN … #define B_P0_TRSW_X … #define B_P0_TRSW_A … #define B_P0_TX_ANT_SEL … #define B_P0_TRSW_B … #define B_P0_ANT_TRAIN_EN … #define B_P0_TRSW_SO_A2 … #define R_P0_ANTSEL … #define B_P0_ANTSEL_SW_5G … #define B_P0_ANTSEL_SW_2G … #define B_P0_ANTSEL_BTG_TRX … #define B_P0_ANTSEL_CGCS_CTRL … #define B_P0_ANTSEL_HW_CTRL … #define B_P0_ANTSEL_TX_ORI … #define B_P0_ANTSEL_RX_ALT … #define B_P0_ANTSEL_RX_ORI … #define R_RFSW_CTRL_ANT0_BASE … #define B_RFSW_CTRL_ANT_MAPPING … #define R_RFE_SEL0_BASE … #define B_RFE_SEL0_SRC_MASK … #define R_RFE_SEL32_BASE … #define RFE_SEL0_SRC_ANTSEL_0 … #define R_RFE_INV0 … #define R_P0_RFM … #define B_P0_RFM_DIS_WL … #define B_P0_RFM_TX_OPT … #define B_P0_RFM_BT_EN … #define B_P0_RFM_OUT … #define R_P0_PATH_RST … #define B_P0_PATH_RST … #define R_P0_TXDPD … #define B_P0_TXDPD … #define R_P0_TXPW_RSTB … #define B_P0_TXPW_RSTB_MANON … #define B_P0_TXPW_RSTB_TSSI … #define R_P0_TSSI_MV_AVG … #define B_P0_TXPW_RSTB … #define B_P0_TSSI_MV_MIX … #define B_P0_TSSI_MV_AVG … #define B_P0_TSSI_MV_CLR … #define R_TXGAIN_SCALE … #define B_TXGAIN_SCALE_EN … #define B_TXGAIN_SCALE_OFT … #define R_P0_DAC_COMP_POST_DPD_EN … #define B_P0_DAC_COMP_POST_DPD_EN … #define R_P0_TSSI_BASE … #define R_S0_DACKI … #define B_S0_DACKI_AR … #define B_S0_DACKI_EN … #define R_S0_DACKI2 … #define B_S0_DACKI2_K … #define R_S0_DACKI7 … #define B_S0_DACKI7_K … #define R_S0_DACKI8 … #define B_S0_DACKI8_K … #define R_S0_DACKQ … #define B_S0_DACKQ_AR … #define B_S0_DACKQ_EN … #define R_S0_DACKQ2 … #define B_S0_DACKQ2_K … #define R_S0_DACKQ7 … #define B_S0_DACKQ7_K … #define R_S0_DACKQ8 … #define B_S0_DACKQ8_K … #define R_DCFO_WEIGHT_V1 … #define B_DCFO_WEIGHT_MSK_V1 … #define R_DAC_CLK … #define B_DAC_CLK … #define R_DCFO_OPT_V1 … #define B_DCFO_OPT_EN_V1 … #define R_TXFCTR … #define B_TXFCTR_THD … #define R_TXSCALE … #define B_TXFCTR_EN … #define R_PCOEFF01 … #define B_PCOEFF01 … #define R_PCOEFF23 … #define B_PCOEFF23 … #define R_PCOEFF45 … #define B_PCOEFF45 … #define R_PCOEFF67 … #define B_PCOEFF67 … #define R_PCOEFF89 … #define B_PCOEFF89 … #define R_PCOEFFAB … #define B_PCOEFFAB … #define R_PCOEFFCD … #define B_PCOEFFCD … #define R_PCOEFFEF … #define B_PCOEFFEF … #define R_MGAIN_BIAS … #define B_MGAIN_BIAS_BW20 … #define B_MGAIN_BIAS_BW40 … #define R_CCK_RPL_OFST … #define B_CCK_RPL_OFST … #define R_BK_FC0INV … #define B_BK_FC0INV … #define R_CCK_FC0INV … #define B_CCK_FC0INV … #define R_SEG0R_EDCCA_LVL_BE … #define R_SEG0R_PPDU_LVL_BE … #define R_SEGSND … #define B_SEGSND_EN … #define R_DBCC … #define B_DBCC_EN … #define R_FC0 … #define B_BW40_2XFFT … #define B_FC0 … #define R_FC0INV_SBW … #define B_SMALLBW … #define B_RX_BT_SG0 … #define B_RX_1RCCA … #define B_FC0_INV … #define R_ANT_CHBW … #define B_ANT_BT_SHARE … #define B_CHBW_BW … #define B_CHBW_PRICH … #define B_ANT_RX_SG0 … #define R_SLOPE … #define B_EHT_RATE_TH … #define B_SLOPE_B … #define B_SLOPE_A … #define R_SC_CORNER … #define B_SC_CORNER … #define R_MAG_A … #define B_MGA_AEND … #define R_MAG_AB … #define B_BY_SLOPE … #define B_MAG_AB … #define R_BEDGE … #define B_EHT_MCS14 … #define B_HE_RATE_TH … #define R_BEDGE2 … #define B_EHT_MCS15 … #define B_HT_VHT_TH … #define R_BEDGE3 … #define B_TB_EN … #define B_HEMU_EN … #define B_HEERSU_EN … #define B_EHTTB_EN … #define B_BEDGE_CFG … #define R_SU_PUNC … #define B_SU_PUNC_EN … #define R_BEDGE5 … #define B_HWGEN_EN … #define B_PWROFST_COMP … #define R_RPL_BIAS_COMP1 … #define B_RPL_BIAS_COMP1_MASK … #define R_DBCC_FA … #define B_DBCC_FA … #define R_P1_TSSI_ALIM1 … #define B_P1_TSSI_ALIM1 … #define B_P1_TSSI_ALIM11 … #define B_P1_TSSI_ALIM12 … #define B_P1_TSSI_ALIM13 … #define R_P1_TSSI_ALIM3 … #define B_P1_TSSI_ALIM31 … #define R_P1_TSSI_ALIM2 … #define B_P1_TSSI_ALIM2 … #define R_P1_TSSI_ADC_CLK … #define B_P1_TSSI_ADC_CLK … #define R_P1_TXAGC_TH … #define B_P1_TXAGC_MAXMIN … #define R_P1_TXPW_FORCE … #define B_P1_TXPW_RDY … #define R_P1_TSSIC … #define B_P1_TSSIC_BYPASS … #define R_P1_TMETER … #define B_P1_TMETER … #define B_P1_TMETER_DIS … #define B_P1_TMETER_TRK … #define R_P1_TSSI_TRK … #define B_P1_TSSI_TRK_EN … #define B_P1_TSSI_RFC … #define B_P1_TSSI_OFT_EN … #define B_P1_TSSI_OFT … #define R_P1_TSSI_AVG … #define B_P1_TSSI_EN … #define B_P1_TSSI_AVG … #define R_P1_RFCTM … #define B_P1_CLKG_FORCE … #define B_P1_GOT_TXRX … #define R_P1_RFCTM_RDY … #define B_P1_RFCTM_VAL … #define B_P1_RFCTM_DEL … #define R_P1_PATH_RST … #define B_P1_PATH_RST … #define R_P1_ADCFF_EN … #define B_P1_ADCFF_EN … #define R_P1_TXPW_RSTB … #define B_P1_TXPW_RSTB_MANON … #define B_P1_TXPW_RSTB_TSSI … #define R_P1_TSSI_MV_AVG … #define B_P1_TXPW_RSTB … #define B_P1_TSSI_MV_MIX … #define B_P1_TSSI_MV_AVG … #define B_P1_TSSI_MV_CLR … #define R_P1_DAC_COMP_POST_DPD_EN … #define B_P1_DAC_COMP_POST_DPD_EN … #define R_TSSI_THOF … #define R_S1_DACKI … #define B_S1_DACKI_AR … #define B_S1_DACKI_EN … #define R_S1_DACKI2 … #define B_S1_DACKI2_K … #define R_S1_DACKI7 … #define B_S1_DACKI_K … #define R_S1_DACKI8 … #define B_S1_DACKI8_K … #define R_S1_DACKQ … #define B_S1_DACKQ_AR … #define B_S1_DACKQ_EN … #define R_S1_DACKQ2 … #define B_S1_DACKQ2_K … #define R_S1_DACKQ7 … #define B_S1_DACKQ7_K … #define R_S1_DACKQ8 … #define B_S1_DACKQ8_K … #define R_NCTL_CFG … #define B_NCTL_CFG_SPAGE … #define R_NCTL_RPT … #define B_NCTL_RPT_FLG … #define R_NCTL_N1 … #define B_NCTL_N1_CIP … #define R_NCTL_N2 … #define R_IQK_COM … #define R_IQK_DIF … #define B_IQK_DIF_TRX … #define R_IQK_DIF1 … #define B_IQK_DIF1_TXPI … #define R_IQK_DIF2 … #define B_IQK_DIF2_RXPI … #define R_IQK_DIF4 … #define B_IQK_DIF4_RXT … #define B_IQK_DIF4_TXT … #define IQK_DF4_TXT_8_25MHZ … #define R_IQK_CFG … #define B_IQK_CFG_SET … #define R_IQK_RXA … #define B_IQK_RXAGC … #define R_TPG_SEL … #define R_TPG_MOD … #define B_TPG_MOD_F … #define R_MDPK_SYNC … #define B_MDPK_SYNC_SEL … #define B_MDPK_SYNC_MAN … #define B_MDPK_SYNC_DMAN … #define R_MDPK_RX_DCK … #define B_MDPK_RX_DCK_EN … #define R_KIP_MOD … #define B_KIP_MOD … #define R_NCTL_RW … #define R_KIP_SYSCFG … #define R_KIP_CLK … #define R_DPK_IDL … #define B_DPK_IDL_SEL … #define B_DPK_IDL … #define R_LDL_NORM … #define B_LDL_NORM_MA … #define B_LDL_NORM_PN … #define B_LDL_NORM_OP … #define R_DPK_CTL … #define B_DPK_CTL_EN … #define R_DPK_CFG … #define B_DPK_CFG_IDX … #define R_DPK_CFG2 … #define B_DPK_CFG2_ST … #define R_DPK_CFG3 … #define R_KPATH_CFG … #define B_KPATH_CFG_ED … #define R_KIP_RPT1 … #define B_KIP_RPT1_SEL … #define B_KIP_RPT1_SEL_V1 … #define R_SRAM_IQRX … #define R_IDL_MPA … #define B_IDL_DN … #define B_IDL_MD530 … #define B_IDL_MD500 … #define R_GAPK … #define B_GAPK_ADR … #define R_SRAM_IQRX2 … #define R_DPK_MPA … #define B_DPK_MPA_T0 … #define B_DPK_MPA_T1 … #define B_DPK_MPA_T2 … #define R_DPK_WR … #define B_DPK_WR_ST … #define R_DPK_TRK … #define B_DPK_TRK_DIS … #define R_RPT_COM … #define B_PRT_COM_SYNERR … #define B_PRT_COM_DCI … #define B_PRT_COM_CORV … #define B_RPT_COM_RDY … #define B_PRT_COM_DCQ … #define B_PRT_COM_RXOV … #define B_PRT_COM_GL … #define B_PRT_COM_CORI … #define B_PRT_COM_RXBB … #define B_PRT_COM_RXBB_V1 … #define B_PRT_COM_DONE … #define R_COEF_SEL … #define R_COEF_SEL_C1 … #define B_COEF_SEL_IQC … #define B_COEF_SEL_IQC_V1 … #define B_COEF_SEL_MDPD … #define B_COEF_SEL_MDPD_V1 … #define B_COEF_SEL_EN … #define R_CFIR_SYS … #define R_IQK_RES … #define B_IQK_RES_K … #define B_IQK_RES_TXCFIR … #define B_IQK_RES_RXCFIR … #define R_TXIQC … #define R_RXIQC … #define B_RXIQC_BYPASS … #define B_RXIQC_BYPASS2 … #define B_RXIQC_NEWP … #define B_RXIQC_NEWX … #define R_KIP … #define B_KIP_DBCC … #define B_KIP_RFGAIN … #define R_RFGAIN … #define B_RFGAIN_PAD … #define B_RFGAIN_TXBB … #define R_RFGAIN_BND … #define B_RFGAIN_BND … #define R_CFIR_MAP … #define R_CFIR_LUT … #define R_CFIR_LUT_C1 … #define B_CFIR_LUT_SEL … #define B_CFIR_LUT_SET … #define B_CFIR_LUT_G5 … #define B_CFIR_LUT_G3 … #define B_CFIR_LUT_G2 … #define B_CFIR_LUT_GP_V1 … #define B_CFIR_LUT_GP … #define R_DPK_GN … #define B_DPK_GN_EN … #define B_DPK_GN_AG … #define R_DPD_V1 … #define B_DPD_LBK … #define R_DPD_CH0 … #define R_DPD_BND … #define B_DPD_BND_1 … #define B_DPD_BND_0 … #define R_DPD_CH0A … #define B_DPD_MEN … #define B_DPD_ORDER … #define B_DPD_ORDER_V1 … #define B_DPD_CFG … #define B_DPD_SEL … #define R_TXAGC_RFK … #define B_TXAGC_RFK_CH0 … #define R_DPD_COM … #define B_DPD_COM_OF … #define R_KIP_IQP … #define B_KIP_IQP_SW … #define B_KIP_IQP_IQSW … #define R_KIP_RPT … #define B_KIP_RPT_SEL … #define R_W_COEF … #define R_LOAD_COEF … #define B_LOAD_COEF_MDPD … #define B_LOAD_COEF_CFIR … #define B_LOAD_COEF_DI … #define B_LOAD_COEF_AUTO … #define R_DPK_GL … #define B_DPK_GL_A0 … #define B_DPK_GL_A1 … #define R_RPT_PER … #define B_RPT_PER_KSET … #define B_RPT_PER_TSSI … #define B_RPT_PER_OF … #define B_RPT_PER_TH … #define R_IQRSN … #define B_IQRSN_K1 … #define B_IQRSN_K2 … #define R_DPD_CH0B … #define R_RXCFIR_P0C0 … #define R_RXCFIR_P0C1 … #define R_RXCFIR_P0C2 … #define R_RXCFIR_P0C3 … #define R_TXCFIR_P0C0 … #define R_TXCFIR_P0C1 … #define R_TXCFIR_P0C2 … #define R_TXCFIR_P0C3 … #define R_RXCFIR_P1C0 … #define R_RXCFIR_P1C1 … #define R_RXCFIR_P1C2 … #define R_RXCFIR_P1C3 … #define R_TXCFIR_P1C0 … #define R_TXCFIR_P1C1 … #define R_TXCFIR_P1C2 … #define R_TXCFIR_P1C3 … #define R_IQKINF … #define B_IQKINF_VER … #define B_IQKINF_FAIL_RXGRP … #define B_IQKINF_FAIL_TXGRP … #define B_IQKINF_FAIL … #define B_IQKINF_F_RX … #define B_IQKINF_FTX … #define B_IQKINF_FFIN … #define B_IQKINF_FCOR … #define R_IQKCH … #define B_IQKCH_CH … #define B_IQKCH_BW … #define B_IQKCH_BAND … #define R_IQKINF2 … #define B_IQKINF2_FCNT … #define B_IQKINF2_KCNT … #define B_IQKINF2_NCTLV … #define R_RFK_ST … #define R_DCOF0 … #define B_DCOF0_RST … #define B_DCOF0_V … #define R_DCOF1 … #define B_DCOF1_VAL … #define B_DCOF1_RST … #define B_DCOF1_S … #define R_DCOF8 … #define B_DCOF8_V … #define R_DCOF9 … #define B_DCOF9_VAL … #define B_DCOF9_RST … #define R_DACK_S0P0 … #define B_DACK_S0P0_OK … #define R_DACK_BIAS00 … #define B_DACK_BIAS00 … #define R_DACK_S0P2 … #define B_DACK_S0M0 … #define B_DACK_S0P2_OK … #define R_DACK_DADCK00 … #define B_DACK_DADCK00 … #define R_DACK_S0P1 … #define B_DACK_S0P1_OK … #define R_DACK_BIAS01 … #define B_DACK_BIAS01 … #define R_DACK_S0P3 … #define B_DACK_S0M1 … #define B_DACK_S0P3_OK … #define R_DACK_DADCK01 … #define B_DACK_DADCK01 … #define R_DRCK_FH … #define B_DRCK_LAT … #define R_DRCK … #define B_DRCK_MUL … #define B_DRCK_IDLE … #define B_DRCK_EN … #define B_DRCK_VAL … #define R_DRCK_RES … #define B_DRCK_RES … #define B_DRCK_POL … #define R_DRCK_V1 … #define B_DRCK_V1_SEL … #define B_DRCK_V1_KICK … #define B_DRCK_V1_CV … #define R_DRCK_RS … #define B_DRCK_RS_LPS … #define B_DRCK_RS_DONE … #define R_PATH0_SAMPL_DLY_T_V1 … #define B_PATH0_SAMPL_DLY_T_MSK_V1 … #define R_P0_CFCH_BW0 … #define B_P0_CFCH_BW0 … #define B_P0_CFCH_EN … #define B_P0_CFCH_CTL … #define R_P0_CFCH_BW1 … #define B_P0_CFCH_EX … #define B_P0_CFCH_BW1 … #define R_WDADC … #define B_WDADC_SEL … #define R_ADCMOD … #define B_ADCMOD_LP … #define R_DCIM … #define B_DCIM_RC … #define B_DCIM_FR … #define R_ADDCK0D … #define B_ADDCK0D_VAL2 … #define B_ADDCK0D_VAL … #define B_ADDCK_DS … #define R_ADDCK0 … #define B_ADDCK0_TRG … #define B_ADDCK0_IQ … #define B_ADDCK0 … #define B_ADDCK0_MAN … #define B_ADDCK0_EN … #define B_ADDCK0_VAL … #define B_ADDCK0_RST … #define R_ADDCK0_RL … #define B_ADDCK0_RLS … #define B_ADDCK0_RL1 … #define B_ADDCK0_RL0 … #define R_ADDCKR0 … #define B_ADDCKR0_A0 … #define B_ADDCKR0_DC … #define B_ADDCKR0_A1 … #define R_DACK10 … #define B_DACK10_RST … #define B_DACK10 … #define R_DACK1_K … #define B_DACK1_VAL … #define B_DACK1_RST … #define B_DACK1_EN … #define R_DACK11 … #define B_DACK11 … #define R_DACK2_K … #define B_DACK2_VAL … #define B_DACK2_RST … #define B_DACK2_EN … #define R_DACK_S1P0 … #define B_DACK_S1P0_OK … #define R_DACK_BIAS10 … #define B_DACK_BIAS10 … #define R_DACK10S … #define B_DACK10S … #define R_DACK_S1P2 … #define B_DACK_S1P2_OK … #define R_DACK_DADCK10 … #define B_DACK_DADCK10 … #define R_DACK_S1P1 … #define B_DACK_S1P1_OK … #define R_DACK_BIAS11 … #define B_DACK_BIAS11 … #define R_DACK11S … #define B_DACK11S … #define R_DACK_S1P3 … #define B_DACK_S1P3_OK … #define R_DACK_DADCK11 … #define B_DACK_DADCK11 … #define R_PATH1_SAMPL_DLY_T_V1 … #define B_PATH1_SAMPL_DLY_T_MSK_V1 … #define R_PATH0_BW_SEL_V1 … #define B_PATH0_BW_SEL_MSK_V1 … #define R_PATH1_BW_SEL_V1 … #define B_PATH1_BW_SEL_EX … #define B_PATH1_BW_SEL_MSK_V1 … #define R_ADDCK1D … #define B_ADDCK1D_VAL2 … #define B_ADDCK1D_VAL … #define R_ADDCK1 … #define B_ADDCK1_TRG … #define B_ADDCK1 … #define B_ADDCK1_MAN … #define B_ADDCK1_EN … #define B_ADDCK1_RST … #define R_ADDCK1_RL … #define B_ADDCK1_RLS … #define B_ADDCK1_RL1 … #define B_ADDCK1_RL0 … #define R_ADDCKR1 … #define B_ADDCKR1_A0 … #define B_ADDCKR1_A1 … #define R_DACKN0_CTL … #define B_DACKN0_EN … #define B_DACKN0_V … #define R_DACKN1_CTL … #define B_DACKN1_V … #define B_DACKN1_ON … #define R_DACKN2_CTL … #define B_DACKN2_ON … #define R_DACKN3_CTL … #define B_DACKN3_ON … #define R_GAIN_MAP0 … #define B_GAIN_MAP0_EN … #define R_GAIN_MAP1 … #define B_GAIN_MAP1_EN … #define R_GOTX_IQKDPK_C0 … #define R_GOTX_IQKDPK_C1 … #define B_GOTX_IQKDPK … #define R_IQK_DPK_PRST … #define R_IQK_DPK_PRST_C1 … #define B_IQK_DPK_PRST … #define R_TXPWR_RSTA … #define B_TXPWR_RSTA … #define R_TSSI_PWR_P0 … #define R_TSSI_PWR_P1 … #define B_TSSI_CONT_EN … #define R_TSSI_MAP_OFST_P0 … #define R_TSSI_MAP_OFST_P1 … #define B_TSSI_MAP_OFST_OFDM … #define B_TSSI_MAP_OFST_CCK … #define R_TXAGC_REF0_P0 … #define R_TXAGC_REF0_P1 … #define B_TXAGC_REF0_OFDM_DBM … #define B_TXAGC_REF0_CCK_DBM … #define B_TXAGC_REF0_OFDM_CW … #define R_TXAGC_REF1_P0 … #define R_TXAGC_REF1_P1 … #define B_TXAGC_REF1_CCK_CW … #define R_TXPWR_RSTB … #define B_TXPWR_RSTB … /* WiFi CPU local domain */ #define R_AX_WDT_CTRL … #define B_AX_WDT_EN … #define B_AX_WDT_OPT_RESET_PLATFORM_EN … #define B_AX_IO_HANG_IMR … #define B_AX_IO_HANG_CMAC_RDATA_EN … #define B_AX_IO_HANG_DMAC_EN … #define B_AX_WDT_CLR … #define B_AX_WDT_COUNT_MASK … #define WDT_CTRL_ALL_DIS … #define R_AX_WDT_STATUS … #define B_AX_FS_WDT_INT … #define B_AX_FS_WDT_INT_MSK … #endif
Codebase Browser
linux