/* SPDX-License-Identifier: GPL-2.0-or-later */ /* * cx88x-hw.h - CX2388x register offsets * * Copyright (C) 1996,97,98 Ralph Metzler ([email protected]) * 2001 Michael Eskin * 2002 Yurij Sysoev <[email protected]> * 2003 Gerd Knorr <[email protected]> */ #ifndef _CX88_REG_H_ #define _CX88_REG_H_ /* * PCI IDs and config space */ #ifndef PCI_VENDOR_ID_CONEXANT #define PCI_VENDOR_ID_CONEXANT … #endif #ifndef PCI_DEVICE_ID_CX2300_VID #define PCI_DEVICE_ID_CX2300_VID … #endif #define CX88X_DEVCTRL … #define CX88X_EN_TBFX … #define CX88X_EN_VSFX … /* * PCI controller registers */ /* Command and Status Register */ #define F0_CMD_STAT_MM … #define F1_CMD_STAT_MM … #define F2_CMD_STAT_MM … #define F3_CMD_STAT_MM … #define F4_CMD_STAT_MM … /* Device Control #1 */ #define F0_DEV_CNTRL1_MM … #define F1_DEV_CNTRL1_MM … #define F2_DEV_CNTRL1_MM … #define F3_DEV_CNTRL1_MM … #define F4_DEV_CNTRL1_MM … /* Device Control #1 */ #define F0_BAR0_MM … #define F1_BAR0_MM … #define F2_BAR0_MM … #define F3_BAR0_MM … #define F4_BAR0_MM … /* * DMA Controller registers */ #define MO_PDMA_STHRSH … #define MO_PDMA_STADRS … #define MO_PDMA_SIADRS … #define MO_PDMA_SCNTRL … #define MO_PDMA_DTHRSH … #define MO_PDMA_DTADRS … #define MO_PDMA_DIADRS … #define MO_PDMA_DCNTRL … #define MO_LD_SSID … #define MO_DEV_CNTRL2 … #define MO_PCI_INTMSK … #define MO_PCI_INTSTAT … #define MO_PCI_INTMSTAT … #define MO_VID_INTMSK … #define MO_VID_INTSTAT … #define MO_VID_INTMSTAT … #define MO_VID_INTSSTAT … #define MO_AUD_INTMSK … #define MO_AUD_INTSTAT … #define MO_AUD_INTMSTAT … #define MO_AUD_INTSSTAT … #define MO_TS_INTMSK … #define MO_TS_INTSTAT … #define MO_TS_INTMSTAT … #define MO_TS_INTSSTAT … #define MO_VIP_INTMSK … #define MO_VIP_INTSTAT … #define MO_VIP_INTMSTAT … #define MO_VIP_INTSSTAT … #define MO_GPHST_INTMSK … #define MO_GPHST_INTSTAT … #define MO_GPHST_INTMSTAT … #define MO_GPHST_INTSSTAT … // DMA Channels 1-6 belong to SPIPE #define MO_DMA7_PTR1 … #define MO_DMA8_PTR1 … // DMA Channels 9-20 belong to SPIPE #define MO_DMA21_PTR1 … #define MO_DMA22_PTR1 … #define MO_DMA23_PTR1 … #define MO_DMA24_PTR1 … #define MO_DMA25_PTR1 … #define MO_DMA26_PTR1 … #define MO_DMA27_PTR1 … #define MO_DMA28_PTR1 … #define MO_DMA29_PTR1 … #define MO_DMA30_PTR1 … #define MO_DMA31_PTR1 … #define MO_DMA32_PTR1 … #define MO_DMA21_PTR2 … #define MO_DMA22_PTR2 … #define MO_DMA23_PTR2 … #define MO_DMA24_PTR2 … #define MO_DMA25_PTR2 … #define MO_DMA26_PTR2 … #define MO_DMA27_PTR2 … #define MO_DMA28_PTR2 … #define MO_DMA29_PTR2 … #define MO_DMA30_PTR2 … #define MO_DMA31_PTR2 … #define MO_DMA32_PTR2 … #define MO_DMA21_CNT1 … #define MO_DMA22_CNT1 … #define MO_DMA23_CNT1 … #define MO_DMA24_CNT1 … #define MO_DMA25_CNT1 … #define MO_DMA26_CNT1 … #define MO_DMA27_CNT1 … #define MO_DMA28_CNT1 … #define MO_DMA29_CNT1 … #define MO_DMA30_CNT1 … #define MO_DMA31_CNT1 … #define MO_DMA32_CNT1 … #define MO_DMA21_CNT2 … #define MO_DMA22_CNT2 … #define MO_DMA23_CNT2 … #define MO_DMA24_CNT2 … #define MO_DMA25_CNT2 … #define MO_DMA26_CNT2 … #define MO_DMA27_CNT2 … #define MO_DMA28_CNT2 … #define MO_DMA29_CNT2 … #define MO_DMA30_CNT2 … #define MO_DMA31_CNT2 … #define MO_DMA32_CNT2 … /* * Video registers */ #define MO_VIDY_DMA … #define MO_VIDU_DMA … #define MO_VIDV_DMA … #define MO_VBI_DMA … #define MO_DEVICE_STATUS … #define MO_INPUT_FORMAT … #define MO_AGC_BURST … #define MO_CONTR_BRIGHT … #define MO_UV_SATURATION … #define MO_HUE … #define MO_HTOTAL … #define MO_HDELAY_EVEN … #define MO_HDELAY_ODD … #define MO_VDELAY_ODD … #define MO_VDELAY_EVEN … #define MO_HACTIVE_EVEN … #define MO_HACTIVE_ODD … #define MO_VACTIVE_EVEN … #define MO_VACTIVE_ODD … #define MO_HSCALE_EVEN … #define MO_HSCALE_ODD … #define MO_VSCALE_EVEN … #define MO_FILTER_EVEN … #define MO_VSCALE_ODD … #define MO_FILTER_ODD … #define MO_OUTPUT_FORMAT … #define MO_PLL_REG … #define MO_PLL_ADJ_CTRL … #define MO_SCONV_REG … #define MO_SCONV_FIFO … #define MO_SUB_STEP … #define MO_SUB_STEP_DR … #define MO_CAPTURE_CTRL … #define MO_COLOR_CTRL … #define MO_VBI_PACKET … #define MO_FIELD_COUNT … #define MO_VIP_CONFIG … #define MO_VBOS_CONTROL … #define MO_AGC_BACK_VBI … #define MO_AGC_SYNC_TIP1 … #define MO_VIDY_GPCNT … #define MO_VIDU_GPCNT … #define MO_VIDV_GPCNT … #define MO_VBI_GPCNT … #define MO_VIDY_GPCNTRL … #define MO_VIDU_GPCNTRL … #define MO_VIDV_GPCNTRL … #define MO_VBI_GPCNTRL … #define MO_VID_DMACNTRL … #define MO_VID_XFR_STAT … /* * audio registers */ #define MO_AUDD_DMA … #define MO_AUDU_DMA … #define MO_AUDR_DMA … #define MO_AUDD_GPCNT … #define MO_AUDU_GPCNT … #define MO_AUDR_GPCNT … #define MO_AUDD_GPCNTRL … #define MO_AUDU_GPCNTRL … #define MO_AUDR_GPCNTRL … #define MO_AUD_DMACNTRL … #define MO_AUD_XFR_STAT … #define MO_AUDD_LNGTH … #define MO_AUDR_LNGTH … #define AUD_INIT … #define AUD_INIT_LD … #define AUD_SOFT_RESET … #define AUD_I2SINPUTCNTL … #define AUD_BAUDRATE … #define AUD_I2SOUTPUTCNTL … #define AAGC_HYST … #define AAGC_GAIN … #define AAGC_DEF … #define AUD_IIR1_0_SEL … #define AUD_IIR1_0_SHIFT … #define AUD_IIR1_1_SEL … #define AUD_IIR1_1_SHIFT … #define AUD_IIR1_2_SEL … #define AUD_IIR1_2_SHIFT … #define AUD_IIR1_3_SEL … #define AUD_IIR1_3_SHIFT … #define AUD_IIR1_4_SEL … #define AUD_IIR1_4_SHIFT … #define AUD_IIR1_5_SEL … #define AUD_IIR1_5_SHIFT … #define AUD_IIR2_0_SEL … #define AUD_IIR2_0_SHIFT … #define AUD_IIR2_1_SEL … #define AUD_IIR2_1_SHIFT … #define AUD_IIR2_2_SEL … #define AUD_IIR2_2_SHIFT … #define AUD_IIR2_3_SEL … #define AUD_IIR2_3_SHIFT … #define AUD_IIR3_0_SEL … #define AUD_IIR3_0_SHIFT … #define AUD_IIR3_1_SEL … #define AUD_IIR3_1_SHIFT … #define AUD_IIR3_2_SEL … #define AUD_IIR3_2_SHIFT … #define AUD_IIR4_0_SEL … #define AUD_IIR4_0_SHIFT … #define AUD_IIR4_1_SEL … #define AUD_IIR4_1_SHIFT … #define AUD_IIR4_2_SEL … #define AUD_IIR4_2_SHIFT … #define AUD_IIR4_0_CA0 … #define AUD_IIR4_0_CA1 … #define AUD_IIR4_0_CA2 … #define AUD_IIR4_0_CB0 … #define AUD_IIR4_0_CB1 … #define AUD_IIR4_1_CA0 … #define AUD_IIR4_1_CA1 … #define AUD_IIR4_1_CA2 … #define AUD_IIR4_1_CB0 … #define AUD_IIR4_1_CB1 … #define AUD_IIR4_2_CA0 … #define AUD_IIR4_2_CA1 … #define AUD_IIR4_2_CA2 … #define AUD_IIR4_2_CB0 … #define AUD_IIR4_2_CB1 … #define AUD_HP_MD_IIR4_1 … #define AUD_HP_PROG_IIR4_1 … #define AUD_FM_MODE_ENABLE … #define AUD_POLY0_DDS_CONSTANT … #define AUD_DN0_FREQ … #define AUD_DN1_FREQ … #define AUD_DN1_FREQ_SHIFT … #define AUD_DN1_AFC … #define AUD_DN1_SRC_SEL … #define AUD_DN1_SHFT … #define AUD_DN2_FREQ … #define AUD_DN2_FREQ_SHIFT … #define AUD_DN2_AFC … #define AUD_DN2_SRC_SEL … #define AUD_DN2_SHFT … #define AUD_CRDC0_SRC_SEL … #define AUD_CRDC0_SHIFT … #define AUD_CORDIC_SHIFT_0 … #define AUD_CRDC1_SRC_SEL … #define AUD_CRDC1_SHIFT … #define AUD_CORDIC_SHIFT_1 … #define AUD_DCOC_0_SRC … #define AUD_DCOC0_SHIFT … #define AUD_DCOC_0_SHIFT_IN0 … #define AUD_DCOC_0_SHIFT_IN1 … #define AUD_DCOC_1_SRC … #define AUD_DCOC1_SHIFT … #define AUD_DCOC_1_SHIFT_IN0 … #define AUD_DCOC_1_SHIFT_IN1 … #define AUD_DCOC_2_SRC … #define AUD_DCOC2_SHIFT … #define AUD_DCOC_2_SHIFT_IN0 … #define AUD_DCOC_2_SHIFT_IN1 … #define AUD_DCOC_PASS_IN … #define AUD_PDET_SRC … #define AUD_PDET_SHIFT … #define AUD_PILOT_BQD_1_K0 … #define AUD_PILOT_BQD_1_K1 … #define AUD_PILOT_BQD_1_K2 … #define AUD_PILOT_BQD_1_K3 … #define AUD_PILOT_BQD_1_K4 … #define AUD_PILOT_BQD_2_K0 … #define AUD_PILOT_BQD_2_K1 … #define AUD_PILOT_BQD_2_K2 … #define AUD_PILOT_BQD_2_K3 … #define AUD_PILOT_BQD_2_K4 … #define AUD_THR_FR … #define AUD_X_PROG … #define AUD_Y_PROG … #define AUD_HARMONIC_MULT … #define AUD_C1_UP_THR … #define AUD_C1_LO_THR … #define AUD_C2_UP_THR … #define AUD_C2_LO_THR … #define AUD_PLL_EN … #define AUD_PLL_SRC … #define AUD_PLL_SHIFT … #define AUD_PLL_IF_SEL … #define AUD_PLL_IF_SHIFT … #define AUD_BIQUAD_PLL_K0 … #define AUD_BIQUAD_PLL_K1 … #define AUD_BIQUAD_PLL_K2 … #define AUD_BIQUAD_PLL_K3 … #define AUD_BIQUAD_PLL_K4 … #define AUD_DEEMPH0_SRC_SEL … #define AUD_DEEMPH0_SHIFT … #define AUD_DEEMPH0_G0 … #define AUD_DEEMPH0_A0 … #define AUD_DEEMPH0_B0 … #define AUD_DEEMPH0_A1 … #define AUD_DEEMPH0_B1 … #define AUD_DEEMPH1_SRC_SEL … #define AUD_DEEMPH1_SHIFT … #define AUD_DEEMPH1_G0 … #define AUD_DEEMPH1_A0 … #define AUD_DEEMPH1_B0 … #define AUD_DEEMPH1_A1 … #define AUD_DEEMPH1_B1 … #define AUD_OUT0_SEL … #define AUD_OUT0_SHIFT … #define AUD_OUT1_SEL … #define AUD_OUT1_SHIFT … #define AUD_RDSI_SEL … #define AUD_RDSI_SHIFT … #define AUD_RDSQ_SEL … #define AUD_RDSQ_SHIFT … #define AUD_DBX_IN_GAIN … #define AUD_DBX_WBE_GAIN … #define AUD_DBX_SE_GAIN … #define AUD_DBX_RMS_WBE … #define AUD_DBX_RMS_SE … #define AUD_DBX_SE_BYPASS … #define AUD_FAWDETCTL … #define AUD_FAWDETWINCTL … #define AUD_DEEMPHGAIN_R … #define AUD_DEEMPHNUMER1_R … #define AUD_DEEMPHNUMER2_R … #define AUD_DEEMPHDENOM1_R … #define AUD_DEEMPHDENOM2_R … #define AUD_ERRLOGPERIOD_R … #define AUD_ERRINTRPTTHSHLD1_R … #define AUD_ERRINTRPTTHSHLD2_R … #define AUD_ERRINTRPTTHSHLD3_R … #define AUD_NICAM_STATUS1 … #define AUD_NICAM_STATUS2 … #define AUD_ERRLOG1 … #define AUD_ERRLOG2 … #define AUD_ERRLOG3 … #define AUD_DAC_BYPASS_L … #define AUD_DAC_BYPASS_R … #define AUD_DAC_BYPASS_CTL … #define AUD_CTL … #define AUD_STATUS … #define AUD_VOL_CTL … #define AUD_BAL_CTL … #define AUD_START_TIMER … #define AUD_MODE_CHG_TIMER … #define AUD_POLYPH80SCALEFAC … #define AUD_DMD_RA_DDS … #define AUD_I2S_RA_DDS … #define AUD_RATE_THRES_DMD … #define AUD_RATE_THRES_I2S … #define AUD_RATE_ADJ1 … #define AUD_RATE_ADJ2 … #define AUD_RATE_ADJ3 … #define AUD_RATE_ADJ4 … #define AUD_RATE_ADJ5 … #define AUD_APB_IN_RATE_ADJ … #define AUD_I2SCNTL … #define AUD_PHASE_FIX_CTL … #define AUD_PLL_PRESCALE … #define AUD_PLL_DDS … #define AUD_PLL_INT … #define AUD_PLL_FRAC … #define AUD_PLL_JTAG … #define AUD_PLL_SPMP … #define AUD_AFE_12DB_EN … // Audio QAM Register Addresses #define AUD_PDF_DDS_CNST_BYTE2 … #define AUD_PDF_DDS_CNST_BYTE1 … #define AUD_PDF_DDS_CNST_BYTE0 … #define AUD_PHACC_FREQ_8MSB … #define AUD_PHACC_FREQ_8LSB … #define AUD_QAM_MODE … /* * transport stream registers */ #define MO_TS_DMA … #define MO_TS_GPCNT … #define MO_TS_GPCNTRL … #define MO_TS_DMACNTRL … #define MO_TS_XFR_STAT … #define MO_TS_LNGTH … #define TS_HW_SOP_CNTRL … #define TS_GEN_CNTRL … #define TS_BD_PKT_STAT … #define TS_SOP_STAT … #define TS_FIFO_OVFL_STAT … #define TS_VALERR_CNTRL … /* * VIP registers */ #define MO_VIPD_DMA … #define MO_VIPU_DMA … #define MO_VIPD_GPCNT … #define MO_VIPU_GPCNT … #define MO_VIPD_GPCNTRL … #define MO_VIPU_GPCNTRL … #define MO_VIP_DMACNTRL … #define MO_VIP_XFR_STAT … #define MO_VIP_CFG … #define MO_VIPU_CNTRL … #define MO_VIPD_CNTRL … #define MO_VIPD_LNGTH … #define MO_VIP_BRSTLN … #define MO_VIP_INTCNTRL … #define MO_VIP_XFTERM … /* * misc registers */ #define MO_M2M_DMA … #define MO_GP0_IO … #define MO_GP1_IO … #define MO_GP2_IO … #define MO_GP3_IO … #define MO_GPIO … #define MO_GPOE … #define MO_GP_ISM … #define MO_PLL_B … #define MO_M2M_CNT … #define MO_M2M_XSUM … #define MO_CRC … #define MO_CRC_D … #define MO_TM_CNT_LDW … #define MO_TM_CNT_UW … #define MO_TM_LMT_LDW … #define MO_TM_LMT_UW … #define MO_PINMUX_IO … #define MO_TSTSEL_IO … #define MO_AFECFG_IO … #define MO_DDS_IO … #define MO_DDSCFG_IO … #define MO_SAMPLE_IO … #define MO_SRST_IO … #define MO_INT1_MSK … #define MO_INT1_STAT … #define MO_INT1_MSTAT … /* * i2c bus registers */ #define MO_I2C … #define MO_I2C_DIV … #define MO_I2C_SYNC … #define MO_I2C_W3B … #define MO_I2C_SCL … #define MO_I2C_SDA … /* * general purpose host registers * * FIXME: tyops? s/0x35/0x38/ ?? */ #define MO_GPHSTD_DMA … #define MO_GPHSTU_DMA … #define MO_GPHSTU_CNTRL … #define MO_GPHSTD_CNTRL … #define MO_GPHSTD_LNGTH … #define MO_GPHST_WSC … #define MO_GPHST_XFR … #define MO_GPHST_WDTH … #define MO_GPHST_HDSHK … #define MO_GPHST_MUX16 … #define MO_GPHST_MODE … #define MO_GPHSTD_GPCNT … #define MO_GPHSTU_GPCNT … #define MO_GPHSTD_GPCNTRL … #define MO_GPHSTU_GPCNTRL … #define MO_GPHST_DMACNTRL … #define MO_GPHST_XFR_STAT … #define MO_GPHST_SOFT_RST … /* * RISC instructions */ #define RISC_SYNC … #define RISC_SYNC_ODD … #define RISC_SYNC_EVEN … #define RISC_RESYNC … #define RISC_RESYNC_ODD … #define RISC_RESYNC_EVEN … #define RISC_WRITE … #define RISC_WRITEC … #define RISC_READ … #define RISC_READC … #define RISC_JUMP … #define RISC_SKIP … #define RISC_WRITERM … #define RISC_WRITECM … #define RISC_WRITECR … #define RISC_IMM … #define RISC_SOL … #define RISC_EOL … #define RISC_IRQ2 … #define RISC_IRQ1 … #define RISC_CNT_NONE … #define RISC_CNT_INC … #define RISC_CNT_RSVR … #define RISC_CNT_RESET … #define RISC_JMP_SRP … /* * various constants */ // DMA /* Interrupt mask/status */ #define PCI_INT_VIDINT … #define PCI_INT_AUDINT … #define PCI_INT_TSINT … #define PCI_INT_VIPINT … #define PCI_INT_HSTINT … #define PCI_INT_TM1INT … #define PCI_INT_SRCDMAINT … #define PCI_INT_DSTDMAINT … #define PCI_INT_RISC_RD_BERRINT … #define PCI_INT_RISC_WR_BERRINT … #define PCI_INT_BRDG_BERRINT … #define PCI_INT_SRC_DMA_BERRINT … #define PCI_INT_DST_DMA_BERRINT … #define PCI_INT_IPB_DMA_BERRINT … #define PCI_INT_I2CDONE … #define PCI_INT_I2CRACK … #define PCI_INT_IR_SMPINT … #define PCI_INT_GPIO_INT0 … #define PCI_INT_GPIO_INT1 … #define SEL_BTSC … #define SEL_EIAJ … #define SEL_A2 … #define SEL_SAP … #define SEL_NICAM … #define SEL_FMRADIO … // AUD_CTL #define AUD_INT_DN_RISCI1 … #define AUD_INT_UP_RISCI1 … #define AUD_INT_RDS_DN_RISCI1 … #define AUD_INT_DN_RISCI2 … #define AUD_INT_UP_RISCI2 … #define AUD_INT_RDS_DN_RISCI2 … #define AUD_INT_DN_SYNC … #define AUD_INT_UP_SYNC … #define AUD_INT_RDS_DN_SYNC … #define AUD_INT_OPC_ERR … #define AUD_INT_BER_IRQ … #define AUD_INT_MCHG_IRQ … #define EN_BTSC_FORCE_MONO … #define EN_BTSC_FORCE_STEREO … #define EN_BTSC_FORCE_SAP … #define EN_BTSC_AUTO_STEREO … #define EN_BTSC_AUTO_SAP … #define EN_A2_FORCE_MONO1 … #define EN_A2_FORCE_MONO2 … #define EN_A2_FORCE_STEREO … #define EN_A2_AUTO_MONO2 … #define EN_A2_AUTO_STEREO … #define EN_EIAJ_FORCE_MONO1 … #define EN_EIAJ_FORCE_MONO2 … #define EN_EIAJ_FORCE_STEREO … #define EN_EIAJ_AUTO_MONO2 … #define EN_EIAJ_AUTO_STEREO … #define EN_NICAM_FORCE_MONO1 … #define EN_NICAM_FORCE_MONO2 … #define EN_NICAM_FORCE_STEREO … #define EN_NICAM_AUTO_MONO2 … #define EN_NICAM_AUTO_STEREO … #define EN_FMRADIO_FORCE_MONO … #define EN_FMRADIO_FORCE_STEREO … #define EN_FMRADIO_AUTO_STEREO … #define EN_NICAM_AUTO_FALLBACK … #define EN_FMRADIO_EN_RDS … #define EN_NICAM_TRY_AGAIN_BIT … #define EN_DAC_ENABLE … #define EN_I2SOUT_ENABLE … #define EN_I2SIN_STR2DAC … #define EN_I2SIN_ENABLE … #define EN_DMTRX_SUMDIFF … #define EN_DMTRX_SUMR … #define EN_DMTRX_LR … #define EN_DMTRX_MONO … #define EN_DMTRX_BYPASS … // Video #define VID_CAPTURE_CONTROL … #define CX23880_CAP_CTL_CAPTURE_VBI_ODD … #define CX23880_CAP_CTL_CAPTURE_VBI_EVEN … #define CX23880_CAP_CTL_CAPTURE_ODD … #define CX23880_CAP_CTL_CAPTURE_EVEN … #define VideoInputMux0 … #define VideoInputMux1 … #define VideoInputMux2 … #define VideoInputMux3 … #define VideoInputTuner … #define VideoInputComposite … #define VideoInputSVideo … #define VideoInputOther … #define Xtal0 … #define Xtal1 … #define XtalAuto … #define VideoFormatAuto … #define VideoFormatNTSC … #define VideoFormatNTSCJapan … #define VideoFormatNTSC443 … #define VideoFormatPAL … #define VideoFormatPALB … #define VideoFormatPALD … #define VideoFormatPALG … #define VideoFormatPALH … #define VideoFormatPALI … #define VideoFormatPALBDGHI … #define VideoFormatPALM … #define VideoFormatPALN … #define VideoFormatPALNC … #define VideoFormatPAL60 … #define VideoFormatSECAM … #define VideoFormatAuto27MHz … #define VideoFormatNTSC27MHz … #define VideoFormatNTSCJapan27MHz … #define VideoFormatNTSC44327MHz … #define VideoFormatPAL27MHz … #define VideoFormatPALB27MHz … #define VideoFormatPALD27MHz … #define VideoFormatPALG27MHz … #define VideoFormatPALH27MHz … #define VideoFormatPALI27MHz … #define VideoFormatPALBDGHI27MHz … #define VideoFormatPALM27MHz … #define VideoFormatPALN27MHz … #define VideoFormatPALNC27MHz … #define VideoFormatPAL6027MHz … #define VideoFormatSECAM27MHz … #define NominalUSECAM … #define NominalVSECAM … #define NominalUNTSC … #define NominalVNTSC … #define NominalContrast … #define HFilterAutoFormat … #define HFilterCIF … #define HFilterQCIF … #define HFilterICON … #define VFilter2TapInterpolate … #define VFilter3TapInterpolate … #define VFilter4TapInterpolate … #define VFilter5TapInterpolate … #define VFilter2TapNoInterpolate … #define VFilter3TapNoInterpolate … #define VFilter4TapNoInterpolate … #define VFilter5TapNoInterpolate … #define ColorFormatRGB32 … #define ColorFormatRGB24 … #define ColorFormatRGB16 … #define ColorFormatRGB15 … #define ColorFormatYUY2 … #define ColorFormatBTYUV … #define ColorFormatY8 … #define ColorFormatRGB8 … #define ColorFormatPL422 … #define ColorFormatPL411 … #define ColorFormatYUV12 … #define ColorFormatYUV9 … #define ColorFormatRAW … #define ColorFormatBSWAP … #define ColorFormatWSWAP … #define ColorFormatEvenMask … #define ColorFormatOddMask … #define ColorFormatGamma … #define Interlaced … #define NonInterlaced … #define FieldEven … #define FieldOdd … #define TGReadWriteMode … #define TGEnableMode … #define DV_CbAlign … #define DV_Y0Align … #define DV_CrAlign … #define DV_Y1Align … #define DVF_Analog … #define DVF_CCIR656 … #define DVF_ByteStream … #define DVF_ExtVSYNC … #define DVF_ExtField … #define CHANNEL_VID_Y … #define CHANNEL_VID_U … #define CHANNEL_VID_V … #define CHANNEL_VID_VBI … #define CHANNEL_AUD_DN … #define CHANNEL_AUD_UP … #define CHANNEL_AUD_RDS_DN … #define CHANNEL_MPEG_DN … #define CHANNEL_VIP_DN … #define CHANNEL_VIP_UP … #define CHANNEL_HOST_DN … #define CHANNEL_HOST_UP … #define CHANNEL_FIRST … #define CHANNEL_LAST … #define GP_COUNT_CONTROL_NONE … #define GP_COUNT_CONTROL_INC … #define GP_COUNT_CONTROL_RESERVED … #define GP_COUNT_CONTROL_RESET … #define PLL_PRESCALE_BY_2 … #define PLL_PRESCALE_BY_3 … #define PLL_PRESCALE_BY_4 … #define PLL_PRESCALE_BY_5 … #define HLNotchFilter4xFsc … #define HLNotchFilterSquare … #define HLNotchFilter135NTSC … #define HLNotchFilter135PAL … #define NTSC_8x_SUB_CARRIER … #define PAL_8x_SUB_CARRIER … // Default analog settings #define DEFAULT_HUE_NTSC … #define DEFAULT_BRIGHTNESS_NTSC … #define DEFAULT_CONTRAST_NTSC … #define DEFAULT_SAT_U_NTSC … #define DEFAULT_SAT_V_NTSC … #endif /* _CX88_REG_H_ */
Codebase Browser
linux