/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ /* * Copyright (c) 2023 MediaTek Inc. * Author: Balsam CHIHI <[email protected]> */ #ifndef __MEDIATEK_LVTS_DT_H #define __MEDIATEK_LVTS_DT_H #define MT7988_CPU_0 … #define MT7988_CPU_1 … #define MT7988_ETH2P5G_0 … #define MT7988_ETH2P5G_1 … #define MT7988_TOPS_0 … #define MT7988_TOPS_1 … #define MT7988_ETHWARP_0 … #define MT7988_ETHWARP_1 … #define MT8186_LITTLE_CPU0 … #define MT8186_LITTLE_CPU1 … #define MT8186_LITTLE_CPU2 … #define MT8186_CAM … #define MT8186_BIG_CPU0 … #define MT8186_BIG_CPU1 … #define MT8186_NNA … #define MT8186_ADSP … #define MT8186_GPU … #define MT8188_MCU_LITTLE_CPU0 … #define MT8188_MCU_LITTLE_CPU1 … #define MT8188_MCU_LITTLE_CPU2 … #define MT8188_MCU_LITTLE_CPU3 … #define MT8188_MCU_BIG_CPU0 … #define MT8188_MCU_BIG_CPU1 … #define MT8188_AP_APU … #define MT8188_AP_GPU0 … #define MT8188_AP_GPU1 … #define MT8188_AP_ADSP … #define MT8188_AP_VDO … #define MT8188_AP_INFRA … #define MT8188_AP_CAM1 … #define MT8188_AP_CAM2 … #define MT8195_MCU_BIG_CPU0 … #define MT8195_MCU_BIG_CPU1 … #define MT8195_MCU_BIG_CPU2 … #define MT8195_MCU_BIG_CPU3 … #define MT8195_MCU_LITTLE_CPU0 … #define MT8195_MCU_LITTLE_CPU1 … #define MT8195_MCU_LITTLE_CPU2 … #define MT8195_MCU_LITTLE_CPU3 … #define MT8195_AP_VPU0 … #define MT8195_AP_VPU1 … #define MT8195_AP_GPU0 … #define MT8195_AP_GPU1 … #define MT8195_AP_VDEC … #define MT8195_AP_IMG … #define MT8195_AP_INFRA … #define MT8195_AP_CAM0 … #define MT8195_AP_CAM1 … #define MT8192_MCU_BIG_CPU0 … #define MT8192_MCU_BIG_CPU1 … #define MT8192_MCU_BIG_CPU2 … #define MT8192_MCU_BIG_CPU3 … #define MT8192_MCU_LITTLE_CPU0 … #define MT8192_MCU_LITTLE_CPU1 … #define MT8192_MCU_LITTLE_CPU2 … #define MT8192_MCU_LITTLE_CPU3 … #define MT8192_AP_VPU0 … #define MT8192_AP_VPU1 … #define MT8192_AP_GPU0 … #define MT8192_AP_GPU1 … #define MT8192_AP_INFRA … #define MT8192_AP_CAM … #define MT8192_AP_MD0 … #define MT8192_AP_MD1 … #define MT8192_AP_MD2 … #endif /* __MEDIATEK_LVTS_DT_H */
Codebase Browser
linux