/* SPDX-License-Identifier: GPL-2.0+ */ /* * Device Tree binding constants for Actions Semi S500 Clock Management Unit * * Copyright (c) 2014 Actions Semi Inc. * Copyright (c) 2018 LSI-TEC - Caninos Loucos */ #ifndef __DT_BINDINGS_CLOCK_S500_CMU_H #define __DT_BINDINGS_CLOCK_S500_CMU_H #define CLK_NONE … /* fixed rate clocks */ #define CLK_LOSC … #define CLK_HOSC … /* pll clocks */ #define CLK_CORE_PLL … #define CLK_DEV_PLL … #define CLK_DDR_PLL … #define CLK_NAND_PLL … #define CLK_DISPLAY_PLL … #define CLK_ETHERNET_PLL … #define CLK_AUDIO_PLL … /* system clock */ #define CLK_DEV … #define CLK_H … #define CLK_AHBPREDIV … #define CLK_AHB … #define CLK_DE … #define CLK_BISP … #define CLK_VCE … #define CLK_VDE … /* peripheral device clock */ #define CLK_TIMER … #define CLK_I2C0 … #define CLK_I2C1 … #define CLK_I2C2 … #define CLK_I2C3 … #define CLK_PWM0 … #define CLK_PWM1 … #define CLK_PWM2 … #define CLK_PWM3 … #define CLK_PWM4 … #define CLK_PWM5 … #define CLK_SD0 … #define CLK_SD1 … #define CLK_SD2 … #define CLK_SENSOR0 … #define CLK_SENSOR1 … #define CLK_SPI0 … #define CLK_SPI1 … #define CLK_SPI2 … #define CLK_SPI3 … #define CLK_UART0 … #define CLK_UART1 … #define CLK_UART2 … #define CLK_UART3 … #define CLK_UART4 … #define CLK_UART5 … #define CLK_UART6 … #define CLK_DE1 … #define CLK_DE2 … #define CLK_I2SRX … #define CLK_I2STX … #define CLK_HDMI_AUDIO … #define CLK_HDMI … #define CLK_SPDIF … #define CLK_NAND … #define CLK_ECC … #define CLK_RMII_REF … #define CLK_GPIO … /* additional clocks */ #define CLK_APB … #define CLK_DMAC … #define CLK_NIC … #define CLK_ETHERNET … #define CLK_NR_CLKS … #endif /* __DT_BINDINGS_CLOCK_S500_CMU_H */
Codebase Browser
linux