/* * Copyright (c) 2008, 2009, 2010 QLogic Corporation. All rights reserved. * * This software is available to you under a choice of one of two * licenses. You may choose to be licensed under the terms of the GNU * General Public License (GPL) Version 2, available from the file * COPYING in the main directory of this source tree, or the * OpenIB.org BSD license below: * * Redistribution and use in source and binary forms, with or * without modification, are permitted provided that the following * conditions are met: * * - Redistributions of source code must retain the above * copyright notice, this list of conditions and the following * disclaimer. * * - Redistributions in binary form must reproduce the above * copyright notice, this list of conditions and the following * disclaimer in the documentation and/or other materials * provided with the distribution. * * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE * SOFTWARE. */ /* This file is mechanically generated from RTL. Any hand-edits will be lost! */ #define QIB_6120_Revision_OFFS … #define QIB_6120_Revision_R_Simulator_LSB … #define QIB_6120_Revision_R_Simulator_RMASK … #define QIB_6120_Revision_Reserved_LSB … #define QIB_6120_Revision_Reserved_RMASK … #define QIB_6120_Revision_BoardID_LSB … #define QIB_6120_Revision_BoardID_RMASK … #define QIB_6120_Revision_R_SW_LSB … #define QIB_6120_Revision_R_SW_RMASK … #define QIB_6120_Revision_R_Arch_LSB … #define QIB_6120_Revision_R_Arch_RMASK … #define QIB_6120_Revision_R_ChipRevMajor_LSB … #define QIB_6120_Revision_R_ChipRevMajor_RMASK … #define QIB_6120_Revision_R_ChipRevMinor_LSB … #define QIB_6120_Revision_R_ChipRevMinor_RMASK … #define QIB_6120_Control_OFFS … #define QIB_6120_Control_TxLatency_LSB … #define QIB_6120_Control_TxLatency_RMASK … #define QIB_6120_Control_PCIERetryBufDiagEn_LSB … #define QIB_6120_Control_PCIERetryBufDiagEn_RMASK … #define QIB_6120_Control_LinkEn_LSB … #define QIB_6120_Control_LinkEn_RMASK … #define QIB_6120_Control_FreezeMode_LSB … #define QIB_6120_Control_FreezeMode_RMASK … #define QIB_6120_Control_SyncReset_LSB … #define QIB_6120_Control_SyncReset_RMASK … #define QIB_6120_PageAlign_OFFS … #define QIB_6120_PortCnt_OFFS … #define QIB_6120_SendRegBase_OFFS … #define QIB_6120_UserRegBase_OFFS … #define QIB_6120_CntrRegBase_OFFS … #define QIB_6120_Scratch_OFFS … #define QIB_6120_Scratch_TopHalf_LSB … #define QIB_6120_Scratch_TopHalf_RMASK … #define QIB_6120_Scratch_BottomHalf_LSB … #define QIB_6120_Scratch_BottomHalf_RMASK … #define QIB_6120_IntBlocked_OFFS … #define QIB_6120_IntBlocked_ErrorIntBlocked_LSB … #define QIB_6120_IntBlocked_ErrorIntBlocked_RMASK … #define QIB_6120_IntBlocked_PioSetIntBlocked_LSB … #define QIB_6120_IntBlocked_PioSetIntBlocked_RMASK … #define QIB_6120_IntBlocked_PioBufAvailIntBlocked_LSB … #define QIB_6120_IntBlocked_PioBufAvailIntBlocked_RMASK … #define QIB_6120_IntBlocked_assertGPIOIntBlocked_LSB … #define QIB_6120_IntBlocked_assertGPIOIntBlocked_RMASK … #define QIB_6120_IntBlocked_Reserved_LSB … #define QIB_6120_IntBlocked_Reserved_RMASK … #define QIB_6120_IntBlocked_RcvAvail4IntBlocked_LSB … #define QIB_6120_IntBlocked_RcvAvail4IntBlocked_RMASK … #define QIB_6120_IntBlocked_RcvAvail3IntBlocked_LSB … #define QIB_6120_IntBlocked_RcvAvail3IntBlocked_RMASK … #define QIB_6120_IntBlocked_RcvAvail2IntBlocked_LSB … #define QIB_6120_IntBlocked_RcvAvail2IntBlocked_RMASK … #define QIB_6120_IntBlocked_RcvAvail1IntBlocked_LSB … #define QIB_6120_IntBlocked_RcvAvail1IntBlocked_RMASK … #define QIB_6120_IntBlocked_RcvAvail0IntBlocked_LSB … #define QIB_6120_IntBlocked_RcvAvail0IntBlocked_RMASK … #define QIB_6120_IntBlocked_Reserved1_LSB … #define QIB_6120_IntBlocked_Reserved1_RMASK … #define QIB_6120_IntBlocked_RcvUrg4IntBlocked_LSB … #define QIB_6120_IntBlocked_RcvUrg4IntBlocked_RMASK … #define QIB_6120_IntBlocked_RcvUrg3IntBlocked_LSB … #define QIB_6120_IntBlocked_RcvUrg3IntBlocked_RMASK … #define QIB_6120_IntBlocked_RcvUrg2IntBlocked_LSB … #define QIB_6120_IntBlocked_RcvUrg2IntBlocked_RMASK … #define QIB_6120_IntBlocked_RcvUrg1IntBlocked_LSB … #define QIB_6120_IntBlocked_RcvUrg1IntBlocked_RMASK … #define QIB_6120_IntBlocked_RcvUrg0IntBlocked_LSB … #define QIB_6120_IntBlocked_RcvUrg0IntBlocked_RMASK … #define QIB_6120_IntMask_OFFS … #define QIB_6120_IntMask_ErrorIntMask_LSB … #define QIB_6120_IntMask_ErrorIntMask_RMASK … #define QIB_6120_IntMask_PioSetIntMask_LSB … #define QIB_6120_IntMask_PioSetIntMask_RMASK … #define QIB_6120_IntMask_PioBufAvailIntMask_LSB … #define QIB_6120_IntMask_PioBufAvailIntMask_RMASK … #define QIB_6120_IntMask_assertGPIOIntMask_LSB … #define QIB_6120_IntMask_assertGPIOIntMask_RMASK … #define QIB_6120_IntMask_Reserved_LSB … #define QIB_6120_IntMask_Reserved_RMASK … #define QIB_6120_IntMask_RcvAvail4IntMask_LSB … #define QIB_6120_IntMask_RcvAvail4IntMask_RMASK … #define QIB_6120_IntMask_RcvAvail3IntMask_LSB … #define QIB_6120_IntMask_RcvAvail3IntMask_RMASK … #define QIB_6120_IntMask_RcvAvail2IntMask_LSB … #define QIB_6120_IntMask_RcvAvail2IntMask_RMASK … #define QIB_6120_IntMask_RcvAvail1IntMask_LSB … #define QIB_6120_IntMask_RcvAvail1IntMask_RMASK … #define QIB_6120_IntMask_RcvAvail0IntMask_LSB … #define QIB_6120_IntMask_RcvAvail0IntMask_RMASK … #define QIB_6120_IntMask_Reserved1_LSB … #define QIB_6120_IntMask_Reserved1_RMASK … #define QIB_6120_IntMask_RcvUrg4IntMask_LSB … #define QIB_6120_IntMask_RcvUrg4IntMask_RMASK … #define QIB_6120_IntMask_RcvUrg3IntMask_LSB … #define QIB_6120_IntMask_RcvUrg3IntMask_RMASK … #define QIB_6120_IntMask_RcvUrg2IntMask_LSB … #define QIB_6120_IntMask_RcvUrg2IntMask_RMASK … #define QIB_6120_IntMask_RcvUrg1IntMask_LSB … #define QIB_6120_IntMask_RcvUrg1IntMask_RMASK … #define QIB_6120_IntMask_RcvUrg0IntMask_LSB … #define QIB_6120_IntMask_RcvUrg0IntMask_RMASK … #define QIB_6120_IntStatus_OFFS … #define QIB_6120_IntStatus_Error_LSB … #define QIB_6120_IntStatus_Error_RMASK … #define QIB_6120_IntStatus_PioSent_LSB … #define QIB_6120_IntStatus_PioSent_RMASK … #define QIB_6120_IntStatus_PioBufAvail_LSB … #define QIB_6120_IntStatus_PioBufAvail_RMASK … #define QIB_6120_IntStatus_assertGPIO_LSB … #define QIB_6120_IntStatus_assertGPIO_RMASK … #define QIB_6120_IntStatus_Reserved_LSB … #define QIB_6120_IntStatus_Reserved_RMASK … #define QIB_6120_IntStatus_RcvAvail4_LSB … #define QIB_6120_IntStatus_RcvAvail4_RMASK … #define QIB_6120_IntStatus_RcvAvail3_LSB … #define QIB_6120_IntStatus_RcvAvail3_RMASK … #define QIB_6120_IntStatus_RcvAvail2_LSB … #define QIB_6120_IntStatus_RcvAvail2_RMASK … #define QIB_6120_IntStatus_RcvAvail1_LSB … #define QIB_6120_IntStatus_RcvAvail1_RMASK … #define QIB_6120_IntStatus_RcvAvail0_LSB … #define QIB_6120_IntStatus_RcvAvail0_RMASK … #define QIB_6120_IntStatus_Reserved1_LSB … #define QIB_6120_IntStatus_Reserved1_RMASK … #define QIB_6120_IntStatus_RcvUrg4_LSB … #define QIB_6120_IntStatus_RcvUrg4_RMASK … #define QIB_6120_IntStatus_RcvUrg3_LSB … #define QIB_6120_IntStatus_RcvUrg3_RMASK … #define QIB_6120_IntStatus_RcvUrg2_LSB … #define QIB_6120_IntStatus_RcvUrg2_RMASK … #define QIB_6120_IntStatus_RcvUrg1_LSB … #define QIB_6120_IntStatus_RcvUrg1_RMASK … #define QIB_6120_IntStatus_RcvUrg0_LSB … #define QIB_6120_IntStatus_RcvUrg0_RMASK … #define QIB_6120_IntClear_OFFS … #define QIB_6120_IntClear_ErrorIntClear_LSB … #define QIB_6120_IntClear_ErrorIntClear_RMASK … #define QIB_6120_IntClear_PioSetIntClear_LSB … #define QIB_6120_IntClear_PioSetIntClear_RMASK … #define QIB_6120_IntClear_PioBufAvailIntClear_LSB … #define QIB_6120_IntClear_PioBufAvailIntClear_RMASK … #define QIB_6120_IntClear_assertGPIOIntClear_LSB … #define QIB_6120_IntClear_assertGPIOIntClear_RMASK … #define QIB_6120_IntClear_Reserved_LSB … #define QIB_6120_IntClear_Reserved_RMASK … #define QIB_6120_IntClear_RcvAvail4IntClear_LSB … #define QIB_6120_IntClear_RcvAvail4IntClear_RMASK … #define QIB_6120_IntClear_RcvAvail3IntClear_LSB … #define QIB_6120_IntClear_RcvAvail3IntClear_RMASK … #define QIB_6120_IntClear_RcvAvail2IntClear_LSB … #define QIB_6120_IntClear_RcvAvail2IntClear_RMASK … #define QIB_6120_IntClear_RcvAvail1IntClear_LSB … #define QIB_6120_IntClear_RcvAvail1IntClear_RMASK … #define QIB_6120_IntClear_RcvAvail0IntClear_LSB … #define QIB_6120_IntClear_RcvAvail0IntClear_RMASK … #define QIB_6120_IntClear_Reserved1_LSB … #define QIB_6120_IntClear_Reserved1_RMASK … #define QIB_6120_IntClear_RcvUrg4IntClear_LSB … #define QIB_6120_IntClear_RcvUrg4IntClear_RMASK … #define QIB_6120_IntClear_RcvUrg3IntClear_LSB … #define QIB_6120_IntClear_RcvUrg3IntClear_RMASK … #define QIB_6120_IntClear_RcvUrg2IntClear_LSB … #define QIB_6120_IntClear_RcvUrg2IntClear_RMASK … #define QIB_6120_IntClear_RcvUrg1IntClear_LSB … #define QIB_6120_IntClear_RcvUrg1IntClear_RMASK … #define QIB_6120_IntClear_RcvUrg0IntClear_LSB … #define QIB_6120_IntClear_RcvUrg0IntClear_RMASK … #define QIB_6120_ErrMask_OFFS … #define QIB_6120_ErrMask_Reserved_LSB … #define QIB_6120_ErrMask_Reserved_RMASK … #define QIB_6120_ErrMask_HardwareErrMask_LSB … #define QIB_6120_ErrMask_HardwareErrMask_RMASK … #define QIB_6120_ErrMask_ResetNegatedMask_LSB … #define QIB_6120_ErrMask_ResetNegatedMask_RMASK … #define QIB_6120_ErrMask_InvalidAddrErrMask_LSB … #define QIB_6120_ErrMask_InvalidAddrErrMask_RMASK … #define QIB_6120_ErrMask_IBStatusChangedMask_LSB … #define QIB_6120_ErrMask_IBStatusChangedMask_RMASK … #define QIB_6120_ErrMask_Reserved1_LSB … #define QIB_6120_ErrMask_Reserved1_RMASK … #define QIB_6120_ErrMask_SendUnsupportedVLErrMask_LSB … #define QIB_6120_ErrMask_SendUnsupportedVLErrMask_RMASK … #define QIB_6120_ErrMask_SendUnexpectedPktNumErrMask_LSB … #define QIB_6120_ErrMask_SendUnexpectedPktNumErrMask_RMASK … #define QIB_6120_ErrMask_SendPioArmLaunchErrMask_LSB … #define QIB_6120_ErrMask_SendPioArmLaunchErrMask_RMASK … #define QIB_6120_ErrMask_SendDroppedDataPktErrMask_LSB … #define QIB_6120_ErrMask_SendDroppedDataPktErrMask_RMASK … #define QIB_6120_ErrMask_SendDroppedSmpPktErrMask_LSB … #define QIB_6120_ErrMask_SendDroppedSmpPktErrMask_RMASK … #define QIB_6120_ErrMask_SendPktLenErrMask_LSB … #define QIB_6120_ErrMask_SendPktLenErrMask_RMASK … #define QIB_6120_ErrMask_SendUnderRunErrMask_LSB … #define QIB_6120_ErrMask_SendUnderRunErrMask_RMASK … #define QIB_6120_ErrMask_SendMaxPktLenErrMask_LSB … #define QIB_6120_ErrMask_SendMaxPktLenErrMask_RMASK … #define QIB_6120_ErrMask_SendMinPktLenErrMask_LSB … #define QIB_6120_ErrMask_SendMinPktLenErrMask_RMASK … #define QIB_6120_ErrMask_Reserved2_LSB … #define QIB_6120_ErrMask_Reserved2_RMASK … #define QIB_6120_ErrMask_RcvIBLostLinkErrMask_LSB … #define QIB_6120_ErrMask_RcvIBLostLinkErrMask_RMASK … #define QIB_6120_ErrMask_RcvHdrErrMask_LSB … #define QIB_6120_ErrMask_RcvHdrErrMask_RMASK … #define QIB_6120_ErrMask_RcvHdrLenErrMask_LSB … #define QIB_6120_ErrMask_RcvHdrLenErrMask_RMASK … #define QIB_6120_ErrMask_RcvBadTidErrMask_LSB … #define QIB_6120_ErrMask_RcvBadTidErrMask_RMASK … #define QIB_6120_ErrMask_RcvHdrFullErrMask_LSB … #define QIB_6120_ErrMask_RcvHdrFullErrMask_RMASK … #define QIB_6120_ErrMask_RcvEgrFullErrMask_LSB … #define QIB_6120_ErrMask_RcvEgrFullErrMask_RMASK … #define QIB_6120_ErrMask_RcvBadVersionErrMask_LSB … #define QIB_6120_ErrMask_RcvBadVersionErrMask_RMASK … #define QIB_6120_ErrMask_RcvIBFlowErrMask_LSB … #define QIB_6120_ErrMask_RcvIBFlowErrMask_RMASK … #define QIB_6120_ErrMask_RcvEBPErrMask_LSB … #define QIB_6120_ErrMask_RcvEBPErrMask_RMASK … #define QIB_6120_ErrMask_RcvUnsupportedVLErrMask_LSB … #define QIB_6120_ErrMask_RcvUnsupportedVLErrMask_RMASK … #define QIB_6120_ErrMask_RcvUnexpectedCharErrMask_LSB … #define QIB_6120_ErrMask_RcvUnexpectedCharErrMask_RMASK … #define QIB_6120_ErrMask_RcvShortPktLenErrMask_LSB … #define QIB_6120_ErrMask_RcvShortPktLenErrMask_RMASK … #define QIB_6120_ErrMask_RcvLongPktLenErrMask_LSB … #define QIB_6120_ErrMask_RcvLongPktLenErrMask_RMASK … #define QIB_6120_ErrMask_RcvMaxPktLenErrMask_LSB … #define QIB_6120_ErrMask_RcvMaxPktLenErrMask_RMASK … #define QIB_6120_ErrMask_RcvMinPktLenErrMask_LSB … #define QIB_6120_ErrMask_RcvMinPktLenErrMask_RMASK … #define QIB_6120_ErrMask_RcvICRCErrMask_LSB … #define QIB_6120_ErrMask_RcvICRCErrMask_RMASK … #define QIB_6120_ErrMask_RcvVCRCErrMask_LSB … #define QIB_6120_ErrMask_RcvVCRCErrMask_RMASK … #define QIB_6120_ErrMask_RcvFormatErrMask_LSB … #define QIB_6120_ErrMask_RcvFormatErrMask_RMASK … #define QIB_6120_ErrStatus_OFFS … #define QIB_6120_ErrStatus_Reserved_LSB … #define QIB_6120_ErrStatus_Reserved_RMASK … #define QIB_6120_ErrStatus_HardwareErr_LSB … #define QIB_6120_ErrStatus_HardwareErr_RMASK … #define QIB_6120_ErrStatus_ResetNegated_LSB … #define QIB_6120_ErrStatus_ResetNegated_RMASK … #define QIB_6120_ErrStatus_InvalidAddrErr_LSB … #define QIB_6120_ErrStatus_InvalidAddrErr_RMASK … #define QIB_6120_ErrStatus_IBStatusChanged_LSB … #define QIB_6120_ErrStatus_IBStatusChanged_RMASK … #define QIB_6120_ErrStatus_Reserved1_LSB … #define QIB_6120_ErrStatus_Reserved1_RMASK … #define QIB_6120_ErrStatus_SendUnsupportedVLErr_LSB … #define QIB_6120_ErrStatus_SendUnsupportedVLErr_RMASK … #define QIB_6120_ErrStatus_SendUnexpectedPktNumErr_LSB … #define QIB_6120_ErrStatus_SendUnexpectedPktNumErr_RMASK … #define QIB_6120_ErrStatus_SendPioArmLaunchErr_LSB … #define QIB_6120_ErrStatus_SendPioArmLaunchErr_RMASK … #define QIB_6120_ErrStatus_SendDroppedDataPktErr_LSB … #define QIB_6120_ErrStatus_SendDroppedDataPktErr_RMASK … #define QIB_6120_ErrStatus_SendDroppedSmpPktErr_LSB … #define QIB_6120_ErrStatus_SendDroppedSmpPktErr_RMASK … #define QIB_6120_ErrStatus_SendPktLenErr_LSB … #define QIB_6120_ErrStatus_SendPktLenErr_RMASK … #define QIB_6120_ErrStatus_SendUnderRunErr_LSB … #define QIB_6120_ErrStatus_SendUnderRunErr_RMASK … #define QIB_6120_ErrStatus_SendMaxPktLenErr_LSB … #define QIB_6120_ErrStatus_SendMaxPktLenErr_RMASK … #define QIB_6120_ErrStatus_SendMinPktLenErr_LSB … #define QIB_6120_ErrStatus_SendMinPktLenErr_RMASK … #define QIB_6120_ErrStatus_Reserved2_LSB … #define QIB_6120_ErrStatus_Reserved2_RMASK … #define QIB_6120_ErrStatus_RcvIBLostLinkErr_LSB … #define QIB_6120_ErrStatus_RcvIBLostLinkErr_RMASK … #define QIB_6120_ErrStatus_RcvHdrErr_LSB … #define QIB_6120_ErrStatus_RcvHdrErr_RMASK … #define QIB_6120_ErrStatus_RcvHdrLenErr_LSB … #define QIB_6120_ErrStatus_RcvHdrLenErr_RMASK … #define QIB_6120_ErrStatus_RcvBadTidErr_LSB … #define QIB_6120_ErrStatus_RcvBadTidErr_RMASK … #define QIB_6120_ErrStatus_RcvHdrFullErr_LSB … #define QIB_6120_ErrStatus_RcvHdrFullErr_RMASK … #define QIB_6120_ErrStatus_RcvEgrFullErr_LSB … #define QIB_6120_ErrStatus_RcvEgrFullErr_RMASK … #define QIB_6120_ErrStatus_RcvBadVersionErr_LSB … #define QIB_6120_ErrStatus_RcvBadVersionErr_RMASK … #define QIB_6120_ErrStatus_RcvIBFlowErr_LSB … #define QIB_6120_ErrStatus_RcvIBFlowErr_RMASK … #define QIB_6120_ErrStatus_RcvEBPErr_LSB … #define QIB_6120_ErrStatus_RcvEBPErr_RMASK … #define QIB_6120_ErrStatus_RcvUnsupportedVLErr_LSB … #define QIB_6120_ErrStatus_RcvUnsupportedVLErr_RMASK … #define QIB_6120_ErrStatus_RcvUnexpectedCharErr_LSB … #define QIB_6120_ErrStatus_RcvUnexpectedCharErr_RMASK … #define QIB_6120_ErrStatus_RcvShortPktLenErr_LSB … #define QIB_6120_ErrStatus_RcvShortPktLenErr_RMASK … #define QIB_6120_ErrStatus_RcvLongPktLenErr_LSB … #define QIB_6120_ErrStatus_RcvLongPktLenErr_RMASK … #define QIB_6120_ErrStatus_RcvMaxPktLenErr_LSB … #define QIB_6120_ErrStatus_RcvMaxPktLenErr_RMASK … #define QIB_6120_ErrStatus_RcvMinPktLenErr_LSB … #define QIB_6120_ErrStatus_RcvMinPktLenErr_RMASK … #define QIB_6120_ErrStatus_RcvICRCErr_LSB … #define QIB_6120_ErrStatus_RcvICRCErr_RMASK … #define QIB_6120_ErrStatus_RcvVCRCErr_LSB … #define QIB_6120_ErrStatus_RcvVCRCErr_RMASK … #define QIB_6120_ErrStatus_RcvFormatErr_LSB … #define QIB_6120_ErrStatus_RcvFormatErr_RMASK … #define QIB_6120_ErrClear_OFFS … #define QIB_6120_ErrClear_Reserved_LSB … #define QIB_6120_ErrClear_Reserved_RMASK … #define QIB_6120_ErrClear_HardwareErrClear_LSB … #define QIB_6120_ErrClear_HardwareErrClear_RMASK … #define QIB_6120_ErrClear_ResetNegatedClear_LSB … #define QIB_6120_ErrClear_ResetNegatedClear_RMASK … #define QIB_6120_ErrClear_InvalidAddrErrClear_LSB … #define QIB_6120_ErrClear_InvalidAddrErrClear_RMASK … #define QIB_6120_ErrClear_IBStatusChangedClear_LSB … #define QIB_6120_ErrClear_IBStatusChangedClear_RMASK … #define QIB_6120_ErrClear_Reserved1_LSB … #define QIB_6120_ErrClear_Reserved1_RMASK … #define QIB_6120_ErrClear_SendUnsupportedVLErrClear_LSB … #define QIB_6120_ErrClear_SendUnsupportedVLErrClear_RMASK … #define QIB_6120_ErrClear_SendUnexpectedPktNumErrClear_LSB … #define QIB_6120_ErrClear_SendUnexpectedPktNumErrClear_RMASK … #define QIB_6120_ErrClear_SendPioArmLaunchErrClear_LSB … #define QIB_6120_ErrClear_SendPioArmLaunchErrClear_RMASK … #define QIB_6120_ErrClear_SendDroppedDataPktErrClear_LSB … #define QIB_6120_ErrClear_SendDroppedDataPktErrClear_RMASK … #define QIB_6120_ErrClear_SendDroppedSmpPktErrClear_LSB … #define QIB_6120_ErrClear_SendDroppedSmpPktErrClear_RMASK … #define QIB_6120_ErrClear_SendPktLenErrClear_LSB … #define QIB_6120_ErrClear_SendPktLenErrClear_RMASK … #define QIB_6120_ErrClear_SendUnderRunErrClear_LSB … #define QIB_6120_ErrClear_SendUnderRunErrClear_RMASK … #define QIB_6120_ErrClear_SendMaxPktLenErrClear_LSB … #define QIB_6120_ErrClear_SendMaxPktLenErrClear_RMASK … #define QIB_6120_ErrClear_SendMinPktLenErrClear_LSB … #define QIB_6120_ErrClear_SendMinPktLenErrClear_RMASK … #define QIB_6120_ErrClear_Reserved2_LSB … #define QIB_6120_ErrClear_Reserved2_RMASK … #define QIB_6120_ErrClear_RcvIBLostLinkErrClear_LSB … #define QIB_6120_ErrClear_RcvIBLostLinkErrClear_RMASK … #define QIB_6120_ErrClear_RcvHdrErrClear_LSB … #define QIB_6120_ErrClear_RcvHdrErrClear_RMASK … #define QIB_6120_ErrClear_RcvHdrLenErrClear_LSB … #define QIB_6120_ErrClear_RcvHdrLenErrClear_RMASK … #define QIB_6120_ErrClear_RcvBadTidErrClear_LSB … #define QIB_6120_ErrClear_RcvBadTidErrClear_RMASK … #define QIB_6120_ErrClear_RcvHdrFullErrClear_LSB … #define QIB_6120_ErrClear_RcvHdrFullErrClear_RMASK … #define QIB_6120_ErrClear_RcvEgrFullErrClear_LSB … #define QIB_6120_ErrClear_RcvEgrFullErrClear_RMASK … #define QIB_6120_ErrClear_RcvBadVersionErrClear_LSB … #define QIB_6120_ErrClear_RcvBadVersionErrClear_RMASK … #define QIB_6120_ErrClear_RcvIBFlowErrClear_LSB … #define QIB_6120_ErrClear_RcvIBFlowErrClear_RMASK … #define QIB_6120_ErrClear_RcvEBPErrClear_LSB … #define QIB_6120_ErrClear_RcvEBPErrClear_RMASK … #define QIB_6120_ErrClear_RcvUnsupportedVLErrClear_LSB … #define QIB_6120_ErrClear_RcvUnsupportedVLErrClear_RMASK … #define QIB_6120_ErrClear_RcvUnexpectedCharErrClear_LSB … #define QIB_6120_ErrClear_RcvUnexpectedCharErrClear_RMASK … #define QIB_6120_ErrClear_RcvShortPktLenErrClear_LSB … #define QIB_6120_ErrClear_RcvShortPktLenErrClear_RMASK … #define QIB_6120_ErrClear_RcvLongPktLenErrClear_LSB … #define QIB_6120_ErrClear_RcvLongPktLenErrClear_RMASK … #define QIB_6120_ErrClear_RcvMaxPktLenErrClear_LSB … #define QIB_6120_ErrClear_RcvMaxPktLenErrClear_RMASK … #define QIB_6120_ErrClear_RcvMinPktLenErrClear_LSB … #define QIB_6120_ErrClear_RcvMinPktLenErrClear_RMASK … #define QIB_6120_ErrClear_RcvICRCErrClear_LSB … #define QIB_6120_ErrClear_RcvICRCErrClear_RMASK … #define QIB_6120_ErrClear_RcvVCRCErrClear_LSB … #define QIB_6120_ErrClear_RcvVCRCErrClear_RMASK … #define QIB_6120_ErrClear_RcvFormatErrClear_LSB … #define QIB_6120_ErrClear_RcvFormatErrClear_RMASK … #define QIB_6120_HwErrMask_OFFS … #define QIB_6120_HwErrMask_IBCBusFromSPCParityErrMask_LSB … #define QIB_6120_HwErrMask_IBCBusFromSPCParityErrMask_RMASK … #define QIB_6120_HwErrMask_IBCBusToSPCParityErrMask_LSB … #define QIB_6120_HwErrMask_IBCBusToSPCParityErrMask_RMASK … #define QIB_6120_HwErrMask_Reserved_LSB … #define QIB_6120_HwErrMask_Reserved_RMASK … #define QIB_6120_HwErrMask_IBSerdesPClkNotDetectMask_LSB … #define QIB_6120_HwErrMask_IBSerdesPClkNotDetectMask_RMASK … #define QIB_6120_HwErrMask_PCIESerdesQ0PClkNotDetectMask_LSB … #define QIB_6120_HwErrMask_PCIESerdesQ0PClkNotDetectMask_RMASK … #define QIB_6120_HwErrMask_PCIESerdesQ1PClkNotDetectMask_LSB … #define QIB_6120_HwErrMask_PCIESerdesQ1PClkNotDetectMask_RMASK … #define QIB_6120_HwErrMask_Reserved1_LSB … #define QIB_6120_HwErrMask_Reserved1_RMASK … #define QIB_6120_HwErrMask_IBPLLrfSlipMask_LSB … #define QIB_6120_HwErrMask_IBPLLrfSlipMask_RMASK … #define QIB_6120_HwErrMask_IBPLLfbSlipMask_LSB … #define QIB_6120_HwErrMask_IBPLLfbSlipMask_RMASK … #define QIB_6120_HwErrMask_PowerOnBISTFailedMask_LSB … #define QIB_6120_HwErrMask_PowerOnBISTFailedMask_RMASK … #define QIB_6120_HwErrMask_Reserved2_LSB … #define QIB_6120_HwErrMask_Reserved2_RMASK … #define QIB_6120_HwErrMask_RXEMemParityErrMask_LSB … #define QIB_6120_HwErrMask_RXEMemParityErrMask_RMASK … #define QIB_6120_HwErrMask_TXEMemParityErrMask_LSB … #define QIB_6120_HwErrMask_TXEMemParityErrMask_RMASK … #define QIB_6120_HwErrMask_Reserved3_LSB … #define QIB_6120_HwErrMask_Reserved3_RMASK … #define QIB_6120_HwErrMask_PCIeBusParityErrMask_LSB … #define QIB_6120_HwErrMask_PCIeBusParityErrMask_RMASK … #define QIB_6120_HwErrMask_PcieCplTimeoutMask_LSB … #define QIB_6120_HwErrMask_PcieCplTimeoutMask_RMASK … #define QIB_6120_HwErrMask_PoisonedTLPMask_LSB … #define QIB_6120_HwErrMask_PoisonedTLPMask_RMASK … #define QIB_6120_HwErrMask_Reserved4_LSB … #define QIB_6120_HwErrMask_Reserved4_RMASK … #define QIB_6120_HwErrMask_PCIeMemParityErrMask_LSB … #define QIB_6120_HwErrMask_PCIeMemParityErrMask_RMASK … #define QIB_6120_HwErrStatus_OFFS … #define QIB_6120_HwErrStatus_IBCBusFromSPCParityErr_LSB … #define QIB_6120_HwErrStatus_IBCBusFromSPCParityErr_RMASK … #define QIB_6120_HwErrStatus_IBCBusToSPCParityErr_LSB … #define QIB_6120_HwErrStatus_IBCBusToSPCParityErr_RMASK … #define QIB_6120_HwErrStatus_Reserved_LSB … #define QIB_6120_HwErrStatus_Reserved_RMASK … #define QIB_6120_HwErrStatus_IBSerdesPClkNotDetect_LSB … #define QIB_6120_HwErrStatus_IBSerdesPClkNotDetect_RMASK … #define QIB_6120_HwErrStatus_PCIESerdesQ0PClkNotDetect_LSB … #define QIB_6120_HwErrStatus_PCIESerdesQ0PClkNotDetect_RMASK … #define QIB_6120_HwErrStatus_PCIESerdesQ1PClkNotDetect_LSB … #define QIB_6120_HwErrStatus_PCIESerdesQ1PClkNotDetect_RMASK … #define QIB_6120_HwErrStatus_Reserved1_LSB … #define QIB_6120_HwErrStatus_Reserved1_RMASK … #define QIB_6120_HwErrStatus_IBPLLrfSlip_LSB … #define QIB_6120_HwErrStatus_IBPLLrfSlip_RMASK … #define QIB_6120_HwErrStatus_IBPLLfbSlip_LSB … #define QIB_6120_HwErrStatus_IBPLLfbSlip_RMASK … #define QIB_6120_HwErrStatus_PowerOnBISTFailed_LSB … #define QIB_6120_HwErrStatus_PowerOnBISTFailed_RMASK … #define QIB_6120_HwErrStatus_Reserved2_LSB … #define QIB_6120_HwErrStatus_Reserved2_RMASK … #define QIB_6120_HwErrStatus_RXEMemParity_LSB … #define QIB_6120_HwErrStatus_RXEMemParity_RMASK … #define QIB_6120_HwErrStatus_TXEMemParity_LSB … #define QIB_6120_HwErrStatus_TXEMemParity_RMASK … #define QIB_6120_HwErrStatus_Reserved3_LSB … #define QIB_6120_HwErrStatus_Reserved3_RMASK … #define QIB_6120_HwErrStatus_PCIeBusParity_LSB … #define QIB_6120_HwErrStatus_PCIeBusParity_RMASK … #define QIB_6120_HwErrStatus_PcieCplTimeout_LSB … #define QIB_6120_HwErrStatus_PcieCplTimeout_RMASK … #define QIB_6120_HwErrStatus_PoisenedTLP_LSB … #define QIB_6120_HwErrStatus_PoisenedTLP_RMASK … #define QIB_6120_HwErrStatus_Reserved4_LSB … #define QIB_6120_HwErrStatus_Reserved4_RMASK … #define QIB_6120_HwErrStatus_PCIeMemParity_LSB … #define QIB_6120_HwErrStatus_PCIeMemParity_RMASK … #define QIB_6120_HwErrClear_OFFS … #define QIB_6120_HwErrClear_IBCBusFromSPCParityErrClear_LSB … #define QIB_6120_HwErrClear_IBCBusFromSPCParityErrClear_RMASK … #define QIB_6120_HwErrClear_IBCBusToSPCparityErrClear_LSB … #define QIB_6120_HwErrClear_IBCBusToSPCparityErrClear_RMASK … #define QIB_6120_HwErrClear_Reserved_LSB … #define QIB_6120_HwErrClear_Reserved_RMASK … #define QIB_6120_HwErrClear_IBSerdesPClkNotDetectClear_LSB … #define QIB_6120_HwErrClear_IBSerdesPClkNotDetectClear_RMASK … #define QIB_6120_HwErrClear_PCIESerdesQ0PClkNotDetectClear_LSB … #define QIB_6120_HwErrClear_PCIESerdesQ0PClkNotDetectClear_RMASK … #define QIB_6120_HwErrClear_PCIESerdesQ1PClkNotDetectClear_LSB … #define QIB_6120_HwErrClear_PCIESerdesQ1PClkNotDetectClear_RMASK … #define QIB_6120_HwErrClear_Reserved1_LSB … #define QIB_6120_HwErrClear_Reserved1_RMASK … #define QIB_6120_HwErrClear_IBPLLrfSlipClear_LSB … #define QIB_6120_HwErrClear_IBPLLrfSlipClear_RMASK … #define QIB_6120_HwErrClear_IBPLLfbSlipClear_LSB … #define QIB_6120_HwErrClear_IBPLLfbSlipClear_RMASK … #define QIB_6120_HwErrClear_PowerOnBISTFailedClear_LSB … #define QIB_6120_HwErrClear_PowerOnBISTFailedClear_RMASK … #define QIB_6120_HwErrClear_Reserved2_LSB … #define QIB_6120_HwErrClear_Reserved2_RMASK … #define QIB_6120_HwErrClear_RXEMemParityClear_LSB … #define QIB_6120_HwErrClear_RXEMemParityClear_RMASK … #define QIB_6120_HwErrClear_TXEMemParityClear_LSB … #define QIB_6120_HwErrClear_TXEMemParityClear_RMASK … #define QIB_6120_HwErrClear_Reserved3_LSB … #define QIB_6120_HwErrClear_Reserved3_RMASK … #define QIB_6120_HwErrClear_PCIeBusParityClr_LSB … #define QIB_6120_HwErrClear_PCIeBusParityClr_RMASK … #define QIB_6120_HwErrClear_PcieCplTimeoutClear_LSB … #define QIB_6120_HwErrClear_PcieCplTimeoutClear_RMASK … #define QIB_6120_HwErrClear_PoisonedTLPClear_LSB … #define QIB_6120_HwErrClear_PoisonedTLPClear_RMASK … #define QIB_6120_HwErrClear_Reserved4_LSB … #define QIB_6120_HwErrClear_Reserved4_RMASK … #define QIB_6120_HwErrClear_PCIeMemParityClr_LSB … #define QIB_6120_HwErrClear_PCIeMemParityClr_RMASK … #define QIB_6120_HwDiagCtrl_OFFS … #define QIB_6120_HwDiagCtrl_ForceIBCBusFromSPCParityErr_LSB … #define QIB_6120_HwDiagCtrl_ForceIBCBusFromSPCParityErr_RMASK … #define QIB_6120_HwDiagCtrl_ForceIBCBusToSPCParityErr_LSB … #define QIB_6120_HwDiagCtrl_ForceIBCBusToSPCParityErr_RMASK … #define QIB_6120_HwDiagCtrl_CounterWrEnable_LSB … #define QIB_6120_HwDiagCtrl_CounterWrEnable_RMASK … #define QIB_6120_HwDiagCtrl_CounterDisable_LSB … #define QIB_6120_HwDiagCtrl_CounterDisable_RMASK … #define QIB_6120_HwDiagCtrl_Reserved_LSB … #define QIB_6120_HwDiagCtrl_Reserved_RMASK … #define QIB_6120_HwDiagCtrl_ForceRxMemParityErr_LSB … #define QIB_6120_HwDiagCtrl_ForceRxMemParityErr_RMASK … #define QIB_6120_HwDiagCtrl_ForceTxMemparityErr_LSB … #define QIB_6120_HwDiagCtrl_ForceTxMemparityErr_RMASK … #define QIB_6120_HwDiagCtrl_Reserved1_LSB … #define QIB_6120_HwDiagCtrl_Reserved1_RMASK … #define QIB_6120_HwDiagCtrl_forcePCIeBusParity_LSB … #define QIB_6120_HwDiagCtrl_forcePCIeBusParity_RMASK … #define QIB_6120_HwDiagCtrl_Reserved2_LSB … #define QIB_6120_HwDiagCtrl_Reserved2_RMASK … #define QIB_6120_HwDiagCtrl_forcePCIeMemParity_LSB … #define QIB_6120_HwDiagCtrl_forcePCIeMemParity_RMASK … #define QIB_6120_IBCStatus_OFFS … #define QIB_6120_IBCStatus_TxCreditOk_LSB … #define QIB_6120_IBCStatus_TxCreditOk_RMASK … #define QIB_6120_IBCStatus_TxReady_LSB … #define QIB_6120_IBCStatus_TxReady_RMASK … #define QIB_6120_IBCStatus_Reserved_LSB … #define QIB_6120_IBCStatus_Reserved_RMASK … #define QIB_6120_IBCStatus_LinkState_LSB … #define QIB_6120_IBCStatus_LinkState_RMASK … #define QIB_6120_IBCStatus_LinkTrainingState_LSB … #define QIB_6120_IBCStatus_LinkTrainingState_RMASK … #define QIB_6120_IBCCtrl_OFFS … #define QIB_6120_IBCCtrl_Loopback_LSB … #define QIB_6120_IBCCtrl_Loopback_RMASK … #define QIB_6120_IBCCtrl_LinkDownDefaultState_LSB … #define QIB_6120_IBCCtrl_LinkDownDefaultState_RMASK … #define QIB_6120_IBCCtrl_Reserved_LSB … #define QIB_6120_IBCCtrl_Reserved_RMASK … #define QIB_6120_IBCCtrl_CreditScale_LSB … #define QIB_6120_IBCCtrl_CreditScale_RMASK … #define QIB_6120_IBCCtrl_OverrunThreshold_LSB … #define QIB_6120_IBCCtrl_OverrunThreshold_RMASK … #define QIB_6120_IBCCtrl_PhyerrThreshold_LSB … #define QIB_6120_IBCCtrl_PhyerrThreshold_RMASK … #define QIB_6120_IBCCtrl_Reserved1_LSB … #define QIB_6120_IBCCtrl_Reserved1_RMASK … #define QIB_6120_IBCCtrl_MaxPktLen_LSB … #define QIB_6120_IBCCtrl_MaxPktLen_RMASK … #define QIB_6120_IBCCtrl_LinkCmd_LSB … #define QIB_6120_IBCCtrl_LinkCmd_RMASK … #define QIB_6120_IBCCtrl_LinkInitCmd_LSB … #define QIB_6120_IBCCtrl_LinkInitCmd_RMASK … #define QIB_6120_IBCCtrl_FlowCtrlWaterMark_LSB … #define QIB_6120_IBCCtrl_FlowCtrlWaterMark_RMASK … #define QIB_6120_IBCCtrl_FlowCtrlPeriod_LSB … #define QIB_6120_IBCCtrl_FlowCtrlPeriod_RMASK … #define QIB_6120_EXTStatus_OFFS … #define QIB_6120_EXTStatus_GPIOIn_LSB … #define QIB_6120_EXTStatus_GPIOIn_RMASK … #define QIB_6120_EXTStatus_Reserved_LSB … #define QIB_6120_EXTStatus_Reserved_RMASK … #define QIB_6120_EXTStatus_Reserved1_LSB … #define QIB_6120_EXTStatus_Reserved1_RMASK … #define QIB_6120_EXTStatus_MemBISTFoundErr_LSB … #define QIB_6120_EXTStatus_MemBISTFoundErr_RMASK … #define QIB_6120_EXTStatus_MemBISTEndTest_LSB … #define QIB_6120_EXTStatus_MemBISTEndTest_RMASK … #define QIB_6120_EXTStatus_Reserved2_LSB … #define QIB_6120_EXTStatus_Reserved2_RMASK … #define QIB_6120_EXTCtrl_OFFS … #define QIB_6120_EXTCtrl_GPIOOe_LSB … #define QIB_6120_EXTCtrl_GPIOOe_RMASK … #define QIB_6120_EXTCtrl_GPIOInvert_LSB … #define QIB_6120_EXTCtrl_GPIOInvert_RMASK … #define QIB_6120_EXTCtrl_Reserved_LSB … #define QIB_6120_EXTCtrl_Reserved_RMASK … #define QIB_6120_EXTCtrl_LEDPriPortGreenOn_LSB … #define QIB_6120_EXTCtrl_LEDPriPortGreenOn_RMASK … #define QIB_6120_EXTCtrl_LEDPriPortYellowOn_LSB … #define QIB_6120_EXTCtrl_LEDPriPortYellowOn_RMASK … #define QIB_6120_EXTCtrl_LEDGblOkGreenOn_LSB … #define QIB_6120_EXTCtrl_LEDGblOkGreenOn_RMASK … #define QIB_6120_EXTCtrl_LEDGblErrRedOff_LSB … #define QIB_6120_EXTCtrl_LEDGblErrRedOff_RMASK … #define QIB_6120_GPIOOut_OFFS … #define QIB_6120_GPIOMask_OFFS … #define QIB_6120_GPIOStatus_OFFS … #define QIB_6120_GPIOClear_OFFS … #define QIB_6120_RcvCtrl_OFFS … #define QIB_6120_RcvCtrl_TailUpd_LSB … #define QIB_6120_RcvCtrl_TailUpd_RMASK … #define QIB_6120_RcvCtrl_RcvPartitionKeyDisable_LSB … #define QIB_6120_RcvCtrl_RcvPartitionKeyDisable_RMASK … #define QIB_6120_RcvCtrl_Reserved_LSB … #define QIB_6120_RcvCtrl_Reserved_RMASK … #define QIB_6120_RcvCtrl_IntrAvail_LSB … #define QIB_6120_RcvCtrl_IntrAvail_RMASK … #define QIB_6120_RcvCtrl_Reserved1_LSB … #define QIB_6120_RcvCtrl_Reserved1_RMASK … #define QIB_6120_RcvCtrl_Reserved2_LSB … #define QIB_6120_RcvCtrl_Reserved2_RMASK … #define QIB_6120_RcvCtrl_PortEnable_LSB … #define QIB_6120_RcvCtrl_PortEnable_RMASK … #define QIB_6120_RcvBTHQP_OFFS … #define QIB_6120_RcvBTHQP_BTHQP_Mask_LSB … #define QIB_6120_RcvBTHQP_BTHQP_Mask_RMASK … #define QIB_6120_RcvBTHQP_Reserved_LSB … #define QIB_6120_RcvBTHQP_Reserved_RMASK … #define QIB_6120_RcvBTHQP_RcvBTHQP_LSB … #define QIB_6120_RcvBTHQP_RcvBTHQP_RMASK … #define QIB_6120_RcvHdrSize_OFFS … #define QIB_6120_RcvHdrCnt_OFFS … #define QIB_6120_RcvHdrEntSize_OFFS … #define QIB_6120_RcvTIDBase_OFFS … #define QIB_6120_RcvTIDCnt_OFFS … #define QIB_6120_RcvEgrBase_OFFS … #define QIB_6120_RcvEgrCnt_OFFS … #define QIB_6120_RcvBufBase_OFFS … #define QIB_6120_RcvBufSize_OFFS … #define QIB_6120_RxIntMemBase_OFFS … #define QIB_6120_RxIntMemSize_OFFS … #define QIB_6120_RcvPartitionKey_OFFS … #define QIB_6120_RcvPktLEDCnt_OFFS … #define QIB_6120_RcvPktLEDCnt_ONperiod_LSB … #define QIB_6120_RcvPktLEDCnt_ONperiod_RMASK … #define QIB_6120_RcvPktLEDCnt_OFFperiod_LSB … #define QIB_6120_RcvPktLEDCnt_OFFperiod_RMASK … #define QIB_6120_SendCtrl_OFFS … #define QIB_6120_SendCtrl_Disarm_LSB … #define QIB_6120_SendCtrl_Disarm_RMASK … #define QIB_6120_SendCtrl_Reserved_LSB … #define QIB_6120_SendCtrl_Reserved_RMASK … #define QIB_6120_SendCtrl_DisarmPIOBuf_LSB … #define QIB_6120_SendCtrl_DisarmPIOBuf_RMASK … #define QIB_6120_SendCtrl_Reserved1_LSB … #define QIB_6120_SendCtrl_Reserved1_RMASK … #define QIB_6120_SendCtrl_PIOEnable_LSB … #define QIB_6120_SendCtrl_PIOEnable_RMASK … #define QIB_6120_SendCtrl_PIOBufAvailUpd_LSB … #define QIB_6120_SendCtrl_PIOBufAvailUpd_RMASK … #define QIB_6120_SendCtrl_PIOIntBufAvail_LSB … #define QIB_6120_SendCtrl_PIOIntBufAvail_RMASK … #define QIB_6120_SendCtrl_Abort_LSB … #define QIB_6120_SendCtrl_Abort_RMASK … #define QIB_6120_SendPIOBufBase_OFFS … #define QIB_6120_SendPIOBufBase_Reserved_LSB … #define QIB_6120_SendPIOBufBase_Reserved_RMASK … #define QIB_6120_SendPIOBufBase_BaseAddr_LargePIO_LSB … #define QIB_6120_SendPIOBufBase_BaseAddr_LargePIO_RMASK … #define QIB_6120_SendPIOBufBase_Reserved1_LSB … #define QIB_6120_SendPIOBufBase_Reserved1_RMASK … #define QIB_6120_SendPIOBufBase_BaseAddr_SmallPIO_LSB … #define QIB_6120_SendPIOBufBase_BaseAddr_SmallPIO_RMASK … #define QIB_6120_SendPIOSize_OFFS … #define QIB_6120_SendPIOSize_Reserved_LSB … #define QIB_6120_SendPIOSize_Reserved_RMASK … #define QIB_6120_SendPIOSize_Size_LargePIO_LSB … #define QIB_6120_SendPIOSize_Size_LargePIO_RMASK … #define QIB_6120_SendPIOSize_Reserved1_LSB … #define QIB_6120_SendPIOSize_Reserved1_RMASK … #define QIB_6120_SendPIOSize_Size_SmallPIO_LSB … #define QIB_6120_SendPIOSize_Size_SmallPIO_RMASK … #define QIB_6120_SendPIOBufCnt_OFFS … #define QIB_6120_SendPIOBufCnt_Reserved_LSB … #define QIB_6120_SendPIOBufCnt_Reserved_RMASK … #define QIB_6120_SendPIOBufCnt_Num_LargePIO_LSB … #define QIB_6120_SendPIOBufCnt_Num_LargePIO_RMASK … #define QIB_6120_SendPIOBufCnt_Reserved1_LSB … #define QIB_6120_SendPIOBufCnt_Reserved1_RMASK … #define QIB_6120_SendPIOBufCnt_Num_SmallPIO_LSB … #define QIB_6120_SendPIOBufCnt_Num_SmallPIO_RMASK … #define QIB_6120_SendPIOAvailAddr_OFFS … #define QIB_6120_SendPIOAvailAddr_SendPIOAvailAddr_LSB … #define QIB_6120_SendPIOAvailAddr_SendPIOAvailAddr_RMASK … #define QIB_6120_SendPIOAvailAddr_Reserved_LSB … #define QIB_6120_SendPIOAvailAddr_Reserved_RMASK … #define QIB_6120_SendBufErr0_OFFS … #define QIB_6120_SendBufErr0_SendBufErrPIO_63_0_LSB … #define QIB_6120_SendBufErr0_SendBufErrPIO_63_0_RMASK … #define QIB_6120_RcvHdrAddr0_OFFS … #define QIB_6120_RcvHdrAddr0_RcvHdrAddr0_LSB … #define QIB_6120_RcvHdrAddr0_RcvHdrAddr0_RMASK … #define QIB_6120_RcvHdrAddr0_Reserved_LSB … #define QIB_6120_RcvHdrAddr0_Reserved_RMASK … #define QIB_6120_RcvHdrTailAddr0_OFFS … #define QIB_6120_RcvHdrTailAddr0_RcvHdrTailAddr0_LSB … #define QIB_6120_RcvHdrTailAddr0_RcvHdrTailAddr0_RMASK … #define QIB_6120_RcvHdrTailAddr0_Reserved_LSB … #define QIB_6120_RcvHdrTailAddr0_Reserved_RMASK … #define QIB_6120_SerdesCfg0_OFFS … #define QIB_6120_SerdesCfg0_DisableIBTxIdleDetect_LSB … #define QIB_6120_SerdesCfg0_DisableIBTxIdleDetect_RMASK … #define QIB_6120_SerdesCfg0_Reserved_LSB … #define QIB_6120_SerdesCfg0_Reserved_RMASK … #define QIB_6120_SerdesCfg0_RxEqCtl_LSB … #define QIB_6120_SerdesCfg0_RxEqCtl_RMASK … #define QIB_6120_SerdesCfg0_TxTermAdj_LSB … #define QIB_6120_SerdesCfg0_TxTermAdj_RMASK … #define QIB_6120_SerdesCfg0_RxTermAdj_LSB … #define QIB_6120_SerdesCfg0_RxTermAdj_RMASK … #define QIB_6120_SerdesCfg0_TermAdj1_LSB … #define QIB_6120_SerdesCfg0_TermAdj1_RMASK … #define QIB_6120_SerdesCfg0_TermAdj0_LSB … #define QIB_6120_SerdesCfg0_TermAdj0_RMASK … #define QIB_6120_SerdesCfg0_LPBKA_LSB … #define QIB_6120_SerdesCfg0_LPBKA_RMASK … #define QIB_6120_SerdesCfg0_LPBKB_LSB … #define QIB_6120_SerdesCfg0_LPBKB_RMASK … #define QIB_6120_SerdesCfg0_LPBKC_LSB … #define QIB_6120_SerdesCfg0_LPBKC_RMASK … #define QIB_6120_SerdesCfg0_LPBKD_LSB … #define QIB_6120_SerdesCfg0_LPBKD_RMASK … #define QIB_6120_SerdesCfg0_PW_LSB … #define QIB_6120_SerdesCfg0_PW_RMASK … #define QIB_6120_SerdesCfg0_RefSel_LSB … #define QIB_6120_SerdesCfg0_RefSel_RMASK … #define QIB_6120_SerdesCfg0_ParReset_LSB … #define QIB_6120_SerdesCfg0_ParReset_RMASK … #define QIB_6120_SerdesCfg0_ParLPBK_LSB … #define QIB_6120_SerdesCfg0_ParLPBK_RMASK … #define QIB_6120_SerdesCfg0_OffsetEn_LSB … #define QIB_6120_SerdesCfg0_OffsetEn_RMASK … #define QIB_6120_SerdesCfg0_Offset_LSB … #define QIB_6120_SerdesCfg0_Offset_RMASK … #define QIB_6120_SerdesCfg0_L2PwrDn_LSB … #define QIB_6120_SerdesCfg0_L2PwrDn_RMASK … #define QIB_6120_SerdesCfg0_ResetPLL_LSB … #define QIB_6120_SerdesCfg0_ResetPLL_RMASK … #define QIB_6120_SerdesCfg0_RxTermEnX_LSB … #define QIB_6120_SerdesCfg0_RxTermEnX_RMASK … #define QIB_6120_SerdesCfg0_BeaconTxEnX_LSB … #define QIB_6120_SerdesCfg0_BeaconTxEnX_RMASK … #define QIB_6120_SerdesCfg0_RxDetEnX_LSB … #define QIB_6120_SerdesCfg0_RxDetEnX_RMASK … #define QIB_6120_SerdesCfg0_TxIdeEnX_LSB … #define QIB_6120_SerdesCfg0_TxIdeEnX_RMASK … #define QIB_6120_SerdesCfg0_RxIdleEnX_LSB … #define QIB_6120_SerdesCfg0_RxIdleEnX_RMASK … #define QIB_6120_SerdesCfg0_L1PwrDnA_LSB … #define QIB_6120_SerdesCfg0_L1PwrDnA_RMASK … #define QIB_6120_SerdesCfg0_L1PwrDnB_LSB … #define QIB_6120_SerdesCfg0_L1PwrDnB_RMASK … #define QIB_6120_SerdesCfg0_L1PwrDnC_LSB … #define QIB_6120_SerdesCfg0_L1PwrDnC_RMASK … #define QIB_6120_SerdesCfg0_L1PwrDnD_LSB … #define QIB_6120_SerdesCfg0_L1PwrDnD_RMASK … #define QIB_6120_SerdesCfg0_ResetA_LSB … #define QIB_6120_SerdesCfg0_ResetA_RMASK … #define QIB_6120_SerdesCfg0_ResetB_LSB … #define QIB_6120_SerdesCfg0_ResetB_RMASK … #define QIB_6120_SerdesCfg0_ResetC_LSB … #define QIB_6120_SerdesCfg0_ResetC_RMASK … #define QIB_6120_SerdesCfg0_ResetD_LSB … #define QIB_6120_SerdesCfg0_ResetD_RMASK … #define QIB_6120_SerdesStat_OFFS … #define QIB_6120_SerdesStat_Reserved_LSB … #define QIB_6120_SerdesStat_Reserved_RMASK … #define QIB_6120_SerdesStat_BeaconDetA_LSB … #define QIB_6120_SerdesStat_BeaconDetA_RMASK … #define QIB_6120_SerdesStat_BeaconDetB_LSB … #define QIB_6120_SerdesStat_BeaconDetB_RMASK … #define QIB_6120_SerdesStat_BeaconDetC_LSB … #define QIB_6120_SerdesStat_BeaconDetC_RMASK … #define QIB_6120_SerdesStat_BeaconDetD_LSB … #define QIB_6120_SerdesStat_BeaconDetD_RMASK … #define QIB_6120_SerdesStat_RxDetA_LSB … #define QIB_6120_SerdesStat_RxDetA_RMASK … #define QIB_6120_SerdesStat_RxDetB_LSB … #define QIB_6120_SerdesStat_RxDetB_RMASK … #define QIB_6120_SerdesStat_RxDetC_LSB … #define QIB_6120_SerdesStat_RxDetC_RMASK … #define QIB_6120_SerdesStat_RxDetD_LSB … #define QIB_6120_SerdesStat_RxDetD_RMASK … #define QIB_6120_SerdesStat_TxIdleDetA_LSB … #define QIB_6120_SerdesStat_TxIdleDetA_RMASK … #define QIB_6120_SerdesStat_TxIdleDetB_LSB … #define QIB_6120_SerdesStat_TxIdleDetB_RMASK … #define QIB_6120_SerdesStat_TxIdleDetC_LSB … #define QIB_6120_SerdesStat_TxIdleDetC_RMASK … #define QIB_6120_SerdesStat_TxIdleDetD_LSB … #define QIB_6120_SerdesStat_TxIdleDetD_RMASK … #define QIB_6120_XGXSCfg_OFFS … #define QIB_6120_XGXSCfg_ArmLaunchErrorDisable_LSB … #define QIB_6120_XGXSCfg_ArmLaunchErrorDisable_RMASK … #define QIB_6120_XGXSCfg_Reserved_LSB … #define QIB_6120_XGXSCfg_Reserved_RMASK … #define QIB_6120_XGXSCfg_polarity_inv_LSB … #define QIB_6120_XGXSCfg_polarity_inv_RMASK … #define QIB_6120_XGXSCfg_link_sync_mask_LSB … #define QIB_6120_XGXSCfg_link_sync_mask_RMASK … #define QIB_6120_XGXSCfg_port_addr_LSB … #define QIB_6120_XGXSCfg_port_addr_RMASK … #define QIB_6120_XGXSCfg_mdd_30_LSB … #define QIB_6120_XGXSCfg_mdd_30_RMASK … #define QIB_6120_XGXSCfg_xcv_resetn_LSB … #define QIB_6120_XGXSCfg_xcv_resetn_RMASK … #define QIB_6120_XGXSCfg_Reserved1_LSB … #define QIB_6120_XGXSCfg_Reserved1_RMASK … #define QIB_6120_XGXSCfg_tx_rx_resetn_LSB … #define QIB_6120_XGXSCfg_tx_rx_resetn_RMASK … #define QIB_6120_LBIntCnt_OFFS … #define QIB_6120_LBFlowStallCnt_OFFS … #define QIB_6120_TxUnsupVLErrCnt_OFFS … #define QIB_6120_TxDataPktCnt_OFFS … #define QIB_6120_TxFlowPktCnt_OFFS … #define QIB_6120_TxDwordCnt_OFFS … #define QIB_6120_TxLenErrCnt_OFFS … #define QIB_6120_TxMaxMinLenErrCnt_OFFS … #define QIB_6120_TxUnderrunCnt_OFFS … #define QIB_6120_TxFlowStallCnt_OFFS … #define QIB_6120_TxDroppedPktCnt_OFFS … #define QIB_6120_RxDroppedPktCnt_OFFS … #define QIB_6120_RxDataPktCnt_OFFS … #define QIB_6120_RxFlowPktCnt_OFFS … #define QIB_6120_RxDwordCnt_OFFS … #define QIB_6120_RxLenErrCnt_OFFS … #define QIB_6120_RxMaxMinLenErrCnt_OFFS … #define QIB_6120_RxICRCErrCnt_OFFS … #define QIB_6120_RxVCRCErrCnt_OFFS … #define QIB_6120_RxFlowCtrlErrCnt_OFFS … #define QIB_6120_RxBadFormatCnt_OFFS … #define QIB_6120_RxLinkProblemCnt_OFFS … #define QIB_6120_RxEBPCnt_OFFS … #define QIB_6120_RxLPCRCErrCnt_OFFS … #define QIB_6120_RxBufOvflCnt_OFFS … #define QIB_6120_RxTIDFullErrCnt_OFFS … #define QIB_6120_RxTIDValidErrCnt_OFFS … #define QIB_6120_RxPKeyMismatchCnt_OFFS … #define QIB_6120_RxP0HdrEgrOvflCnt_OFFS … #define QIB_6120_IBStatusChangeCnt_OFFS … #define QIB_6120_IBLinkErrRecoveryCnt_OFFS … #define QIB_6120_IBLinkDownedCnt_OFFS … #define QIB_6120_IBSymbolErrCnt_OFFS … #define QIB_6120_PcieRetryBufDiagQwordCnt_OFFS … #define QIB_6120_RcvEgrArray0_OFFS … #define QIB_6120_RcvTIDArray0_OFFS … #define QIB_6120_PIOLaunchFIFO_OFFS … #define QIB_6120_SendPIOpbcCache_OFFS … #define QIB_6120_RcvBuf1_OFFS … #define QIB_6120_RcvBuf2_OFFS … #define QIB_6120_RcvFlags_OFFS … #define QIB_6120_RcvLookupBuf1_OFFS … #define QIB_6120_RcvDMABuf_OFFS … #define QIB_6120_MiscRXEIntMem_OFFS … #define QIB_6120_PCIERcvBuf_OFFS … #define QIB_6120_PCIERetryBuf_OFFS … #define QIB_6120_PCIERcvBufRdToWrAddr_OFFS … #define QIB_6120_PIOBuf0_MA_OFFS …
Codebase Browser
linux