/* SPDX-License-Identifier: GPL-2.0-only */ /* * Copyright (c) 2014, The Linux Foundation. All rights reserved. */ #ifndef _DT_BINDINGS_CLK_APQ_GCC_8084_H #define _DT_BINDINGS_CLK_APQ_GCC_8084_H #define GPLL0 … #define GPLL0_VOTE … #define GPLL1 … #define GPLL1_VOTE … #define GPLL2 … #define GPLL2_VOTE … #define GPLL3 … #define GPLL3_VOTE … #define GPLL4 … #define GPLL4_VOTE … #define CONFIG_NOC_CLK_SRC … #define PERIPH_NOC_CLK_SRC … #define SYSTEM_NOC_CLK_SRC … #define BLSP_UART_SIM_CLK_SRC … #define QDSS_TSCTR_CLK_SRC … #define UFS_AXI_CLK_SRC … #define RPM_CLK_SRC … #define KPSS_AHB_CLK_SRC … #define QDSS_AT_CLK_SRC … #define BIMC_DDR_CLK_SRC … #define USB30_MASTER_CLK_SRC … #define USB30_SEC_MASTER_CLK_SRC … #define USB_HSIC_AHB_CLK_SRC … #define MMSS_BIMC_GFX_CLK_SRC … #define QDSS_STM_CLK_SRC … #define ACC_CLK_SRC … #define SEC_CTRL_CLK_SRC … #define BLSP1_QUP1_I2C_APPS_CLK_SRC … #define BLSP1_QUP1_SPI_APPS_CLK_SRC … #define BLSP1_QUP2_I2C_APPS_CLK_SRC … #define BLSP1_QUP2_SPI_APPS_CLK_SRC … #define BLSP1_QUP3_I2C_APPS_CLK_SRC … #define BLSP1_QUP3_SPI_APPS_CLK_SRC … #define BLSP1_QUP4_I2C_APPS_CLK_SRC … #define BLSP1_QUP4_SPI_APPS_CLK_SRC … #define BLSP1_QUP5_I2C_APPS_CLK_SRC … #define BLSP1_QUP5_SPI_APPS_CLK_SRC … #define BLSP1_QUP6_I2C_APPS_CLK_SRC … #define BLSP1_QUP6_SPI_APPS_CLK_SRC … #define BLSP1_UART1_APPS_CLK_SRC … #define BLSP1_UART2_APPS_CLK_SRC … #define BLSP1_UART3_APPS_CLK_SRC … #define BLSP1_UART4_APPS_CLK_SRC … #define BLSP1_UART5_APPS_CLK_SRC … #define BLSP1_UART6_APPS_CLK_SRC … #define BLSP2_QUP1_I2C_APPS_CLK_SRC … #define BLSP2_QUP1_SPI_APPS_CLK_SRC … #define BLSP2_QUP2_I2C_APPS_CLK_SRC … #define BLSP2_QUP2_SPI_APPS_CLK_SRC … #define BLSP2_QUP3_I2C_APPS_CLK_SRC … #define BLSP2_QUP3_SPI_APPS_CLK_SRC … #define BLSP2_QUP4_I2C_APPS_CLK_SRC … #define BLSP2_QUP4_SPI_APPS_CLK_SRC … #define BLSP2_QUP5_I2C_APPS_CLK_SRC … #define BLSP2_QUP5_SPI_APPS_CLK_SRC … #define BLSP2_QUP6_I2C_APPS_CLK_SRC … #define BLSP2_QUP6_SPI_APPS_CLK_SRC … #define BLSP2_UART1_APPS_CLK_SRC … #define BLSP2_UART2_APPS_CLK_SRC … #define BLSP2_UART3_APPS_CLK_SRC … #define BLSP2_UART4_APPS_CLK_SRC … #define BLSP2_UART5_APPS_CLK_SRC … #define BLSP2_UART6_APPS_CLK_SRC … #define CE1_CLK_SRC … #define CE2_CLK_SRC … #define CE3_CLK_SRC … #define GP1_CLK_SRC … #define GP2_CLK_SRC … #define GP3_CLK_SRC … #define PDM2_CLK_SRC … #define QDSS_TRACECLKIN_CLK_SRC … #define RBCPR_CLK_SRC … #define SATA_ASIC0_CLK_SRC … #define SATA_PMALIVE_CLK_SRC … #define SATA_RX_CLK_SRC … #define SATA_RX_OOB_CLK_SRC … #define SDCC1_APPS_CLK_SRC … #define SDCC2_APPS_CLK_SRC … #define SDCC3_APPS_CLK_SRC … #define SDCC4_APPS_CLK_SRC … #define GCC_SNOC_BUS_TIMEOUT0_AHB_CLK … #define SPMI_AHB_CLK_SRC … #define SPMI_SER_CLK_SRC … #define TSIF_REF_CLK_SRC … #define USB30_MOCK_UTMI_CLK_SRC … #define USB30_SEC_MOCK_UTMI_CLK_SRC … #define USB_HS_SYSTEM_CLK_SRC … #define USB_HSIC_CLK_SRC … #define USB_HSIC_IO_CAL_CLK_SRC … #define USB_HSIC_MOCK_UTMI_CLK_SRC … #define USB_HSIC_SYSTEM_CLK_SRC … #define GCC_BAM_DMA_AHB_CLK … #define GCC_BAM_DMA_INACTIVITY_TIMERS_CLK … #define DDR_CLK_SRC … #define GCC_BIMC_CFG_AHB_CLK … #define GCC_BIMC_CLK … #define GCC_BIMC_KPSS_AXI_CLK … #define GCC_BIMC_SLEEP_CLK … #define GCC_BIMC_SYSNOC_AXI_CLK … #define GCC_BIMC_XO_CLK … #define GCC_BLSP1_AHB_CLK … #define GCC_BLSP1_SLEEP_CLK … #define GCC_BLSP1_QUP1_I2C_APPS_CLK … #define GCC_BLSP1_QUP1_SPI_APPS_CLK … #define GCC_BLSP1_QUP2_I2C_APPS_CLK … #define GCC_BLSP1_QUP2_SPI_APPS_CLK … #define GCC_BLSP1_QUP3_I2C_APPS_CLK … #define GCC_BLSP1_QUP3_SPI_APPS_CLK … #define GCC_BLSP1_QUP4_I2C_APPS_CLK … #define GCC_BLSP1_QUP4_SPI_APPS_CLK … #define GCC_BLSP1_QUP5_I2C_APPS_CLK … #define GCC_BLSP1_QUP5_SPI_APPS_CLK … #define GCC_BLSP1_QUP6_I2C_APPS_CLK … #define GCC_BLSP1_QUP6_SPI_APPS_CLK … #define GCC_BLSP1_UART1_APPS_CLK … #define GCC_BLSP1_UART1_SIM_CLK … #define GCC_BLSP1_UART2_APPS_CLK … #define GCC_BLSP1_UART2_SIM_CLK … #define GCC_BLSP1_UART3_APPS_CLK … #define GCC_BLSP1_UART3_SIM_CLK … #define GCC_BLSP1_UART4_APPS_CLK … #define GCC_BLSP1_UART4_SIM_CLK … #define GCC_BLSP1_UART5_APPS_CLK … #define GCC_BLSP1_UART5_SIM_CLK … #define GCC_BLSP1_UART6_APPS_CLK … #define GCC_BLSP1_UART6_SIM_CLK … #define GCC_BLSP2_AHB_CLK … #define GCC_BLSP2_SLEEP_CLK … #define GCC_BLSP2_QUP1_I2C_APPS_CLK … #define GCC_BLSP2_QUP1_SPI_APPS_CLK … #define GCC_BLSP2_QUP2_I2C_APPS_CLK … #define GCC_BLSP2_QUP2_SPI_APPS_CLK … #define GCC_BLSP2_QUP3_I2C_APPS_CLK … #define GCC_BLSP2_QUP3_SPI_APPS_CLK … #define GCC_BLSP2_QUP4_I2C_APPS_CLK … #define GCC_BLSP2_QUP4_SPI_APPS_CLK … #define GCC_BLSP2_QUP5_I2C_APPS_CLK … #define GCC_BLSP2_QUP5_SPI_APPS_CLK … #define GCC_BLSP2_QUP6_I2C_APPS_CLK … #define GCC_BLSP2_QUP6_SPI_APPS_CLK … #define GCC_BLSP2_UART1_APPS_CLK … #define GCC_BLSP2_UART1_SIM_CLK … #define GCC_BLSP2_UART2_APPS_CLK … #define GCC_BLSP2_UART2_SIM_CLK … #define GCC_BLSP2_UART3_APPS_CLK … #define GCC_BLSP2_UART3_SIM_CLK … #define GCC_BLSP2_UART4_APPS_CLK … #define GCC_BLSP2_UART4_SIM_CLK … #define GCC_BLSP2_UART5_APPS_CLK … #define GCC_BLSP2_UART5_SIM_CLK … #define GCC_BLSP2_UART6_APPS_CLK … #define GCC_BLSP2_UART6_SIM_CLK … #define GCC_BOOT_ROM_AHB_CLK … #define GCC_CE1_AHB_CLK … #define GCC_CE1_AXI_CLK … #define GCC_CE1_CLK … #define GCC_CE2_AHB_CLK … #define GCC_CE2_AXI_CLK … #define GCC_CE2_CLK … #define GCC_CE3_AHB_CLK … #define GCC_CE3_AXI_CLK … #define GCC_CE3_CLK … #define GCC_CNOC_BUS_TIMEOUT0_AHB_CLK … #define GCC_CNOC_BUS_TIMEOUT1_AHB_CLK … #define GCC_CNOC_BUS_TIMEOUT2_AHB_CLK … #define GCC_CNOC_BUS_TIMEOUT3_AHB_CLK … #define GCC_CNOC_BUS_TIMEOUT4_AHB_CLK … #define GCC_CNOC_BUS_TIMEOUT5_AHB_CLK … #define GCC_CNOC_BUS_TIMEOUT6_AHB_CLK … #define GCC_CNOC_BUS_TIMEOUT7_AHB_CLK … #define GCC_CFG_NOC_AHB_CLK … #define GCC_CFG_NOC_DDR_CFG_CLK … #define GCC_CFG_NOC_RPM_AHB_CLK … #define GCC_COPSS_SMMU_AHB_CLK … #define GCC_COPSS_SMMU_AXI_CLK … #define GCC_DCD_XO_CLK … #define GCC_BIMC_DDR_CH0_CLK … #define GCC_BIMC_DDR_CH1_CLK … #define GCC_BIMC_DDR_CPLL0_CLK … #define GCC_BIMC_DDR_CPLL1_CLK … #define GCC_BIMC_GFX_CLK … #define GCC_DDR_DIM_CFG_CLK … #define GCC_DDR_DIM_SLEEP_CLK … #define GCC_DEHR_CLK … #define GCC_AHB_CLK … #define GCC_IM_SLEEP_CLK … #define GCC_XO_CLK … #define GCC_XO_DIV4_CLK … #define GCC_GP1_CLK … #define GCC_GP2_CLK … #define GCC_GP3_CLK … #define GCC_IMEM_AXI_CLK … #define GCC_IMEM_CFG_AHB_CLK … #define GCC_KPSS_AHB_CLK … #define GCC_KPSS_AXI_CLK … #define GCC_LPASS_MPORT_AXI_CLK … #define GCC_LPASS_Q6_AXI_CLK … #define GCC_LPASS_SWAY_CLK … #define GCC_MMSS_BIMC_GFX_CLK … #define GCC_MMSS_NOC_AT_CLK … #define GCC_MMSS_NOC_CFG_AHB_CLK … #define GCC_MMSS_VPU_MAPLE_SYS_NOC_AXI_CLK … #define GCC_OCMEM_NOC_CFG_AHB_CLK … #define GCC_OCMEM_SYS_NOC_AXI_CLK … #define GCC_MPM_AHB_CLK … #define GCC_MSG_RAM_AHB_CLK … #define GCC_NOC_CONF_XPU_AHB_CLK … #define GCC_PDM2_CLK … #define GCC_PDM_AHB_CLK … #define GCC_PDM_XO4_CLK … #define GCC_PERIPH_NOC_AHB_CLK … #define GCC_PERIPH_NOC_AT_CLK … #define GCC_PERIPH_NOC_CFG_AHB_CLK … #define GCC_PERIPH_NOC_USB_HSIC_AHB_CLK … #define GCC_PERIPH_NOC_MPU_CFG_AHB_CLK … #define GCC_PERIPH_XPU_AHB_CLK … #define GCC_PNOC_BUS_TIMEOUT0_AHB_CLK … #define GCC_PNOC_BUS_TIMEOUT1_AHB_CLK … #define GCC_PNOC_BUS_TIMEOUT2_AHB_CLK … #define GCC_PNOC_BUS_TIMEOUT3_AHB_CLK … #define GCC_PNOC_BUS_TIMEOUT4_AHB_CLK … #define GCC_PRNG_AHB_CLK … #define GCC_QDSS_AT_CLK … #define GCC_QDSS_CFG_AHB_CLK … #define GCC_QDSS_DAP_AHB_CLK … #define GCC_QDSS_DAP_CLK … #define GCC_QDSS_ETR_USB_CLK … #define GCC_QDSS_STM_CLK … #define GCC_QDSS_TRACECLKIN_CLK … #define GCC_QDSS_TSCTR_DIV16_CLK … #define GCC_QDSS_TSCTR_DIV2_CLK … #define GCC_QDSS_TSCTR_DIV3_CLK … #define GCC_QDSS_TSCTR_DIV4_CLK … #define GCC_QDSS_TSCTR_DIV8_CLK … #define GCC_QDSS_RBCPR_XPU_AHB_CLK … #define GCC_RBCPR_AHB_CLK … #define GCC_RBCPR_CLK … #define GCC_RPM_BUS_AHB_CLK … #define GCC_RPM_PROC_HCLK … #define GCC_RPM_SLEEP_CLK … #define GCC_RPM_TIMER_CLK … #define GCC_SATA_ASIC0_CLK … #define GCC_SATA_AXI_CLK … #define GCC_SATA_CFG_AHB_CLK … #define GCC_SATA_PMALIVE_CLK … #define GCC_SATA_RX_CLK … #define GCC_SATA_RX_OOB_CLK … #define GCC_SDCC1_AHB_CLK … #define GCC_SDCC1_APPS_CLK … #define GCC_SDCC1_CDCCAL_FF_CLK … #define GCC_SDCC1_CDCCAL_SLEEP_CLK … #define GCC_SDCC2_AHB_CLK … #define GCC_SDCC2_APPS_CLK … #define GCC_SDCC2_INACTIVITY_TIMERS_CLK … #define GCC_SDCC3_AHB_CLK … #define GCC_SDCC3_APPS_CLK … #define GCC_SDCC3_INACTIVITY_TIMERS_CLK … #define GCC_SDCC4_AHB_CLK … #define GCC_SDCC4_APPS_CLK … #define GCC_SDCC4_INACTIVITY_TIMERS_CLK … #define GCC_SEC_CTRL_ACC_CLK … #define GCC_SEC_CTRL_AHB_CLK … #define GCC_SEC_CTRL_BOOT_ROM_PATCH_CLK … #define GCC_SEC_CTRL_CLK … #define GCC_SEC_CTRL_SENSE_CLK … #define GCC_SNOC_BUS_TIMEOUT2_AHB_CLK … #define GCC_SNOC_BUS_TIMEOUT3_AHB_CLK … #define GCC_SPDM_BIMC_CY_CLK … #define GCC_SPDM_CFG_AHB_CLK … #define GCC_SPDM_DEBUG_CY_CLK … #define GCC_SPDM_FF_CLK … #define GCC_SPDM_MSTR_AHB_CLK … #define GCC_SPDM_PNOC_CY_CLK … #define GCC_SPDM_RPM_CY_CLK … #define GCC_SPDM_SNOC_CY_CLK … #define GCC_SPMI_AHB_CLK … #define GCC_SPMI_CNOC_AHB_CLK … #define GCC_SPMI_SER_CLK … #define GCC_SPSS_AHB_CLK … #define GCC_SNOC_CNOC_AHB_CLK … #define GCC_SNOC_PNOC_AHB_CLK … #define GCC_SYS_NOC_AT_CLK … #define GCC_SYS_NOC_AXI_CLK … #define GCC_SYS_NOC_KPSS_AHB_CLK … #define GCC_SYS_NOC_QDSS_STM_AXI_CLK … #define GCC_SYS_NOC_UFS_AXI_CLK … #define GCC_SYS_NOC_USB3_AXI_CLK … #define GCC_SYS_NOC_USB3_SEC_AXI_CLK … #define GCC_TCSR_AHB_CLK … #define GCC_TLMM_AHB_CLK … #define GCC_TLMM_CLK … #define GCC_TSIF_AHB_CLK … #define GCC_TSIF_INACTIVITY_TIMERS_CLK … #define GCC_TSIF_REF_CLK … #define GCC_UFS_AHB_CLK … #define GCC_UFS_AXI_CLK … #define GCC_UFS_RX_CFG_CLK … #define GCC_UFS_RX_SYMBOL_0_CLK … #define GCC_UFS_RX_SYMBOL_1_CLK … #define GCC_UFS_TX_CFG_CLK … #define GCC_UFS_TX_SYMBOL_0_CLK … #define GCC_UFS_TX_SYMBOL_1_CLK … #define GCC_USB2A_PHY_SLEEP_CLK … #define GCC_USB2B_PHY_SLEEP_CLK … #define GCC_USB30_MASTER_CLK … #define GCC_USB30_MOCK_UTMI_CLK … #define GCC_USB30_SLEEP_CLK … #define GCC_USB30_SEC_MASTER_CLK … #define GCC_USB30_SEC_MOCK_UTMI_CLK … #define GCC_USB30_SEC_SLEEP_CLK … #define GCC_USB_HS_AHB_CLK … #define GCC_USB_HS_INACTIVITY_TIMERS_CLK … #define GCC_USB_HS_SYSTEM_CLK … #define GCC_USB_HSIC_AHB_CLK … #define GCC_USB_HSIC_CLK … #define GCC_USB_HSIC_IO_CAL_CLK … #define GCC_USB_HSIC_IO_CAL_SLEEP_CLK … #define GCC_USB_HSIC_MOCK_UTMI_CLK … #define GCC_USB_HSIC_SYSTEM_CLK … #define PCIE_0_AUX_CLK_SRC … #define PCIE_0_PIPE_CLK_SRC … #define PCIE_1_AUX_CLK_SRC … #define PCIE_1_PIPE_CLK_SRC … #define GCC_PCIE_0_AUX_CLK … #define GCC_PCIE_0_CFG_AHB_CLK … #define GCC_PCIE_0_MSTR_AXI_CLK … #define GCC_PCIE_0_PIPE_CLK … #define GCC_PCIE_0_SLV_AXI_CLK … #define GCC_PCIE_1_AUX_CLK … #define GCC_PCIE_1_CFG_AHB_CLK … #define GCC_PCIE_1_MSTR_AXI_CLK … #define GCC_PCIE_1_PIPE_CLK … #define GCC_PCIE_1_SLV_AXI_CLK … #define GCC_MMSS_GPLL0_CLK_SRC … /* gdscs */ #define USB_HS_HSIC_GDSC … #define PCIE0_GDSC … #define PCIE1_GDSC … #define USB30_GDSC … #endif
Codebase Browser
linux