/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ /* * Copyright (c) 2023, The Linux Foundation. All rights reserved. */ #ifndef _DT_BINDINGS_CLOCK_IPQ_GCC_5018_H #define _DT_BINDINGS_CLOCK_IPQ_GCC_5018_H #define GPLL0_MAIN … #define GPLL0 … #define GPLL2_MAIN … #define GPLL2 … #define GPLL4_MAIN … #define GPLL4 … #define UBI32_PLL_MAIN … #define UBI32_PLL … #define ADSS_PWM_CLK_SRC … #define BLSP1_QUP1_I2C_APPS_CLK_SRC … #define BLSP1_QUP1_SPI_APPS_CLK_SRC … #define BLSP1_QUP2_I2C_APPS_CLK_SRC … #define BLSP1_QUP2_SPI_APPS_CLK_SRC … #define BLSP1_QUP3_I2C_APPS_CLK_SRC … #define BLSP1_QUP3_SPI_APPS_CLK_SRC … #define BLSP1_UART1_APPS_CLK_SRC … #define BLSP1_UART2_APPS_CLK_SRC … #define CRYPTO_CLK_SRC … #define GCC_ADSS_PWM_CLK … #define GCC_BLSP1_AHB_CLK … #define GCC_BLSP1_QUP1_I2C_APPS_CLK … #define GCC_BLSP1_QUP1_SPI_APPS_CLK … #define GCC_BLSP1_QUP2_I2C_APPS_CLK … #define GCC_BLSP1_QUP2_SPI_APPS_CLK … #define GCC_BLSP1_QUP3_I2C_APPS_CLK … #define GCC_BLSP1_QUP3_SPI_APPS_CLK … #define GCC_BLSP1_UART1_APPS_CLK … #define GCC_BLSP1_UART2_APPS_CLK … #define GCC_BTSS_LPO_CLK … #define GCC_CMN_BLK_AHB_CLK … #define GCC_CMN_BLK_SYS_CLK … #define GCC_CRYPTO_AHB_CLK … #define GCC_CRYPTO_AXI_CLK … #define GCC_CRYPTO_CLK … #define GCC_CRYPTO_PPE_CLK … #define GCC_DCC_CLK … #define GCC_GEPHY_RX_CLK … #define GCC_GEPHY_TX_CLK … #define GCC_GMAC0_CFG_CLK … #define GCC_GMAC0_PTP_CLK … #define GCC_GMAC0_RX_CLK … #define GCC_GMAC0_SYS_CLK … #define GCC_GMAC0_TX_CLK … #define GCC_GMAC1_CFG_CLK … #define GCC_GMAC1_PTP_CLK … #define GCC_GMAC1_RX_CLK … #define GCC_GMAC1_SYS_CLK … #define GCC_GMAC1_TX_CLK … #define GCC_GP1_CLK … #define GCC_GP2_CLK … #define GCC_GP3_CLK … #define GCC_LPASS_CORE_AXIM_CLK … #define GCC_LPASS_SWAY_CLK … #define GCC_MDIO0_AHB_CLK … #define GCC_MDIO1_AHB_CLK … #define GCC_PCIE0_AHB_CLK … #define GCC_PCIE0_AUX_CLK … #define GCC_PCIE0_AXI_M_CLK … #define GCC_PCIE0_AXI_S_BRIDGE_CLK … #define GCC_PCIE0_AXI_S_CLK … #define GCC_PCIE0_PIPE_CLK … #define GCC_PCIE1_AHB_CLK … #define GCC_PCIE1_AUX_CLK … #define GCC_PCIE1_AXI_M_CLK … #define GCC_PCIE1_AXI_S_BRIDGE_CLK … #define GCC_PCIE1_AXI_S_CLK … #define GCC_PCIE1_PIPE_CLK … #define GCC_PRNG_AHB_CLK … #define GCC_Q6_AXIM_CLK … #define GCC_Q6_AXIM2_CLK … #define GCC_Q6_AXIS_CLK … #define GCC_Q6_AHB_CLK … #define GCC_Q6_AHB_S_CLK … #define GCC_Q6_TSCTR_1TO2_CLK … #define GCC_Q6SS_ATBM_CLK … #define GCC_Q6SS_PCLKDBG_CLK … #define GCC_Q6SS_TRIG_CLK … #define GCC_QDSS_AT_CLK … #define GCC_QDSS_CFG_AHB_CLK … #define GCC_QDSS_DAP_AHB_CLK … #define GCC_QDSS_DAP_CLK … #define GCC_QDSS_ETR_USB_CLK … #define GCC_QDSS_EUD_AT_CLK … #define GCC_QDSS_STM_CLK … #define GCC_QDSS_TRACECLKIN_CLK … #define GCC_QDSS_TSCTR_DIV8_CLK … #define GCC_QPIC_AHB_CLK … #define GCC_QPIC_CLK … #define GCC_QPIC_IO_MACRO_CLK … #define GCC_SDCC1_AHB_CLK … #define GCC_SDCC1_APPS_CLK … #define GCC_SLEEP_CLK_SRC … #define GCC_SNOC_GMAC0_AHB_CLK … #define GCC_SNOC_GMAC0_AXI_CLK … #define GCC_SNOC_GMAC1_AHB_CLK … #define GCC_SNOC_GMAC1_AXI_CLK … #define GCC_SNOC_LPASS_AXIM_CLK … #define GCC_SNOC_LPASS_SWAY_CLK … #define GCC_SNOC_UBI0_AXI_CLK … #define GCC_SYS_NOC_PCIE0_AXI_CLK … #define GCC_SYS_NOC_PCIE1_AXI_CLK … #define GCC_SYS_NOC_QDSS_STM_AXI_CLK … #define GCC_SYS_NOC_USB0_AXI_CLK … #define GCC_SYS_NOC_WCSS_AHB_CLK … #define GCC_UBI0_AXI_CLK … #define GCC_UBI0_CFG_CLK … #define GCC_UBI0_CORE_CLK … #define GCC_UBI0_DBG_CLK … #define GCC_UBI0_NC_AXI_CLK … #define GCC_UBI0_UTCM_CLK … #define GCC_UNIPHY_AHB_CLK … #define GCC_UNIPHY_RX_CLK … #define GCC_UNIPHY_SYS_CLK … #define GCC_UNIPHY_TX_CLK … #define GCC_USB0_AUX_CLK … #define GCC_USB0_EUD_AT_CLK … #define GCC_USB0_LFPS_CLK … #define GCC_USB0_MASTER_CLK … #define GCC_USB0_MOCK_UTMI_CLK … #define GCC_USB0_PHY_CFG_AHB_CLK … #define GCC_USB0_SLEEP_CLK … #define GCC_WCSS_ACMT_CLK … #define GCC_WCSS_AHB_S_CLK … #define GCC_WCSS_AXI_M_CLK … #define GCC_WCSS_AXI_S_CLK … #define GCC_WCSS_DBG_IFC_APB_BDG_CLK … #define GCC_WCSS_DBG_IFC_APB_CLK … #define GCC_WCSS_DBG_IFC_ATB_BDG_CLK … #define GCC_WCSS_DBG_IFC_ATB_CLK … #define GCC_WCSS_DBG_IFC_DAPBUS_BDG_CLK … #define GCC_WCSS_DBG_IFC_DAPBUS_CLK … #define GCC_WCSS_DBG_IFC_NTS_BDG_CLK … #define GCC_WCSS_DBG_IFC_NTS_CLK … #define GCC_WCSS_ECAHB_CLK … #define GCC_XO_CLK … #define GCC_XO_CLK_SRC … #define GMAC0_RX_CLK_SRC … #define GMAC0_TX_CLK_SRC … #define GMAC1_RX_CLK_SRC … #define GMAC1_TX_CLK_SRC … #define GMAC_CLK_SRC … #define GP1_CLK_SRC … #define GP2_CLK_SRC … #define GP3_CLK_SRC … #define LPASS_AXIM_CLK_SRC … #define LPASS_SWAY_CLK_SRC … #define PCIE0_AUX_CLK_SRC … #define PCIE0_AXI_CLK_SRC … #define PCIE1_AUX_CLK_SRC … #define PCIE1_AXI_CLK_SRC … #define PCNOC_BFDCD_CLK_SRC … #define Q6_AXI_CLK_SRC … #define QDSS_AT_CLK_SRC … #define QDSS_STM_CLK_SRC … #define QDSS_TSCTR_CLK_SRC … #define QDSS_TRACECLKIN_CLK_SRC … #define QPIC_IO_MACRO_CLK_SRC … #define SDCC1_APPS_CLK_SRC … #define SYSTEM_NOC_BFDCD_CLK_SRC … #define UBI0_AXI_CLK_SRC … #define UBI0_CORE_CLK_SRC … #define USB0_AUX_CLK_SRC … #define USB0_LFPS_CLK_SRC … #define USB0_MASTER_CLK_SRC … #define USB0_MOCK_UTMI_CLK_SRC … #define WCSS_AHB_CLK_SRC … #define PCIE0_PIPE_CLK_SRC … #define PCIE1_PIPE_CLK_SRC … #define USB0_PIPE_CLK_SRC … #define GCC_USB0_PIPE_CLK … #define GMAC0_RX_DIV_CLK_SRC … #define GMAC0_TX_DIV_CLK_SRC … #define GMAC1_RX_DIV_CLK_SRC … #define GMAC1_TX_DIV_CLK_SRC … #endif
Codebase Browser
linux