/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ /* * Copyright (c) 2018-2023 The Linux Foundation. All rights reserved. */ #ifndef _DT_BINDINGS_CLOCK_IPQ_GCC_9574_H #define _DT_BINDINGS_CLOCK_IPQ_GCC_9574_H #define GPLL0_MAIN … #define GPLL0 … #define GPLL2_MAIN … #define GPLL2 … #define GPLL4_MAIN … #define GPLL4 … #define GCC_SLEEP_CLK_SRC … #define APSS_AHB_CLK_SRC … #define APSS_AXI_CLK_SRC … #define BLSP1_QUP1_I2C_APPS_CLK_SRC … #define BLSP1_QUP1_SPI_APPS_CLK_SRC … #define BLSP1_QUP2_I2C_APPS_CLK_SRC … #define BLSP1_QUP2_SPI_APPS_CLK_SRC … #define BLSP1_QUP3_I2C_APPS_CLK_SRC … #define BLSP1_QUP3_SPI_APPS_CLK_SRC … #define BLSP1_QUP4_I2C_APPS_CLK_SRC … #define BLSP1_QUP4_SPI_APPS_CLK_SRC … #define BLSP1_QUP5_I2C_APPS_CLK_SRC … #define BLSP1_QUP5_SPI_APPS_CLK_SRC … #define BLSP1_QUP6_I2C_APPS_CLK_SRC … #define BLSP1_QUP6_SPI_APPS_CLK_SRC … #define BLSP1_UART1_APPS_CLK_SRC … #define BLSP1_UART2_APPS_CLK_SRC … #define BLSP1_UART3_APPS_CLK_SRC … #define BLSP1_UART4_APPS_CLK_SRC … #define BLSP1_UART5_APPS_CLK_SRC … #define BLSP1_UART6_APPS_CLK_SRC … #define GCC_APSS_AHB_CLK … #define GCC_APSS_AXI_CLK … #define GCC_BLSP1_QUP1_I2C_APPS_CLK … #define GCC_BLSP1_QUP1_SPI_APPS_CLK … #define GCC_BLSP1_QUP2_I2C_APPS_CLK … #define GCC_BLSP1_QUP2_SPI_APPS_CLK … #define GCC_BLSP1_QUP3_I2C_APPS_CLK … #define GCC_BLSP1_QUP3_SPI_APPS_CLK … #define GCC_BLSP1_QUP4_I2C_APPS_CLK … #define GCC_BLSP1_QUP4_SPI_APPS_CLK … #define GCC_BLSP1_QUP5_I2C_APPS_CLK … #define GCC_BLSP1_QUP5_SPI_APPS_CLK … #define GCC_BLSP1_QUP6_I2C_APPS_CLK … #define GCC_BLSP1_QUP6_SPI_APPS_CLK … #define GCC_BLSP1_UART1_APPS_CLK … #define GCC_BLSP1_UART2_APPS_CLK … #define GCC_BLSP1_UART3_APPS_CLK … #define GCC_BLSP1_UART4_APPS_CLK … #define GCC_BLSP1_UART5_APPS_CLK … #define GCC_BLSP1_UART6_APPS_CLK … #define PCIE0_AXI_M_CLK_SRC … #define GCC_PCIE0_AXI_M_CLK … #define PCIE1_AXI_M_CLK_SRC … #define GCC_PCIE1_AXI_M_CLK … #define PCIE2_AXI_M_CLK_SRC … #define GCC_PCIE2_AXI_M_CLK … #define PCIE3_AXI_M_CLK_SRC … #define GCC_PCIE3_AXI_M_CLK … #define PCIE0_AXI_S_CLK_SRC … #define GCC_PCIE0_AXI_S_BRIDGE_CLK … #define GCC_PCIE0_AXI_S_CLK … #define PCIE1_AXI_S_CLK_SRC … #define GCC_PCIE1_AXI_S_BRIDGE_CLK … #define GCC_PCIE1_AXI_S_CLK … #define PCIE2_AXI_S_CLK_SRC … #define GCC_PCIE2_AXI_S_BRIDGE_CLK … #define GCC_PCIE2_AXI_S_CLK … #define PCIE3_AXI_S_CLK_SRC … #define GCC_PCIE3_AXI_S_BRIDGE_CLK … #define GCC_PCIE3_AXI_S_CLK … #define PCIE0_PIPE_CLK_SRC … #define PCIE1_PIPE_CLK_SRC … #define PCIE2_PIPE_CLK_SRC … #define PCIE3_PIPE_CLK_SRC … #define PCIE_AUX_CLK_SRC … #define GCC_PCIE0_AUX_CLK … #define GCC_PCIE1_AUX_CLK … #define GCC_PCIE2_AUX_CLK … #define GCC_PCIE3_AUX_CLK … #define PCIE0_RCHNG_CLK_SRC … #define GCC_PCIE0_RCHNG_CLK … #define PCIE1_RCHNG_CLK_SRC … #define GCC_PCIE1_RCHNG_CLK … #define PCIE2_RCHNG_CLK_SRC … #define GCC_PCIE2_RCHNG_CLK … #define PCIE3_RCHNG_CLK_SRC … #define GCC_PCIE3_RCHNG_CLK … #define GCC_PCIE0_AHB_CLK … #define GCC_PCIE1_AHB_CLK … #define GCC_PCIE2_AHB_CLK … #define GCC_PCIE3_AHB_CLK … #define USB0_AUX_CLK_SRC … #define GCC_USB0_AUX_CLK … #define USB0_MASTER_CLK_SRC … #define GCC_USB0_MASTER_CLK … #define GCC_SNOC_USB_CLK … #define GCC_ANOC_USB_AXI_CLK … #define USB0_MOCK_UTMI_CLK_SRC … #define USB0_MOCK_UTMI_DIV_CLK_SRC … #define GCC_USB0_MOCK_UTMI_CLK … #define USB0_PIPE_CLK_SRC … #define GCC_USB0_PHY_CFG_AHB_CLK … #define SDCC1_APPS_CLK_SRC … #define GCC_SDCC1_APPS_CLK … #define SDCC1_ICE_CORE_CLK_SRC … #define GCC_SDCC1_ICE_CORE_CLK … #define GCC_SDCC1_AHB_CLK … #define PCNOC_BFDCD_CLK_SRC … #define GCC_NSSCFG_CLK … #define GCC_NSSNOC_NSSCC_CLK … #define GCC_NSSCC_CLK … #define GCC_NSSNOC_PCNOC_1_CLK … #define GCC_QDSS_DAP_AHB_CLK … #define GCC_QDSS_CFG_AHB_CLK … #define GCC_QPIC_AHB_CLK … #define GCC_QPIC_CLK … #define GCC_BLSP1_AHB_CLK … #define GCC_MDIO_AHB_CLK … #define GCC_PRNG_AHB_CLK … #define GCC_UNIPHY0_AHB_CLK … #define GCC_UNIPHY1_AHB_CLK … #define GCC_UNIPHY2_AHB_CLK … #define GCC_CMN_12GPLL_AHB_CLK … #define GCC_CMN_12GPLL_APU_CLK … #define SYSTEM_NOC_BFDCD_CLK_SRC … #define GCC_NSSNOC_SNOC_CLK … #define GCC_NSSNOC_SNOC_1_CLK … #define GCC_QDSS_ETR_USB_CLK … #define WCSS_AHB_CLK_SRC … #define GCC_Q6_AHB_CLK … #define GCC_Q6_AHB_S_CLK … #define GCC_WCSS_ECAHB_CLK … #define GCC_WCSS_ACMT_CLK … #define GCC_SYS_NOC_WCSS_AHB_CLK … #define WCSS_AXI_M_CLK_SRC … #define GCC_ANOC_WCSS_AXI_M_CLK … #define QDSS_AT_CLK_SRC … #define GCC_Q6SS_ATBM_CLK … #define GCC_WCSS_DBG_IFC_ATB_CLK … #define GCC_NSSNOC_ATB_CLK … #define GCC_QDSS_AT_CLK … #define GCC_SYS_NOC_AT_CLK … #define GCC_PCNOC_AT_CLK … #define GCC_USB0_EUD_AT_CLK … #define GCC_QDSS_EUD_AT_CLK … #define QDSS_STM_CLK_SRC … #define GCC_QDSS_STM_CLK … #define GCC_SYS_NOC_QDSS_STM_AXI_CLK … #define QDSS_TRACECLKIN_CLK_SRC … #define GCC_QDSS_TRACECLKIN_CLK … #define QDSS_TSCTR_CLK_SRC … #define GCC_Q6_TSCTR_1TO2_CLK … #define GCC_WCSS_DBG_IFC_NTS_CLK … #define GCC_QDSS_TSCTR_DIV2_CLK … #define GCC_QDSS_TS_CLK … #define GCC_QDSS_TSCTR_DIV4_CLK … #define GCC_NSS_TS_CLK … #define GCC_QDSS_TSCTR_DIV8_CLK … #define GCC_QDSS_TSCTR_DIV16_CLK … #define GCC_Q6SS_PCLKDBG_CLK … #define GCC_Q6SS_TRIG_CLK … #define GCC_WCSS_DBG_IFC_APB_CLK … #define GCC_WCSS_DBG_IFC_DAPBUS_CLK … #define GCC_QDSS_DAP_CLK … #define GCC_QDSS_APB2JTAG_CLK … #define GCC_QDSS_TSCTR_DIV3_CLK … #define QPIC_IO_MACRO_CLK_SRC … #define GCC_QPIC_IO_MACRO_CLK … #define Q6_AXI_CLK_SRC … #define GCC_Q6_AXIM_CLK … #define GCC_WCSS_Q6_TBU_CLK … #define GCC_MEM_NOC_Q6_AXI_CLK … #define Q6_AXIM2_CLK_SRC … #define NSSNOC_MEMNOC_BFDCD_CLK_SRC … #define GCC_NSSNOC_MEMNOC_CLK … #define GCC_NSSNOC_MEM_NOC_1_CLK … #define GCC_NSS_TBU_CLK … #define GCC_MEM_NOC_NSSNOC_CLK … #define LPASS_AXIM_CLK_SRC … #define LPASS_SWAY_CLK_SRC … #define ADSS_PWM_CLK_SRC … #define GCC_ADSS_PWM_CLK … #define GP1_CLK_SRC … #define GP2_CLK_SRC … #define GP3_CLK_SRC … #define DDRSS_SMS_SLOW_CLK_SRC … #define GCC_XO_CLK_SRC … #define GCC_XO_CLK … #define GCC_NSSNOC_QOSGEN_REF_CLK … #define GCC_NSSNOC_TIMEOUT_REF_CLK … #define GCC_XO_DIV4_CLK … #define GCC_UNIPHY0_SYS_CLK … #define GCC_UNIPHY1_SYS_CLK … #define GCC_UNIPHY2_SYS_CLK … #define GCC_CMN_12GPLL_SYS_CLK … #define GCC_NSSNOC_XO_DCD_CLK … #define GCC_Q6SS_BOOT_CLK … #define UNIPHY_SYS_CLK_SRC … #define NSS_TS_CLK_SRC … #define GCC_ANOC_PCIE0_1LANE_M_CLK … #define GCC_ANOC_PCIE1_1LANE_M_CLK … #define GCC_ANOC_PCIE2_2LANE_M_CLK … #define GCC_ANOC_PCIE3_2LANE_M_CLK … #define GCC_SNOC_PCIE0_1LANE_S_CLK … #define GCC_SNOC_PCIE1_1LANE_S_CLK … #define GCC_SNOC_PCIE2_2LANE_S_CLK … #define GCC_SNOC_PCIE3_2LANE_S_CLK … #define GCC_CRYPTO_CLK_SRC … #define GCC_CRYPTO_CLK … #define GCC_CRYPTO_AXI_CLK … #define GCC_CRYPTO_AHB_CLK … #define GCC_USB0_PIPE_CLK … #define GCC_USB0_SLEEP_CLK … #define GCC_PCIE0_PIPE_CLK … #define GCC_PCIE1_PIPE_CLK … #define GCC_PCIE2_PIPE_CLK … #define GCC_PCIE3_PIPE_CLK … #endif
Codebase Browser
linux