#ifndef __EXYNOS_PPMU_H__
#define __EXYNOS_PPMU_H__
enum ppmu_state { … };
enum ppmu_counter { … };
enum ppmu_event_type { … };
enum ppmu_reg { … };
#define PPMU_PMNC_CC_RESET_SHIFT …
#define PPMU_PMNC_COUNTER_RESET_SHIFT …
#define PPMU_PMNC_ENABLE_SHIFT …
#define PPMU_PMNC_START_MODE_MASK …
#define PPMU_PMNC_CC_DIVIDER_MASK …
#define PPMU_PMNC_CC_RESET_MASK …
#define PPMU_PMNC_COUNTER_RESET_MASK …
#define PPMU_PMNC_ENABLE_MASK …
#define PPMU_CCNT_MASK …
#define PPMU_PMCNT3_MASK …
#define PPMU_PMCNT2_MASK …
#define PPMU_PMCNT1_MASK …
#define PPMU_PMCNT0_MASK …
#define PPMU_PMNCT(x) …
#define PPMU_BEVTxSEL(x) …
enum ppmu_v2_mode { … };
enum ppmu_v2_event_type { … };
enum ppmu_V2_reg { … };
#define PPMU_V2_PMNC_START_MODE_SHIFT …
#define PPMU_V2_PMNC_START_MODE_MASK …
#define PPMU_PMNC_CC_RESET_SHIFT …
#define PPMU_PMNC_COUNTER_RESET_SHIFT …
#define PPMU_PMNC_ENABLE_SHIFT …
#define PPMU_PMNC_START_MODE_MASK …
#define PPMU_PMNC_CC_DIVIDER_MASK …
#define PPMU_PMNC_CC_RESET_MASK …
#define PPMU_PMNC_COUNTER_RESET_MASK …
#define PPMU_PMNC_ENABLE_MASK …
#define PPMU_V2_PMNCT(x) …
#define PPMU_V2_CH_EVx_TYPE(x) …
#endif