linux/drivers/iio/adc/imx8qxp-adc.c

// SPDX-License-Identifier: GPL-2.0+
/*
 * NXP i.MX8QXP ADC driver
 *
 * Based on the work of Haibo Chen <[email protected]>
 * The initial developer of the original code is Haibo Chen.
 * Portions created by Haibo Chen are Copyright (C) 2018 NXP.
 * All Rights Reserved.
 *
 * Copyright (C) 2018 NXP
 * Copyright (C) 2021 Cai Huoqing
 */
#include <linux/bitfield.h>
#include <linux/bits.h>
#include <linux/clk.h>
#include <linux/completion.h>
#include <linux/delay.h>
#include <linux/err.h>
#include <linux/interrupt.h>
#include <linux/io.h>
#include <linux/kernel.h>
#include <linux/mod_devicetable.h>
#include <linux/module.h>
#include <linux/platform_device.h>
#include <linux/pm_runtime.h>
#include <linux/regulator/consumer.h>

#include <linux/iio/iio.h>

#define ADC_DRIVER_NAME

/* Register map definition */
#define IMX8QXP_ADR_ADC_CTRL
#define IMX8QXP_ADR_ADC_STAT
#define IMX8QXP_ADR_ADC_IE
#define IMX8QXP_ADR_ADC_DE
#define IMX8QXP_ADR_ADC_CFG
#define IMX8QXP_ADR_ADC_FCTRL
#define IMX8QXP_ADR_ADC_SWTRIG
#define IMX8QXP_ADR_ADC_TCTRL(tid)
#define IMX8QXP_ADR_ADC_CMDL(cid)
#define IMX8QXP_ADR_ADC_CMDH(cid)
#define IMX8QXP_ADR_ADC_RESFIFO
#define IMX8QXP_ADR_ADC_TST

/* ADC bit shift */
#define IMX8QXP_ADC_IE_FWMIE_MASK
#define IMX8QXP_ADC_CTRL_FIFO_RESET_MASK
#define IMX8QXP_ADC_CTRL_SOFTWARE_RESET_MASK
#define IMX8QXP_ADC_CTRL_ADC_EN_MASK
#define IMX8QXP_ADC_TCTRL_TCMD_MASK
#define IMX8QXP_ADC_TCTRL_TDLY_MASK
#define IMX8QXP_ADC_TCTRL_TPRI_MASK
#define IMX8QXP_ADC_TCTRL_HTEN_MASK
#define IMX8QXP_ADC_CMDL_CSCALE_MASK
#define IMX8QXP_ADC_CMDL_MODE_MASK
#define IMX8QXP_ADC_CMDL_DIFF_MASK
#define IMX8QXP_ADC_CMDL_ABSEL_MASK
#define IMX8QXP_ADC_CMDL_ADCH_MASK
#define IMX8QXP_ADC_CMDH_NEXT_MASK
#define IMX8QXP_ADC_CMDH_LOOP_MASK
#define IMX8QXP_ADC_CMDH_AVGS_MASK
#define IMX8QXP_ADC_CMDH_STS_MASK
#define IMX8QXP_ADC_CMDH_LWI_MASK
#define IMX8QXP_ADC_CMDH_CMPEN_MASK
#define IMX8QXP_ADC_CFG_PWREN_MASK
#define IMX8QXP_ADC_CFG_PUDLY_MASK
#define IMX8QXP_ADC_CFG_REFSEL_MASK
#define IMX8QXP_ADC_CFG_PWRSEL_MASK
#define IMX8QXP_ADC_CFG_TPRICTRL_MASK
#define IMX8QXP_ADC_FCTRL_FWMARK_MASK
#define IMX8QXP_ADC_FCTRL_FCOUNT_MASK
#define IMX8QXP_ADC_RESFIFO_VAL_MASK

/* ADC PARAMETER*/
#define IMX8QXP_ADC_CMDL_CHANNEL_SCALE_FULL
#define IMX8QXP_ADC_CMDL_SEL_A_A_B_CHANNEL
#define IMX8QXP_ADC_CMDL_STANDARD_RESOLUTION
#define IMX8QXP_ADC_CMDL_MODE_SINGLE
#define IMX8QXP_ADC_CMDH_LWI_INCREMENT_DIS
#define IMX8QXP_ADC_CMDH_CMPEN_DIS
#define IMX8QXP_ADC_PAUSE_EN
#define IMX8QXP_ADC_TCTRL_TPRI_PRIORITY_HIGH

#define IMX8QXP_ADC_TCTRL_HTEN_HW_TIRG_DIS

#define IMX8QXP_ADC_TIMEOUT

#define IMX8QXP_ADC_MAX_FIFO_SIZE

struct imx8qxp_adc {};

#define IMX8QXP_ADC_CHAN(_idx)

static const struct iio_chan_spec imx8qxp_adc_iio_channels[] =;

static void imx8qxp_adc_reset(struct imx8qxp_adc *adc)
{}

static void imx8qxp_adc_reg_config(struct imx8qxp_adc *adc, int channel)
{}

static void imx8qxp_adc_fifo_config(struct imx8qxp_adc *adc)
{}

static void imx8qxp_adc_disable(struct imx8qxp_adc *adc)
{}

static int imx8qxp_adc_read_raw(struct iio_dev *indio_dev,
				struct iio_chan_spec const *chan,
				int *val, int *val2, long mask)
{}

static irqreturn_t imx8qxp_adc_isr(int irq, void *dev_id)
{}

static int imx8qxp_adc_reg_access(struct iio_dev *indio_dev, unsigned int reg,
				  unsigned int writeval, unsigned int *readval)
{}

static const struct iio_info imx8qxp_adc_iio_info =;

static int imx8qxp_adc_probe(struct platform_device *pdev)
{}

static void imx8qxp_adc_remove(struct platform_device *pdev)
{}

static int imx8qxp_adc_runtime_suspend(struct device *dev)
{}

static int imx8qxp_adc_runtime_resume(struct device *dev)
{}

static DEFINE_RUNTIME_DEV_PM_OPS(imx8qxp_adc_pm_ops,
				 imx8qxp_adc_runtime_suspend,
				 imx8qxp_adc_runtime_resume, NULL);

static const struct of_device_id imx8qxp_adc_match[] =;
MODULE_DEVICE_TABLE(of, imx8qxp_adc_match);

static struct platform_driver imx8qxp_adc_driver =;

module_platform_driver();

MODULE_DESCRIPTION();
MODULE_LICENSE();