/* SPDX-License-Identifier: GPL-2.0 */ /* * Copyright (c) 2018, The Linux Foundation. All rights reserved. */ #ifndef _DT_BINDINGS_CLK_QCOM_GCC_QCS404_H #define _DT_BINDINGS_CLK_QCOM_GCC_QCS404_H #define GCC_APSS_AHB_CLK_SRC … #define GCC_BLSP1_QUP0_I2C_APPS_CLK_SRC … #define GCC_BLSP1_QUP0_SPI_APPS_CLK_SRC … #define GCC_BLSP1_QUP1_I2C_APPS_CLK_SRC … #define GCC_BLSP1_QUP1_SPI_APPS_CLK_SRC … #define GCC_BLSP1_QUP2_I2C_APPS_CLK_SRC … #define GCC_BLSP1_QUP2_SPI_APPS_CLK_SRC … #define GCC_BLSP1_QUP3_I2C_APPS_CLK_SRC … #define GCC_BLSP1_QUP3_SPI_APPS_CLK_SRC … #define GCC_BLSP1_QUP4_I2C_APPS_CLK_SRC … #define GCC_BLSP1_QUP4_SPI_APPS_CLK_SRC … #define GCC_BLSP1_UART0_APPS_CLK_SRC … #define GCC_BLSP1_UART1_APPS_CLK_SRC … #define GCC_BLSP1_UART2_APPS_CLK_SRC … #define GCC_BLSP1_UART3_APPS_CLK_SRC … #define GCC_BLSP2_QUP0_I2C_APPS_CLK_SRC … #define GCC_BLSP2_QUP0_SPI_APPS_CLK_SRC … #define GCC_BLSP2_UART0_APPS_CLK_SRC … #define GCC_BYTE0_CLK_SRC … #define GCC_EMAC_CLK_SRC … #define GCC_EMAC_PTP_CLK_SRC … #define GCC_ESC0_CLK_SRC … #define GCC_APSS_AHB_CLK … #define GCC_APSS_AXI_CLK … #define GCC_BIMC_APSS_AXI_CLK … #define GCC_BIMC_GFX_CLK … #define GCC_BIMC_MDSS_CLK … #define GCC_BLSP1_AHB_CLK … #define GCC_BLSP1_QUP0_I2C_APPS_CLK … #define GCC_BLSP1_QUP0_SPI_APPS_CLK … #define GCC_BLSP1_QUP1_I2C_APPS_CLK … #define GCC_BLSP1_QUP1_SPI_APPS_CLK … #define GCC_BLSP1_QUP2_I2C_APPS_CLK … #define GCC_BLSP1_QUP2_SPI_APPS_CLK … #define GCC_BLSP1_QUP3_I2C_APPS_CLK … #define GCC_BLSP1_QUP3_SPI_APPS_CLK … #define GCC_BLSP1_QUP4_I2C_APPS_CLK … #define GCC_BLSP1_QUP4_SPI_APPS_CLK … #define GCC_BLSP1_UART0_APPS_CLK … #define GCC_BLSP1_UART1_APPS_CLK … #define GCC_BLSP1_UART2_APPS_CLK … #define GCC_BLSP1_UART3_APPS_CLK … #define GCC_BLSP2_AHB_CLK … #define GCC_BLSP2_QUP0_I2C_APPS_CLK … #define GCC_BLSP2_QUP0_SPI_APPS_CLK … #define GCC_BLSP2_UART0_APPS_CLK … #define GCC_BOOT_ROM_AHB_CLK … #define GCC_DCC_CLK … #define GCC_GENI_IR_H_CLK … #define GCC_ETH_AXI_CLK … #define GCC_ETH_PTP_CLK … #define GCC_ETH_RGMII_CLK … #define GCC_ETH_SLAVE_AHB_CLK … #define GCC_GENI_IR_S_CLK … #define GCC_GP1_CLK … #define GCC_GP2_CLK … #define GCC_GP3_CLK … #define GCC_MDSS_AHB_CLK … #define GCC_MDSS_AXI_CLK … #define GCC_MDSS_BYTE0_CLK … #define GCC_MDSS_ESC0_CLK … #define GCC_MDSS_HDMI_APP_CLK … #define GCC_MDSS_HDMI_PCLK_CLK … #define GCC_MDSS_MDP_CLK … #define GCC_MDSS_PCLK0_CLK … #define GCC_MDSS_VSYNC_CLK … #define GCC_OXILI_AHB_CLK … #define GCC_OXILI_GFX3D_CLK … #define GCC_PCIE_0_AUX_CLK … #define GCC_PCIE_0_CFG_AHB_CLK … #define GCC_PCIE_0_MSTR_AXI_CLK … #define GCC_PCIE_0_PIPE_CLK … #define GCC_PCIE_0_SLV_AXI_CLK … #define GCC_PCNOC_USB2_CLK … #define GCC_PCNOC_USB3_CLK … #define GCC_PDM2_CLK … #define GCC_PDM_AHB_CLK … #define GCC_VSYNC_CLK_SRC … #define GCC_PRNG_AHB_CLK … #define GCC_PWM0_XO512_CLK … #define GCC_PWM1_XO512_CLK … #define GCC_PWM2_XO512_CLK … #define GCC_SDCC1_AHB_CLK … #define GCC_SDCC1_APPS_CLK … #define GCC_SDCC1_ICE_CORE_CLK … #define GCC_SDCC2_AHB_CLK … #define GCC_SDCC2_APPS_CLK … #define GCC_SYS_NOC_USB3_CLK … #define GCC_USB20_MOCK_UTMI_CLK … #define GCC_USB2A_PHY_SLEEP_CLK … #define GCC_USB30_MASTER_CLK … #define GCC_USB30_MOCK_UTMI_CLK … #define GCC_USB30_SLEEP_CLK … #define GCC_USB3_PHY_AUX_CLK … #define GCC_USB3_PHY_PIPE_CLK … #define GCC_USB_HS_PHY_CFG_AHB_CLK … #define GCC_USB_HS_SYSTEM_CLK … #define GCC_GFX3D_CLK_SRC … #define GCC_GP1_CLK_SRC … #define GCC_GP2_CLK_SRC … #define GCC_GP3_CLK_SRC … #define GCC_GPLL0_OUT_MAIN … #define GCC_GPLL1_OUT_MAIN … #define GCC_GPLL3_OUT_MAIN … #define GCC_GPLL4_OUT_MAIN … #define GCC_HDMI_APP_CLK_SRC … #define GCC_HDMI_PCLK_CLK_SRC … #define GCC_MDP_CLK_SRC … #define GCC_PCIE_0_AUX_CLK_SRC … #define GCC_PCIE_0_PIPE_CLK_SRC … #define GCC_PCLK0_CLK_SRC … #define GCC_PDM2_CLK_SRC … #define GCC_SDCC1_APPS_CLK_SRC … #define GCC_SDCC1_ICE_CORE_CLK_SRC … #define GCC_SDCC2_APPS_CLK_SRC … #define GCC_USB20_MOCK_UTMI_CLK_SRC … #define GCC_USB30_MASTER_CLK_SRC … #define GCC_USB30_MOCK_UTMI_CLK_SRC … #define GCC_USB3_PHY_AUX_CLK_SRC … #define GCC_USB_HS_SYSTEM_CLK_SRC … #define GCC_GPLL0_AO_CLK_SRC … #define GCC_USB_HS_INACTIVITY_TIMERS_CLK … #define GCC_GPLL0_AO_OUT_MAIN … #define GCC_GPLL0_SLEEP_CLK_SRC … #define GCC_GPLL6 … #define GCC_GPLL6_OUT_AUX … #define GCC_MDSS_MDP_VOTE_CLK … #define GCC_MDSS_ROTATOR_VOTE_CLK … #define GCC_BIMC_GPU_CLK … #define GCC_GTCU_AHB_CLK … #define GCC_GFX_TCU_CLK … #define GCC_GFX_TBU_CLK … #define GCC_SMMU_CFG_CLK … #define GCC_APSS_TCU_CLK … #define GCC_CRYPTO_AHB_CLK … #define GCC_CRYPTO_AXI_CLK … #define GCC_CRYPTO_CLK … #define GCC_MDP_TBU_CLK … #define GCC_QDSS_DAP_CLK … #define GCC_DCC_XO_CLK … #define GCC_WCSS_Q6_AHB_CLK … #define GCC_WCSS_Q6_AXIM_CLK … #define GCC_CDSP_CFG_AHB_CLK … #define GCC_BIMC_CDSP_CLK … #define GCC_CDSP_TBU_CLK … #define GCC_CDSP_BIMC_CLK_SRC … #define GCC_GENI_IR_BCR … #define GCC_USB_HS_BCR … #define GCC_USB2_HS_PHY_ONLY_BCR … #define GCC_QUSB2_PHY_BCR … #define GCC_USB_HS_PHY_CFG_AHB_BCR … #define GCC_USB2A_PHY_BCR … #define GCC_USB3_PHY_BCR … #define GCC_USB_30_BCR … #define GCC_USB3PHY_PHY_BCR … #define GCC_PCIE_0_BCR … #define GCC_PCIE_0_PHY_BCR … #define GCC_PCIE_0_LINK_DOWN_BCR … #define GCC_PCIEPHY_0_PHY_BCR … #define GCC_EMAC_BCR … #define GCC_CDSP_RESTART … #define GCC_PCIE_0_AXI_MASTER_STICKY_ARES … #define GCC_PCIE_0_AHB_ARES … #define GCC_PCIE_0_AXI_SLAVE_ARES … #define GCC_PCIE_0_AXI_MASTER_ARES … #define GCC_PCIE_0_CORE_STICKY_ARES … #define GCC_PCIE_0_SLEEP_ARES … #define GCC_PCIE_0_PIPE_ARES … #define GCC_WDSP_RESTART … /* Indexes for GDSCs */ #define MDSS_GDSC … #define OXILI_GDSC … #endif
Codebase Browser
linux