// SPDX-License-Identifier: GPL-2.0-only // // aw88395_reg.h -- AW88395 chip register file // // Copyright (c) 2022-2023 AWINIC Technology CO., LTD // // Author: Bruce zhao <[email protected]> // #ifndef __AW88395_REG_H__ #define __AW88395_REG_H__ #define AW88395_ID_REG … #define AW88395_SYSST_REG … #define AW88395_SYSINT_REG … #define AW88395_SYSINTM_REG … #define AW88395_SYSCTRL_REG … #define AW88395_SYSCTRL2_REG … #define AW88395_I2SCTRL_REG … #define AW88395_I2SCFG1_REG … #define AW88395_I2SCFG2_REG … #define AW88395_HAGCCFG1_REG … #define AW88395_HAGCCFG2_REG … #define AW88395_HAGCCFG3_REG … #define AW88395_HAGCCFG4_REG … #define AW88395_HAGCCFG5_REG … #define AW88395_HAGCCFG6_REG … #define AW88395_HAGCCFG7_REG … #define AW88395_MPDCFG_REG … #define AW88395_PWMCTRL_REG … #define AW88395_I2SCFG3_REG … #define AW88395_DBGCTRL_REG … #define AW88395_HAGCST_REG … #define AW88395_VBAT_REG … #define AW88395_TEMP_REG … #define AW88395_PVDD_REG … #define AW88395_ISNDAT_REG … #define AW88395_VSNDAT_REG … #define AW88395_I2SINT_REG … #define AW88395_I2SCAPCNT_REG … #define AW88395_ANASTA1_REG … #define AW88395_ANASTA2_REG … #define AW88395_ANASTA3_REG … #define AW88395_ANASTA4_REG … #define AW88395_TESTDET_REG … #define AW88395_TESTIN_REG … #define AW88395_TESTOUT_REG … #define AW88395_DSPMADD_REG … #define AW88395_DSPMDAT_REG … #define AW88395_WDT_REG … #define AW88395_ACR1_REG … #define AW88395_ACR2_REG … #define AW88395_ASR1_REG … #define AW88395_ASR2_REG … #define AW88395_DSPCFG_REG … #define AW88395_ASR3_REG … #define AW88395_ASR4_REG … #define AW88395_VSNCTRL1_REG … #define AW88395_ISNCTRL1_REG … #define AW88395_PLLCTRL1_REG … #define AW88395_PLLCTRL2_REG … #define AW88395_PLLCTRL3_REG … #define AW88395_CDACTRL1_REG … #define AW88395_CDACTRL2_REG … #define AW88395_SADCCTRL1_REG … #define AW88395_SADCCTRL2_REG … #define AW88395_CPCTRL1_REG … #define AW88395_BSTCTRL1_REG … #define AW88395_BSTCTRL2_REG … #define AW88395_BSTCTRL3_REG … #define AW88395_BSTCTRL4_REG … #define AW88395_BSTCTRL5_REG … #define AW88395_BSTCTRL6_REG … #define AW88395_BSTCTRL7_REG … #define AW88395_DSMCFG1_REG … #define AW88395_DSMCFG2_REG … #define AW88395_DSMCFG3_REG … #define AW88395_DSMCFG4_REG … #define AW88395_DSMCFG5_REG … #define AW88395_DSMCFG6_REG … #define AW88395_DSMCFG7_REG … #define AW88395_DSMCFG8_REG … #define AW88395_TESTCTRL1_REG … #define AW88395_TESTCTRL2_REG … #define AW88395_EFCTRL1_REG … #define AW88395_EFCTRL2_REG … #define AW88395_EFWH_REG … #define AW88395_EFWM2_REG … #define AW88395_EFWM1_REG … #define AW88395_EFWL_REG … #define AW88395_EFRH_REG … #define AW88395_EFRM2_REG … #define AW88395_EFRM1_REG … #define AW88395_EFRL_REG … #define AW88395_TM_REG … enum aw88395_id { … }; #define AW88395_REG_MAX … #define AW88395_VOLUME_STEP_DB … #define AW88395_UVLS_START_BIT … #define AW88395_UVLS_NORMAL … #define AW88395_UVLS_NORMAL_VALUE … #define AW88395_DSPS_START_BIT … #define AW88395_DSPS_BITS_LEN … #define AW88395_DSPS_MASK … #define AW88395_DSPS_NORMAL … #define AW88395_DSPS_NORMAL_VALUE … #define AW88395_BSTOCS_START_BIT … #define AW88395_BSTOCS_OVER_CURRENT … #define AW88395_BSTOCS_OVER_CURRENT_VALUE … #define AW88395_BSTS_START_BIT … #define AW88395_BSTS_FINISHED … #define AW88395_BSTS_FINISHED_VALUE … #define AW88395_SWS_START_BIT … #define AW88395_SWS_SWITCHING … #define AW88395_SWS_SWITCHING_VALUE … #define AW88395_NOCLKS_START_BIT … #define AW88395_NOCLKS_NO_CLOCK … #define AW88395_NOCLKS_NO_CLOCK_VALUE … #define AW88395_CLKS_START_BIT … #define AW88395_CLKS_STABLE … #define AW88395_CLKS_STABLE_VALUE … #define AW88395_OCDS_START_BIT … #define AW88395_OCDS_OC … #define AW88395_OCDS_OC_VALUE … #define AW88395_OTHS_START_BIT … #define AW88395_OTHS_OT … #define AW88395_OTHS_OT_VALUE … #define AW88395_PLLS_START_BIT … #define AW88395_PLLS_LOCKED … #define AW88395_PLLS_LOCKED_VALUE … #define AW88395_BIT_PLL_CHECK … #define AW88395_BIT_SYSST_CHECK_MASK … #define AW88395_BIT_SYSST_CHECK … #define AW88395_WDI_START_BIT … #define AW88395_WDI_INT_VALUE … #define AW88395_WDI_INTERRUPT … #define AW88395_NOCLKI_START_BIT … #define AW88395_NOCLKI_INT_VALUE … #define AW88395_NOCLKI_INTERRUPT … #define AW88395_CLKI_START_BIT … #define AW88395_CLKI_INT_VALUE … #define AW88395_CLKI_INTERRUPT … #define AW88395_PLLI_START_BIT … #define AW88395_PLLI_INT_VALUE … #define AW88395_PLLI_INTERRUPT … #define AW88395_BIT_SYSINT_CHECK … #define AW88395_HMUTE_START_BIT … #define AW88395_HMUTE_BITS_LEN … #define AW88395_HMUTE_MASK … #define AW88395_HMUTE_DISABLE … #define AW88395_HMUTE_DISABLE_VALUE … #define AW88395_HMUTE_ENABLE … #define AW88395_HMUTE_ENABLE_VALUE … #define AW88395_RCV_MODE_START_BIT … #define AW88395_RCV_MODE_BITS_LEN … #define AW88395_RCV_MODE_MASK … #define AW88395_RCV_MODE_RECEIVER … #define AW88395_RCV_MODE_RECEIVER_VALUE … #define AW88395_DSPBY_START_BIT … #define AW88395_DSPBY_BITS_LEN … #define AW88395_DSPBY_MASK … #define AW88395_DSPBY_WORKING … #define AW88395_DSPBY_WORKING_VALUE … #define AW88395_DSPBY_BYPASS … #define AW88395_DSPBY_BYPASS_VALUE … #define AW88395_AMPPD_START_BIT … #define AW88395_AMPPD_BITS_LEN … #define AW88395_AMPPD_MASK … #define AW88395_AMPPD_WORKING … #define AW88395_AMPPD_WORKING_VALUE … #define AW88395_AMPPD_POWER_DOWN … #define AW88395_AMPPD_POWER_DOWN_VALUE … #define AW88395_PWDN_START_BIT … #define AW88395_PWDN_BITS_LEN … #define AW88395_PWDN_MASK … #define AW88395_PWDN_WORKING … #define AW88395_PWDN_WORKING_VALUE … #define AW88395_PWDN_POWER_DOWN … #define AW88395_PWDN_POWER_DOWN_VALUE … #define AW88395_MUTE_VOL … #define AW88395_VOLUME_STEP_DB … #define AW88395_VOL_6DB_START … #define AW88395_VOL_START_BIT … #define AW88395_VOL_BITS_LEN … #define AW88395_VOL_MASK … #define AW88395_VOL_DEFAULT_VALUE … #define AW88395_I2STXEN_START_BIT … #define AW88395_I2STXEN_BITS_LEN … #define AW88395_I2STXEN_MASK … #define AW88395_I2STXEN_DISABLE … #define AW88395_I2STXEN_DISABLE_VALUE … #define AW88395_I2STXEN_ENABLE … #define AW88395_I2STXEN_ENABLE_VALUE … #define AW88395_AGC_DSP_CTL_START_BIT … #define AW88395_AGC_DSP_CTL_BITS_LEN … #define AW88395_AGC_DSP_CTL_MASK … #define AW88395_AGC_DSP_CTL_DISABLE … #define AW88395_AGC_DSP_CTL_DISABLE_VALUE … #define AW88395_AGC_DSP_CTL_ENABLE … #define AW88395_AGC_DSP_CTL_ENABLE_VALUE … #define AW88395_VDSEL_START_BIT … #define AW88395_VDSEL_BITS_LEN … #define AW88395_VDSEL_MASK … #define AW88395_MEM_CLKSEL_START_BIT … #define AW88395_MEM_CLKSEL_BITS_LEN … #define AW88395_MEM_CLKSEL_MASK … #define AW88395_MEM_CLKSEL_OSC_CLK … #define AW88395_MEM_CLKSEL_OSC_CLK_VALUE … #define AW88395_MEM_CLKSEL_DAP_HCLK … #define AW88395_MEM_CLKSEL_DAP_HCLK_VALUE … #define AW88395_CCO_MUX_START_BIT … #define AW88395_CCO_MUX_BITS_LEN … #define AW88395_CCO_MUX_MASK … #define AW88395_CCO_MUX_DIVIDED … #define AW88395_CCO_MUX_DIVIDED_VALUE … #define AW88395_CCO_MUX_BYPASS … #define AW88395_CCO_MUX_BYPASS_VALUE … #define AW88395_EF_VSN_GESLP_START_BIT … #define AW88395_EF_VSN_GESLP_BITS_LEN … #define AW88395_EF_VSN_GESLP_MASK … #define AW88395_EF_VSN_GESLP_SIGN_MASK … #define AW88395_EF_VSN_GESLP_SIGN_NEG … #define AW88395_EF_ISN_GESLP_START_BIT … #define AW88395_EF_ISN_GESLP_BITS_LEN … #define AW88395_EF_ISN_GESLP_MASK … #define AW88395_EF_ISN_GESLP_SIGN_MASK … #define AW88395_EF_ISN_GESLP_SIGN_NEG … #define AW88395_CABL_BASE_VALUE … #define AW88395_ICABLK_FACTOR … #define AW88395_VCABLK_FACTOR … #define AW88395_VCAL_FACTOR … #define AW88395_VSCAL_FACTOR … #define AW88395_ISCAL_FACTOR … #define AW88395_EF_VSENSE_GAIN_SHIFT … #define AW88395_VCABLK_FACTOR_DAC … #define AW88395_VSCAL_FACTOR_DAC … #define AW88395_EF_DAC_GESLP_SHIFT … #define AW88395_EF_DAC_GESLP_SIGN_MASK … #define AW88395_EF_DAC_GESLP_SIGN_NEG … #define AW88395_VCALB_ADJ_FACTOR … #define AW88395_WDT_CNT_START_BIT … #define AW88395_WDT_CNT_BITS_LEN … #define AW88395_WDT_CNT_MASK … #define AW88395_DSP_CFG_ADDR … #define AW88395_DSP_FW_ADDR … #define AW88395_DSP_REG_VMAX … #define AW88395_DSP_REG_CFG_ADPZ_RE … #define AW88395_DSP_REG_VCALB … #define AW88395_DSP_RE_SHIFT … #define AW88395_DSP_REG_CFG_ADPZ_RA … #define AW88395_DSP_REG_CRC_ADDR … #define AW88395_DSP_CALI_F0_DELAY … #endif
Codebase Browser
linux