/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ /* * Copyright (c) 2021, Konrad Dybcio <[email protected]> */ #ifndef _DT_BINDINGS_CLK_QCOM_GCC_SM6125_H #define _DT_BINDINGS_CLK_QCOM_GCC_SM6125_H #define GPLL0_OUT_AUX2 … #define GPLL0_OUT_MAIN … #define GPLL6_OUT_MAIN … #define GPLL7_OUT_MAIN … #define GPLL8_OUT_MAIN … #define GPLL9_OUT_MAIN … #define GPLL0_OUT_EARLY … #define GPLL3_OUT_EARLY … #define GPLL4_OUT_MAIN … #define GPLL5_OUT_MAIN … #define GPLL6_OUT_EARLY … #define GPLL7_OUT_EARLY … #define GPLL8_OUT_EARLY … #define GPLL9_OUT_EARLY … #define GCC_AHB2PHY_CSI_CLK … #define GCC_AHB2PHY_USB_CLK … #define GCC_APC_VS_CLK … #define GCC_BOOT_ROM_AHB_CLK … #define GCC_CAMERA_AHB_CLK … #define GCC_CAMERA_XO_CLK … #define GCC_CAMSS_AHB_CLK_SRC … #define GCC_CAMSS_CCI_AHB_CLK … #define GCC_CAMSS_CCI_CLK … #define GCC_CAMSS_CCI_CLK_SRC … #define GCC_CAMSS_CPHY_CSID0_CLK … #define GCC_CAMSS_CPHY_CSID1_CLK … #define GCC_CAMSS_CPHY_CSID2_CLK … #define GCC_CAMSS_CPHY_CSID3_CLK … #define GCC_CAMSS_CPP_AHB_CLK … #define GCC_CAMSS_CPP_AXI_CLK … #define GCC_CAMSS_CPP_CLK … #define GCC_CAMSS_CPP_CLK_SRC … #define GCC_CAMSS_CPP_VBIF_AHB_CLK … #define GCC_CAMSS_CSI0_AHB_CLK … #define GCC_CAMSS_CSI0_CLK … #define GCC_CAMSS_CSI0_CLK_SRC … #define GCC_CAMSS_CSI0PHYTIMER_CLK … #define GCC_CAMSS_CSI0PHYTIMER_CLK_SRC … #define GCC_CAMSS_CSI0PIX_CLK … #define GCC_CAMSS_CSI0RDI_CLK … #define GCC_CAMSS_CSI1_AHB_CLK … #define GCC_CAMSS_CSI1_CLK … #define GCC_CAMSS_CSI1_CLK_SRC … #define GCC_CAMSS_CSI1PHYTIMER_CLK … #define GCC_CAMSS_CSI1PHYTIMER_CLK_SRC … #define GCC_CAMSS_CSI1PIX_CLK … #define GCC_CAMSS_CSI1RDI_CLK … #define GCC_CAMSS_CSI2_AHB_CLK … #define GCC_CAMSS_CSI2_CLK … #define GCC_CAMSS_CSI2_CLK_SRC … #define GCC_CAMSS_CSI2PHYTIMER_CLK … #define GCC_CAMSS_CSI2PHYTIMER_CLK_SRC … #define GCC_CAMSS_CSI2PIX_CLK … #define GCC_CAMSS_CSI2RDI_CLK … #define GCC_CAMSS_CSI3_AHB_CLK … #define GCC_CAMSS_CSI3_CLK … #define GCC_CAMSS_CSI3_CLK_SRC … #define GCC_CAMSS_CSI3PIX_CLK … #define GCC_CAMSS_CSI3RDI_CLK … #define GCC_CAMSS_CSI_VFE0_CLK … #define GCC_CAMSS_CSI_VFE1_CLK … #define GCC_CAMSS_CSIPHY0_CLK … #define GCC_CAMSS_CSIPHY1_CLK … #define GCC_CAMSS_CSIPHY2_CLK … #define GCC_CAMSS_CSIPHY_CLK_SRC … #define GCC_CAMSS_GP0_CLK … #define GCC_CAMSS_GP0_CLK_SRC … #define GCC_CAMSS_GP1_CLK … #define GCC_CAMSS_GP1_CLK_SRC … #define GCC_CAMSS_ISPIF_AHB_CLK … #define GCC_CAMSS_JPEG_AHB_CLK … #define GCC_CAMSS_JPEG_AXI_CLK … #define GCC_CAMSS_JPEG_CLK … #define GCC_CAMSS_JPEG_CLK_SRC … #define GCC_CAMSS_MCLK0_CLK … #define GCC_CAMSS_MCLK0_CLK_SRC … #define GCC_CAMSS_MCLK1_CLK … #define GCC_CAMSS_MCLK1_CLK_SRC … #define GCC_CAMSS_MCLK2_CLK … #define GCC_CAMSS_MCLK2_CLK_SRC … #define GCC_CAMSS_MCLK3_CLK … #define GCC_CAMSS_MCLK3_CLK_SRC … #define GCC_CAMSS_MICRO_AHB_CLK … #define GCC_CAMSS_THROTTLE_NRT_AXI_CLK … #define GCC_CAMSS_THROTTLE_RT_AXI_CLK … #define GCC_CAMSS_TOP_AHB_CLK … #define GCC_CAMSS_VFE0_AHB_CLK … #define GCC_CAMSS_VFE0_CLK … #define GCC_CAMSS_VFE0_CLK_SRC … #define GCC_CAMSS_VFE0_STREAM_CLK … #define GCC_CAMSS_VFE1_AHB_CLK … #define GCC_CAMSS_VFE1_CLK … #define GCC_CAMSS_VFE1_CLK_SRC … #define GCC_CAMSS_VFE1_STREAM_CLK … #define GCC_CAMSS_VFE_TSCTR_CLK … #define GCC_CAMSS_VFE_VBIF_AHB_CLK … #define GCC_CAMSS_VFE_VBIF_AXI_CLK … #define GCC_CE1_AHB_CLK … #define GCC_CE1_AXI_CLK … #define GCC_CE1_CLK … #define GCC_CFG_NOC_USB3_PRIM_AXI_CLK … #define GCC_CPUSS_GNOC_CLK … #define GCC_DISP_AHB_CLK … #define GCC_DISP_GPLL0_DIV_CLK_SRC … #define GCC_DISP_HF_AXI_CLK … #define GCC_DISP_THROTTLE_CORE_CLK … #define GCC_DISP_XO_CLK … #define GCC_GP1_CLK … #define GCC_GP1_CLK_SRC … #define GCC_GP2_CLK … #define GCC_GP2_CLK_SRC … #define GCC_GP3_CLK … #define GCC_GP3_CLK_SRC … #define GCC_GPU_CFG_AHB_CLK … #define GCC_GPU_GPLL0_CLK_SRC … #define GCC_GPU_GPLL0_DIV_CLK_SRC … #define GCC_GPU_MEMNOC_GFX_CLK … #define GCC_GPU_SNOC_DVM_GFX_CLK … #define GCC_GPU_THROTTLE_CORE_CLK … #define GCC_GPU_THROTTLE_XO_CLK … #define GCC_MSS_VS_CLK … #define GCC_PDM2_CLK … #define GCC_PDM2_CLK_SRC … #define GCC_PDM_AHB_CLK … #define GCC_PDM_XO4_CLK … #define GCC_PRNG_AHB_CLK … #define GCC_QMIP_CAMERA_NRT_AHB_CLK … #define GCC_QMIP_CAMERA_RT_AHB_CLK … #define GCC_QMIP_DISP_AHB_CLK … #define GCC_QMIP_GPU_CFG_AHB_CLK … #define GCC_QMIP_VIDEO_VCODEC_AHB_CLK … #define GCC_QUPV3_WRAP0_CORE_2X_CLK … #define GCC_QUPV3_WRAP0_CORE_CLK … #define GCC_QUPV3_WRAP0_S0_CLK … #define GCC_QUPV3_WRAP0_S0_CLK_SRC … #define GCC_QUPV3_WRAP0_S1_CLK … #define GCC_QUPV3_WRAP0_S1_CLK_SRC … #define GCC_QUPV3_WRAP0_S2_CLK … #define GCC_QUPV3_WRAP0_S2_CLK_SRC … #define GCC_QUPV3_WRAP0_S3_CLK … #define GCC_QUPV3_WRAP0_S3_CLK_SRC … #define GCC_QUPV3_WRAP0_S4_CLK … #define GCC_QUPV3_WRAP0_S4_CLK_SRC … #define GCC_QUPV3_WRAP0_S5_CLK … #define GCC_QUPV3_WRAP0_S5_CLK_SRC … #define GCC_QUPV3_WRAP1_CORE_2X_CLK … #define GCC_QUPV3_WRAP1_CORE_CLK … #define GCC_QUPV3_WRAP1_S0_CLK … #define GCC_QUPV3_WRAP1_S0_CLK_SRC … #define GCC_QUPV3_WRAP1_S1_CLK … #define GCC_QUPV3_WRAP1_S1_CLK_SRC … #define GCC_QUPV3_WRAP1_S2_CLK … #define GCC_QUPV3_WRAP1_S2_CLK_SRC … #define GCC_QUPV3_WRAP1_S3_CLK … #define GCC_QUPV3_WRAP1_S3_CLK_SRC … #define GCC_QUPV3_WRAP1_S4_CLK … #define GCC_QUPV3_WRAP1_S4_CLK_SRC … #define GCC_QUPV3_WRAP1_S5_CLK … #define GCC_QUPV3_WRAP1_S5_CLK_SRC … #define GCC_QUPV3_WRAP_0_M_AHB_CLK … #define GCC_QUPV3_WRAP_0_S_AHB_CLK … #define GCC_QUPV3_WRAP_1_M_AHB_CLK … #define GCC_QUPV3_WRAP_1_S_AHB_CLK … #define GCC_SDCC1_AHB_CLK … #define GCC_SDCC1_APPS_CLK … #define GCC_SDCC1_APPS_CLK_SRC … #define GCC_SDCC1_ICE_CORE_CLK … #define GCC_SDCC1_ICE_CORE_CLK_SRC … #define GCC_SDCC2_AHB_CLK … #define GCC_SDCC2_APPS_CLK … #define GCC_SDCC2_APPS_CLK_SRC … #define GCC_SYS_NOC_CPUSS_AHB_CLK … #define GCC_SYS_NOC_UFS_PHY_AXI_CLK … #define GCC_SYS_NOC_USB3_PRIM_AXI_CLK … #define GCC_UFS_PHY_AHB_CLK … #define GCC_UFS_PHY_AXI_CLK … #define GCC_UFS_PHY_AXI_CLK_SRC … #define GCC_UFS_PHY_ICE_CORE_CLK … #define GCC_UFS_PHY_ICE_CORE_CLK_SRC … #define GCC_UFS_PHY_PHY_AUX_CLK … #define GCC_UFS_PHY_PHY_AUX_CLK_SRC … #define GCC_UFS_PHY_RX_SYMBOL_0_CLK … #define GCC_UFS_PHY_TX_SYMBOL_0_CLK … #define GCC_UFS_PHY_UNIPRO_CORE_CLK … #define GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC … #define GCC_USB30_PRIM_MASTER_CLK … #define GCC_USB30_PRIM_MASTER_CLK_SRC … #define GCC_USB30_PRIM_MOCK_UTMI_CLK … #define GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC … #define GCC_USB30_PRIM_SLEEP_CLK … #define GCC_USB3_PRIM_PHY_AUX_CLK_SRC … #define GCC_USB3_PRIM_PHY_COM_AUX_CLK … #define GCC_USB3_PRIM_PHY_PIPE_CLK … #define GCC_VDDA_VS_CLK … #define GCC_VDDCX_VS_CLK … #define GCC_VDDMX_VS_CLK … #define GCC_VIDEO_AHB_CLK … #define GCC_VIDEO_AXI0_CLK … #define GCC_VIDEO_THROTTLE_CORE_CLK … #define GCC_VIDEO_XO_CLK … #define GCC_VS_CTRL_AHB_CLK … #define GCC_VS_CTRL_CLK … #define GCC_VS_CTRL_CLK_SRC … #define GCC_VSENSOR_CLK_SRC … #define GCC_WCSS_VS_CLK … #define GCC_USB3_PRIM_CLKREF_CLK … #define GCC_SYS_NOC_COMPUTE_SF_AXI_CLK … #define GCC_BIMC_GPU_AXI_CLK … #define GCC_UFS_MEM_CLKREF_CLK … /* GDSCs */ #define USB30_PRIM_GDSC … #define UFS_PHY_GDSC … #define CAMSS_VFE0_GDSC … #define CAMSS_VFE1_GDSC … #define CAMSS_TOP_GDSC … #define CAM_CPP_GDSC … #define HLOS1_VOTE_TURING_MMU_TBU1_GDSC … #define HLOS1_VOTE_MM_SNOC_MMU_TBU_RT_GDSC … #define HLOS1_VOTE_MM_SNOC_MMU_TBU_NRT_GDSC … #define HLOS1_VOTE_TURING_MMU_TBU0_GDSC … #define GCC_QUSB2PHY_PRIM_BCR … #define GCC_QUSB2PHY_SEC_BCR … #define GCC_UFS_PHY_BCR … #define GCC_USB30_PRIM_BCR … #define GCC_USB_PHY_CFG_AHB2PHY_BCR … #define GCC_USB3_PHY_PRIM_SP0_BCR … #define GCC_USB3PHY_PHY_PRIM_SP0_BCR … #define GCC_CAMSS_MICRO_BCR … #endif
Codebase Browser
linux