/* SPDX-License-Identifier: GPL-2.0 * * mt8186-reg.h -- Mediatek 8186 audio driver reg definition * * Copyright (c) 2022 MediaTek Inc. * Author: Jiaxin Yu <[email protected]> */ #ifndef _MT8186_REG_H_ #define _MT8186_REG_H_ /* reg bit enum */ enum { … }; /***************************************************************************** * R E G I S T E R D E F I N I T I O N *****************************************************************************/ /* AUDIO_TOP_CON0 */ #define RESERVED_SFT … #define RESERVED_MASK_SFT … #define AHB_IDLE_EN_INT_SFT … #define AHB_IDLE_EN_INT_MASK_SFT … #define AHB_IDLE_EN_EXT_SFT … #define AHB_IDLE_EN_EXT_MASK_SFT … #define PDN_NLE_SFT … #define PDN_NLE_MASK_SFT … #define PDN_TML_SFT … #define PDN_TML_MASK_SFT … #define PDN_DAC_PREDIS_SFT … #define PDN_DAC_PREDIS_MASK_SFT … #define PDN_DAC_SFT … #define PDN_DAC_MASK_SFT … #define PDN_ADC_SFT … #define PDN_ADC_MASK_SFT … #define PDN_TDM_CK_SFT … #define PDN_TDM_CK_MASK_SFT … #define PDN_APLL_TUNER_SFT … #define PDN_APLL_TUNER_MASK_SFT … #define PDN_APLL2_TUNER_SFT … #define PDN_APLL2_TUNER_MASK_SFT … #define APB3_SEL_SFT … #define APB3_SEL_MASK_SFT … #define APB_R2T_SFT … #define APB_R2T_MASK_SFT … #define APB_W2T_SFT … #define APB_W2T_MASK_SFT … #define PDN_24M_SFT … #define PDN_24M_MASK_SFT … #define PDN_22M_SFT … #define PDN_22M_MASK_SFT … #define PDN_AFE_SFT … #define PDN_AFE_MASK_SFT … /* AUDIO_TOP_CON1 */ #define PDN_3RD_DAC_HIRES_SFT … #define PDN_3RD_DAC_HIRES_MASK_SFT … #define PDN_3RD_DAC_TML_SFT … #define PDN_3RD_DAC_TML_MASK_SFT … #define PDN_3RD_DAC_PREDIS_SFT … #define PDN_3RD_DAC_PREDIS_MASK_SFT … #define PDN_3RD_DAC_SFT … #define PDN_3RD_DAC_MASK_SFT … #define I2S_SOFT_RST5_SFT … #define I2S_SOFT_RST5_MASK_SFT … #define PDN_ADDA6_ADC_HIRES_SFT … #define PDN_ADDA6_ADC_HIRES_MASK_SFT … #define PDN_ADDA6_ADC_SFT … #define PDN_ADDA6_ADC_MASK_SFT … #define PDN_ADC_HIRES_TML_SFT … #define PDN_ADC_HIRES_TML_MASK_SFT … #define PDN_ADC_HIRES_SFT … #define PDN_ADC_HIRES_MASK_SFT … #define PDN_DAC_HIRES_SFT … #define PDN_DAC_HIRES_MASK_SFT … #define PDN_GENERAL2_ASRC_SFT … #define PDN_GENERAL2_ASRC_MASK_SFT … #define PDN_GENERAL1_ASRC_SFT … #define PDN_GENERAL1_ASRC_MASK_SFT … #define PDN_CONNSYS_I2S_ASRC_SFT … #define PDN_CONNSYS_I2S_ASRC_MASK_SFT … #define I2S4_BCLK_SW_CG_SFT … #define I2S4_BCLK_SW_CG_MASK_SFT … #define I2S3_BCLK_SW_CG_SFT … #define I2S3_BCLK_SW_CG_MASK_SFT … #define I2S2_BCLK_SW_CG_SFT … #define I2S2_BCLK_SW_CG_MASK_SFT … #define I2S1_BCLK_SW_CG_SFT … #define I2S1_BCLK_SW_CG_MASK_SFT … #define I2S_SOFT_RST2_SFT … #define I2S_SOFT_RST2_MASK_SFT … #define I2S_SOFT_RST_SFT … #define I2S_SOFT_RST_MASK_SFT … /* AUDIO_TOP_CON3 */ #define BUSY_SFT … #define BUSY_MASK_SFT … #define OS_DISABLE_SFT … #define OS_DISABLE_MASK_SFT … #define CG_DISABLE_SFT … #define CG_DISABLE_MASK_SFT … #define CLEAR_FLAG_SFT … #define CLEAR_FLAG_MASK_SFT … /* AFE_DAC_CON0 */ #define VUL12_ON_SFT … #define VUL12_ON_MASK_SFT … #define MOD_DAI_ON_SFT … #define MOD_DAI_ON_MASK_SFT … #define DAI_ON_SFT … #define DAI_ON_MASK_SFT … #define DAI2_ON_SFT … #define DAI2_ON_MASK_SFT … #define VUL6_ON_SFT … #define VUL6_ON_MASK_SFT … #define VUL5_ON_SFT … #define VUL5_ON_MASK_SFT … #define VUL4_ON_SFT … #define VUL4_ON_MASK_SFT … #define VUL3_ON_SFT … #define VUL3_ON_MASK_SFT … #define VUL2_ON_SFT … #define VUL2_ON_MASK_SFT … #define VUL_ON_SFT … #define VUL_ON_MASK_SFT … #define AWB2_ON_SFT … #define AWB2_ON_MASK_SFT … #define AWB_ON_SFT … #define AWB_ON_MASK_SFT … #define DL12_ON_SFT … #define DL12_ON_MASK_SFT … #define DL8_ON_SFT … #define DL8_ON_MASK_SFT … #define DL7_ON_SFT … #define DL7_ON_MASK_SFT … #define DL6_ON_SFT … #define DL6_ON_MASK_SFT … #define DL5_ON_SFT … #define DL5_ON_MASK_SFT … #define DL4_ON_SFT … #define DL4_ON_MASK_SFT … #define DL3_ON_SFT … #define DL3_ON_MASK_SFT … #define DL2_ON_SFT … #define DL2_ON_MASK_SFT … #define DL1_ON_SFT … #define DL1_ON_MASK_SFT … #define AUDIO_AFE_ON_SFT … #define AUDIO_AFE_ON_MASK_SFT … /* AFE_DAC_MON */ #define AFE_ON_RETM_SFT … #define AFE_ON_RETM_MASK_SFT … /* AFE_I2S_CON */ #define BCK_NEG_EG_LATCH_SFT … #define BCK_NEG_EG_LATCH_MASK_SFT … #define BCK_INV_SFT … #define BCK_INV_MASK_SFT … #define I2SIN_PAD_SEL_SFT … #define I2SIN_PAD_SEL_MASK_SFT … #define I2S_LOOPBACK_SFT … #define I2S_LOOPBACK_MASK_SFT … #define I2S_ONOFF_NOT_RESET_CK_ENABLE_SFT … #define I2S_ONOFF_NOT_RESET_CK_ENABLE_MASK_SFT … #define I2S1_HD_EN_SFT … #define I2S1_HD_EN_MASK_SFT … #define I2S_OUT_MODE_SFT … #define I2S_OUT_MODE_MASK_SFT … #define INV_PAD_CTRL_SFT … #define INV_PAD_CTRL_MASK_SFT … #define I2S_BYPSRC_SFT … #define I2S_BYPSRC_MASK_SFT … #define INV_LRCK_SFT … #define INV_LRCK_MASK_SFT … #define I2S_FMT_SFT … #define I2S_FMT_MASK_SFT … #define I2S_SRC_SFT … #define I2S_SRC_MASK_SFT … #define I2S_WLEN_SFT … #define I2S_WLEN_MASK_SFT … #define I2S_EN_SFT … #define I2S_EN_MASK_SFT … /* AFE_I2S_CON1 */ #define I2S2_LR_SWAP_SFT … #define I2S2_LR_SWAP_MASK_SFT … #define I2S2_SEL_O19_O20_SFT … #define I2S2_SEL_O19_O20_MASK_SFT … #define I2S_ONOFF_NOT_RESET_CK_ENABLE_SFT … #define I2S_ONOFF_NOT_RESET_CK_ENABLE_MASK_SFT … #define I2S2_SEL_O03_O04_SFT … #define I2S2_SEL_O03_O04_MASK_SFT … #define I2S2_HD_EN_SFT … #define I2S2_HD_EN_MASK_SFT … #define I2S2_OUT_MODE_SFT … #define I2S2_OUT_MODE_MASK_SFT … #define INV_LRCK_SFT … #define INV_LRCK_MASK_SFT … #define I2S2_FMT_SFT … #define I2S2_FMT_MASK_SFT … #define I2S2_WLEN_SFT … #define I2S2_WLEN_MASK_SFT … #define I2S2_EN_SFT … #define I2S2_EN_MASK_SFT … /* AFE_I2S_CON2 */ #define I2S3_LR_SWAP_SFT … #define I2S3_LR_SWAP_MASK_SFT … #define I2S3_UPDATE_WORD_SFT … #define I2S3_UPDATE_WORD_MASK_SFT … #define I2S3_BCK_INV_SFT … #define I2S3_BCK_INV_MASK_SFT … #define I2S3_FPGA_BIT_TEST_SFT … #define I2S3_FPGA_BIT_TEST_MASK_SFT … #define I2S3_FPGA_BIT_SFT … #define I2S3_FPGA_BIT_MASK_SFT … #define I2S3_LOOPBACK_SFT … #define I2S3_LOOPBACK_MASK_SFT … #define I2S_ONOFF_NOT_RESET_CK_ENABLE_SFT … #define I2S_ONOFF_NOT_RESET_CK_ENABLE_MASK_SFT … #define I2S3_HD_EN_SFT … #define I2S3_HD_EN_MASK_SFT … #define I2S3_OUT_MODE_SFT … #define I2S3_OUT_MODE_MASK_SFT … #define I2S3_FMT_SFT … #define I2S3_FMT_MASK_SFT … #define I2S3_WLEN_SFT … #define I2S3_WLEN_MASK_SFT … #define I2S3_EN_SFT … #define I2S3_EN_MASK_SFT … /* AFE_I2S_CON3 */ #define I2S4_LR_SWAP_SFT … #define I2S4_LR_SWAP_MASK_SFT … #define I2S_ONOFF_NOT_RESET_CK_ENABLE_SFT … #define I2S_ONOFF_NOT_RESET_CK_ENABLE_MASK_SFT … #define I2S4_HD_EN_SFT … #define I2S4_HD_EN_MASK_SFT … #define I2S4_OUT_MODE_SFT … #define I2S4_OUT_MODE_MASK_SFT … #define INV_LRCK_SFT … #define INV_LRCK_MASK_SFT … #define I2S4_FMT_SFT … #define I2S4_FMT_MASK_SFT … #define I2S4_WLEN_SFT … #define I2S4_WLEN_MASK_SFT … #define I2S4_EN_SFT … #define I2S4_EN_MASK_SFT … /* AFE_I2S_CON4 */ #define I2S_LOOPBACK_SFT … #define I2S_LOOPBACK_MASK … #define I2S_LOOPBACK_MASK_SFT … #define I2S_ONOFF_NOT_RESET_CK_ENABLE_SFT … #define I2S_ONOFF_NOT_RESET_CK_ENABLE_MASK … #define I2S_ONOFF_NOT_RESET_CK_ENABLE_MASK_SFT … #define INV_LRCK_SFT … #define INV_LRCK_MASK … #define INV_LRCK_MASK_SFT … /* AFE_CONNSYS_I2S_CON */ #define BCK_NEG_EG_LATCH_SFT … #define BCK_NEG_EG_LATCH_MASK_SFT … #define BCK_INV_SFT … #define BCK_INV_MASK_SFT … #define I2SIN_PAD_SEL_SFT … #define I2SIN_PAD_SEL_MASK_SFT … #define I2S_LOOPBACK_SFT … #define I2S_LOOPBACK_MASK_SFT … #define I2S_ONOFF_NOT_RESET_CK_ENABLE_SFT … #define I2S_ONOFF_NOT_RESET_CK_ENABLE_MASK_SFT … #define I2S_MODE_SFT … #define I2S_MODE_MASK_SFT … #define INV_PAD_CTRL_SFT … #define INV_PAD_CTRL_MASK_SFT … #define I2S_BYPSRC_SFT … #define I2S_BYPSRC_MASK_SFT … #define INV_LRCK_SFT … #define INV_LRCK_MASK_SFT … #define I2S_FMT_SFT … #define I2S_FMT_MASK_SFT … #define I2S_SRC_SFT … #define I2S_SRC_MASK_SFT … #define I2S_WLEN_SFT … #define I2S_WLEN_MASK_SFT … #define I2S_EN_SFT … #define I2S_EN_MASK_SFT … /* AFE_ASRC_2CH_CON2 */ #define CHSET_O16BIT_SFT … #define CHSET_O16BIT_MASK_SFT … #define CHSET_CLR_IIR_HISTORY_SFT … #define CHSET_CLR_IIR_HISTORY_MASK_SFT … #define CHSET_IS_MONO_SFT … #define CHSET_IS_MONO_MASK_SFT … #define CHSET_IIR_EN_SFT … #define CHSET_IIR_EN_MASK_SFT … #define CHSET_IIR_STAGE_SFT … #define CHSET_IIR_STAGE_MASK_SFT … #define CHSET_STR_CLR_SFT … #define CHSET_STR_CLR_MASK_SFT … #define CHSET_ON_SFT … #define CHSET_ON_MASK_SFT … #define COEFF_SRAM_CTRL_SFT … #define COEFF_SRAM_CTRL_MASK_SFT … #define ASM_ON_SFT … #define ASM_ON_MASK_SFT … /* AFE_GAIN1_CON0 */ #define GAIN1_SAMPLE_PER_STEP_SFT … #define GAIN1_SAMPLE_PER_STEP_MASK_SFT … #define GAIN1_MODE_SFT … #define GAIN1_MODE_MASK_SFT … #define GAIN1_ON_SFT … #define GAIN1_ON_MASK_SFT … /* AFE_GAIN1_CON1 */ #define GAIN1_TARGET_SFT … #define GAIN1_TARGET_MASK … #define GAIN1_TARGET_MASK_SFT … /* AFE_GAIN2_CON0 */ #define GAIN2_SAMPLE_PER_STEP_SFT … #define GAIN2_SAMPLE_PER_STEP_MASK_SFT … #define GAIN2_MODE_SFT … #define GAIN2_MODE_MASK_SFT … #define GAIN2_ON_SFT … #define GAIN2_ON_MASK_SFT … /* AFE_GAIN2_CON1 */ #define GAIN2_TARGET_SFT … #define GAIN2_TARGET_MASK … #define GAIN2_TARGET_MASK_SFT … /* AFE_GAIN1_CUR */ #define AFE_GAIN1_CUR_SFT … #define AFE_GAIN1_CUR_MASK_SFT … /* AFE_GAIN2_CUR */ #define AFE_GAIN2_CUR_SFT … #define AFE_GAIN2_CUR_MASK_SFT … /* PCM_INTF_CON1 */ #define PCM_FIX_VALUE_SEL_SFT … #define PCM_FIX_VALUE_SEL_MASK_SFT … #define PCM_BUFFER_LOOPBACK_SFT … #define PCM_BUFFER_LOOPBACK_MASK_SFT … #define PCM_PARALLEL_LOOPBACK_SFT … #define PCM_PARALLEL_LOOPBACK_MASK_SFT … #define PCM_SERIAL_LOOPBACK_SFT … #define PCM_SERIAL_LOOPBACK_MASK_SFT … #define PCM_DAI_PCM_LOOPBACK_SFT … #define PCM_DAI_PCM_LOOPBACK_MASK_SFT … #define PCM_I2S_PCM_LOOPBACK_SFT … #define PCM_I2S_PCM_LOOPBACK_MASK_SFT … #define PCM_SYNC_DELSEL_SFT … #define PCM_SYNC_DELSEL_MASK_SFT … #define PCM_TX_LR_SWAP_SFT … #define PCM_TX_LR_SWAP_MASK_SFT … #define PCM_SYNC_OUT_INV_SFT … #define PCM_SYNC_OUT_INV_MASK_SFT … #define PCM_BCLK_OUT_INV_SFT … #define PCM_BCLK_OUT_INV_MASK_SFT … #define PCM_SYNC_IN_INV_SFT … #define PCM_SYNC_IN_INV_MASK_SFT … #define PCM_BCLK_IN_INV_SFT … #define PCM_BCLK_IN_INV_MASK_SFT … #define PCM_TX_LCH_RPT_SFT … #define PCM_TX_LCH_RPT_MASK_SFT … #define PCM_VBT_16K_MODE_SFT … #define PCM_VBT_16K_MODE_MASK_SFT … #define PCM_EXT_MODEM_SFT … #define PCM_EXT_MODEM_MASK_SFT … #define PCM_24BIT_SFT … #define PCM_24BIT_MASK_SFT … #define PCM_WLEN_SFT … #define PCM_WLEN_MASK_SFT … #define PCM_SYNC_LENGTH_SFT … #define PCM_SYNC_LENGTH_MASK_SFT … #define PCM_SYNC_TYPE_SFT … #define PCM_SYNC_TYPE_MASK_SFT … #define PCM_BT_MODE_SFT … #define PCM_BT_MODE_MASK_SFT … #define PCM_BYP_ASRC_SFT … #define PCM_BYP_ASRC_MASK_SFT … #define PCM_SLAVE_SFT … #define PCM_SLAVE_MASK_SFT … #define PCM_MODE_SFT … #define PCM_MODE_MASK_SFT … #define PCM_FMT_SFT … #define PCM_FMT_MASK_SFT … #define PCM_EN_SFT … #define PCM_EN_MASK_SFT … /* PCM_INTF_CON2 */ #define PCM1_TX_FIFO_OV_SFT … #define PCM1_TX_FIFO_OV_MASK_SFT … #define PCM1_RX_FIFO_OV_SFT … #define PCM1_RX_FIFO_OV_MASK_SFT … #define PCM2_TX_FIFO_OV_SFT … #define PCM2_TX_FIFO_OV_MASK_SFT … #define PCM2_RX_FIFO_OV_SFT … #define PCM2_RX_FIFO_OV_MASK_SFT … #define PCM1_SYNC_GLITCH_SFT … #define PCM1_SYNC_GLITCH_MASK_SFT … #define PCM2_SYNC_GLITCH_SFT … #define PCM2_SYNC_GLITCH_MASK_SFT … #define TX3_RCH_DBG_MODE_SFT … #define TX3_RCH_DBG_MODE_MASK_SFT … #define PCM1_PCM2_LOOPBACK_SFT … #define PCM1_PCM2_LOOPBACK_MASK_SFT … #define DAI_PCM_LOOPBACK_CH_SFT … #define DAI_PCM_LOOPBACK_CH_MASK_SFT … #define I2S_PCM_LOOPBACK_CH_SFT … #define I2S_PCM_LOOPBACK_CH_MASK_SFT … #define TX_FIX_VALUE_SFT … #define TX_FIX_VALUE_MASK_SFT … /* PCM2_INTF_CON */ #define PCM2_TX_FIX_VALUE_SFT … #define PCM2_TX_FIX_VALUE_MASK_SFT … #define PCM2_FIX_VALUE_SEL_SFT … #define PCM2_FIX_VALUE_SEL_MASK_SFT … #define PCM2_BUFFER_LOOPBACK_SFT … #define PCM2_BUFFER_LOOPBACK_MASK_SFT … #define PCM2_PARALLEL_LOOPBACK_SFT … #define PCM2_PARALLEL_LOOPBACK_MASK_SFT … #define PCM2_SERIAL_LOOPBACK_SFT … #define PCM2_SERIAL_LOOPBACK_MASK_SFT … #define PCM2_DAI_PCM_LOOPBACK_SFT … #define PCM2_DAI_PCM_LOOPBACK_MASK_SFT … #define PCM2_I2S_PCM_LOOPBACK_SFT … #define PCM2_I2S_PCM_LOOPBACK_MASK_SFT … #define PCM2_SYNC_DELSEL_SFT … #define PCM2_SYNC_DELSEL_MASK_SFT … #define PCM2_TX_LR_SWAP_SFT … #define PCM2_TX_LR_SWAP_MASK_SFT … #define PCM2_SYNC_IN_INV_SFT … #define PCM2_SYNC_IN_INV_MASK_SFT … #define PCM2_BCLK_IN_INV_SFT … #define PCM2_BCLK_IN_INV_MASK_SFT … #define PCM2_TX_LCH_RPT_SFT … #define PCM2_TX_LCH_RPT_MASK_SFT … #define PCM2_VBT_16K_MODE_SFT … #define PCM2_VBT_16K_MODE_MASK_SFT … #define PCM2_LOOPBACK_CH_SEL_SFT … #define PCM2_LOOPBACK_CH_SEL_MASK_SFT … #define PCM2_TX2_BT_MODE_SFT … #define PCM2_TX2_BT_MODE_MASK_SFT … #define PCM2_BT_MODE_SFT … #define PCM2_BT_MODE_MASK_SFT … #define PCM2_AFIFO_SFT … #define PCM2_AFIFO_MASK_SFT … #define PCM2_WLEN_SFT … #define PCM2_WLEN_MASK_SFT … #define PCM2_MODE_SFT … #define PCM2_MODE_MASK_SFT … #define PCM2_FMT_SFT … #define PCM2_FMT_MASK_SFT … #define PCM2_EN_SFT … #define PCM2_EN_MASK_SFT … // AFE_CM1_CON #define CHANNEL_MERGE0_DEBUG_MODE_SFT … #define CHANNEL_MERGE0_DEBUG_MODE_MASK_SFT … #define VUL3_BYPASS_CM_SFT … #define VUL3_BYPASS_CM_MASK … #define VUL3_BYPASS_CM_MASK_SFT … #define CM1_DEBUG_MODE_SEL_SFT … #define CM1_DEBUG_MODE_SEL_MASK_SFT … #define CHANNEL_MERGE0_UPDATE_CNT_SFT … #define CHANNEL_MERGE0_UPDATE_CNT_MASK_SFT … #define CM1_FS_SELECT_SFT … #define CM1_FS_SELECT_MASK_SFT … #define CHANNEL_MERGE0_CHNUM_SFT … #define CHANNEL_MERGE0_CHNUM_MASK_SFT … #define CHANNEL_MERGE0_BYTE_SWAP_SFT … #define CHANNEL_MERGE0_BYTE_SWAP_MASK_SFT … #define CHANNEL_MERGE0_EN_SFT … #define CHANNEL_MERGE0_EN_MASK_SFT … /* AFE_ADDA_MTKAIF_CFG0 */ #define MTKAIF_RXIF_CLKINV_ADC_SFT … #define MTKAIF_RXIF_CLKINV_ADC_MASK_SFT … #define MTKAIF_RXIF_BYPASS_SRC_SFT … #define MTKAIF_RXIF_BYPASS_SRC_MASK_SFT … #define MTKAIF_RXIF_PROTOCOL2_SFT … #define MTKAIF_RXIF_PROTOCOL2_MASK_SFT … #define MTKAIF_TXIF_BYPASS_SRC_SFT … #define MTKAIF_TXIF_BYPASS_SRC_MASK_SFT … #define MTKAIF_TXIF_PROTOCOL2_SFT … #define MTKAIF_TXIF_PROTOCOL2_MASK_SFT … #define MTKAIF_TXIF_8TO5_SFT … #define MTKAIF_TXIF_8TO5_MASK_SFT … #define MTKAIF_RXIF_8TO5_SFT … #define MTKAIF_RXIF_8TO5_MASK_SFT … #define MTKAIF_IF_LOOPBACK1_SFT … #define MTKAIF_IF_LOOPBACK1_MASK_SFT … /* AFE_ADDA_MTKAIF_RX_CFG2 */ #define MTKAIF_RXIF_DETECT_ON_PROTOCOL2_SFT … #define MTKAIF_RXIF_DETECT_ON_PROTOCOL2_MASK_SFT … #define MTKAIF_RXIF_DELAY_CYCLE_SFT … #define MTKAIF_RXIF_DELAY_CYCLE_MASK_SFT … #define MTKAIF_RXIF_DELAY_DATA_SFT … #define MTKAIF_RXIF_DELAY_DATA_MASK … #define MTKAIF_RXIF_DELAY_DATA_MASK_SFT … #define MTKAIF_RXIF_FIFO_RSP_PROTOCOL2_SFT … #define MTKAIF_RXIF_FIFO_RSP_PROTOCOL2_MASK_SFT … /* AFE_ADDA_DL_SRC2_CON0 */ #define DL_2_INPUT_MODE_CTL_SFT … #define DL_2_INPUT_MODE_CTL_MASK_SFT … #define DL_2_CH1_SATURATION_EN_CTL_SFT … #define DL_2_CH1_SATURATION_EN_CTL_MASK_SFT … #define DL_2_CH2_SATURATION_EN_CTL_SFT … #define DL_2_CH2_SATURATION_EN_CTL_MASK_SFT … #define DL_2_OUTPUT_SEL_CTL_SFT … #define DL_2_OUTPUT_SEL_CTL_MASK_SFT … #define DL_2_FADEIN_0START_EN_SFT … #define DL_2_FADEIN_0START_EN_MASK_SFT … #define DL_DISABLE_HW_CG_CTL_SFT … #define DL_DISABLE_HW_CG_CTL_MASK_SFT … #define C_DATA_EN_SEL_CTL_PRE_SFT … #define C_DATA_EN_SEL_CTL_PRE_MASK_SFT … #define DL_2_SIDE_TONE_ON_CTL_PRE_SFT … #define DL_2_SIDE_TONE_ON_CTL_PRE_MASK_SFT … #define DL_2_MUTE_CH1_OFF_CTL_PRE_SFT … #define DL_2_MUTE_CH1_OFF_CTL_PRE_MASK_SFT … #define DL_2_MUTE_CH2_OFF_CTL_PRE_SFT … #define DL_2_MUTE_CH2_OFF_CTL_PRE_MASK_SFT … #define DL2_ARAMPSP_CTL_PRE_SFT … #define DL2_ARAMPSP_CTL_PRE_MASK_SFT … #define DL_2_IIRMODE_CTL_PRE_SFT … #define DL_2_IIRMODE_CTL_PRE_MASK_SFT … #define DL_2_VOICE_MODE_CTL_PRE_SFT … #define DL_2_VOICE_MODE_CTL_PRE_MASK_SFT … #define D2_2_MUTE_CH1_ON_CTL_PRE_SFT … #define D2_2_MUTE_CH1_ON_CTL_PRE_MASK_SFT … #define D2_2_MUTE_CH2_ON_CTL_PRE_SFT … #define D2_2_MUTE_CH2_ON_CTL_PRE_MASK_SFT … #define DL_2_IIR_ON_CTL_PRE_SFT … #define DL_2_IIR_ON_CTL_PRE_MASK_SFT … #define DL_2_GAIN_ON_CTL_PRE_SFT … #define DL_2_GAIN_ON_CTL_PRE_MASK_SFT … #define DL_2_SRC_ON_CTL_PRE_SFT … #define DL_2_SRC_ON_CTL_PRE_MASK_SFT … /* AFE_ADDA_DL_SRC2_CON1 */ #define DL_2_GAIN_CTL_PRE_SFT … #define DL_2_GAIN_CTL_PRE_MASK … #define DL_2_GAIN_CTL_PRE_MASK_SFT … #define DL_2_GAIN_MODE_CTL_SFT … #define DL_2_GAIN_MODE_CTL_MASK_SFT … /* AFE_ADDA_UL_SRC_CON0 */ #define ULCF_CFG_EN_CTL_SFT … #define ULCF_CFG_EN_CTL_MASK_SFT … #define UL_DMIC_PHASE_SEL_CH1_SFT … #define UL_DMIC_PHASE_SEL_CH1_MASK_SFT … #define UL_DMIC_PHASE_SEL_CH2_SFT … #define UL_DMIC_PHASE_SEL_CH2_MASK_SFT … #define UL_MODE_3P25M_CH2_CTL_SFT … #define UL_MODE_3P25M_CH2_CTL_MASK_SFT … #define UL_MODE_3P25M_CH1_CTL_SFT … #define UL_MODE_3P25M_CH1_CTL_MASK_SFT … #define UL_VOICE_MODE_CH1_CH2_CTL_SFT … #define UL_VOICE_MODE_CH1_CH2_CTL_MASK_SFT … #define UL_AP_DMIC_ON_SFT … #define UL_AP_DMIC_ON_MASK_SFT … #define DMIC_LOW_POWER_CTL_SFT … #define DMIC_LOW_POWER_CTL_MASK_SFT … #define UL_DISABLE_HW_CG_CTL_SFT … #define UL_DISABLE_HW_CG_CTL_MASK_SFT … #define UL_IIR_ON_TMP_CTL_SFT … #define UL_IIR_ON_TMP_CTL_MASK_SFT … #define UL_IIRMODE_CTL_SFT … #define UL_IIRMODE_CTL_MASK_SFT … #define DIGMIC_4P33M_SEL_SFT … #define DIGMIC_4P33M_SEL_MASK_SFT … #define DIGMIC_3P25M_1P625M_SEL_SFT … #define DIGMIC_3P25M_1P625M_SEL_MASK_SFT … #define UL_LOOP_BACK_MODE_SFT … #define UL_LOOP_BACK_MODE_MASK_SFT … #define UL_SDM_3_LEVEL_SFT … #define UL_SDM_3_LEVEL_MASK_SFT … #define UL_SRC_ON_CTL_SFT … #define UL_SRC_ON_CTL_MASK_SFT … /* AFE_ADDA_UL_SRC_CON1 */ #define C_DAC_EN_CTL_SFT … #define C_DAC_EN_CTL_MASK_SFT … #define C_MUTE_SW_CTL_SFT … #define C_MUTE_SW_CTL_MASK_SFT … #define ASDM_SRC_SEL_CTL_SFT … #define ASDM_SRC_SEL_CTL_MASK_SFT … #define C_AMP_DIV_CH2_CTL_SFT … #define C_AMP_DIV_CH2_CTL_MASK_SFT … #define C_FREQ_DIV_CH2_CTL_SFT … #define C_FREQ_DIV_CH2_CTL_MASK_SFT … #define C_SINE_MODE_CH2_CTL_SFT … #define C_SINE_MODE_CH2_CTL_MASK_SFT … #define C_AMP_DIV_CH1_CTL_SFT … #define C_AMP_DIV_CH1_CTL_MASK_SFT … #define C_FREQ_DIV_CH1_CTL_SFT … #define C_FREQ_DIV_CH1_CTL_MASK_SFT … #define C_SINE_MODE_CH1_CTL_SFT … #define C_SINE_MODE_CH1_CTL_MASK_SFT … /* AFE_ADDA_TOP_CON0 */ #define C_LOOP_BACK_MODE_CTL_SFT … #define C_LOOP_BACK_MODE_CTL_MASK_SFT … #define ADDA_UL_GAIN_MODE_SFT … #define ADDA_UL_GAIN_MODE_MASK_SFT … #define C_EXT_ADC_CTL_SFT … #define C_EXT_ADC_CTL_MASK_SFT … /* AFE_ADDA_UL_DL_CON0 */ #define AFE_ADDA_UL_LR_SWAP_SFT … #define AFE_ADDA_UL_LR_SWAP_MASK_SFT … #define AFE_ADDA_CKDIV_RST_SFT … #define AFE_ADDA_CKDIV_RST_MASK_SFT … #define AFE_ADDA_FIFO_AUTO_RST_SFT … #define AFE_ADDA_FIFO_AUTO_RST_MASK_SFT … #define AFE_ADDA_UL_FIFO_DIGMIC_TESTIN_SFT … #define AFE_ADDA_UL_FIFO_DIGMIC_TESTIN_MASK_SFT … #define AFE_ADDA_UL_FIFO_DIGMIC_WDATA_TESTEN_SFT … #define AFE_ADDA_UL_FIFO_DIGMIC_WDATA_TESTEN_MASK_SFT … #define AFE_ADDA6_UL_LR_SWAP_SFT … #define AFE_ADDA6_UL_LR_SWAP_MASK_SFT … #define AFE_ADDA6_CKDIV_RST_SFT … #define AFE_ADDA6_CKDIV_RST_MASK_SFT … #define AFE_ADDA6_FIFO_AUTO_RST_SFT … #define AFE_ADDA6_FIFO_AUTO_RST_MASK_SFT … #define AFE_ADDA6_UL_FIFO_DIGMIC_TESTIN_SFT … #define AFE_ADDA6_UL_FIFO_DIGMIC_TESTIN_MASK_SFT … #define AFE_ADDA6_UL_FIFO_DIGMIC_WDATA_TESTEN_SFT … #define AFE_ADDA6_UL_FIFO_DIGMIC_WDATA_TESTEN_MASK_SFT … #define ADDA_AFE_ON_SFT … #define ADDA_AFE_ON_MASK_SFT … /* AFE_SIDETONE_CON0 */ #define R_RDY_SFT … #define R_RDY_MASK_SFT … #define W_RDY_SFT … #define W_RDY_MASK_SFT … #define R_W_EN_SFT … #define R_W_EN_MASK_SFT … #define R_W_SEL_SFT … #define R_W_SEL_MASK_SFT … #define SEL_CH2_SFT … #define SEL_CH2_MASK_SFT … #define SIDE_TONE_COEFFICIENT_ADDR_SFT … #define SIDE_TONE_COEFFICIENT_ADDR_MASK_SFT … #define SIDE_TONE_COEFFICIENT_SFT … #define SIDE_TONE_COEFFICIENT_MASK_SFT … /* AFE_SIDETONE_COEFF */ #define SIDE_TONE_COEFF_SFT … #define SIDE_TONE_COEFF_MASK_SFT … /* AFE_SIDETONE_CON1 */ #define STF_BYPASS_MODE_SFT … #define STF_BYPASS_MODE_MASK_SFT … #define STF_BYPASS_MODE_O28_O29_SFT … #define STF_BYPASS_MODE_O28_O29_MASK_SFT … #define STF_BYPASS_MODE_I2S4_SFT … #define STF_BYPASS_MODE_I2S4_MASK_SFT … #define STF_BYPASS_MODE_DL3_SFT … #define STF_BYPASS_MODE_DL3_MASK_SFT … #define STF_BYPASS_MODE_I2S7_SFT … #define STF_BYPASS_MODE_I2S7_MASK_SFT … #define STF_BYPASS_MODE_I2S9_SFT … #define STF_BYPASS_MODE_I2S9_MASK_SFT … #define STF_O19O20_OUT_EN_SEL_SFT … #define STF_O19O20_OUT_EN_SEL_MASK_SFT … #define STF_SOURCE_FROM_O19O20_SFT … #define STF_SOURCE_FROM_O19O20_MASK_SFT … #define SIDE_TONE_ON_SFT … #define SIDE_TONE_ON_MASK_SFT … #define SIDE_TONE_HALF_TAP_NUM_SFT … #define SIDE_TONE_HALF_TAP_NUM_MASK_SFT … /* AFE_SIDETONE_GAIN */ #define POSITIVE_GAIN_SFT … #define POSITIVE_GAIN_MASK_SFT … #define SIDE_TONE_GAIN_SFT … #define SIDE_TONE_GAIN_MASK_SFT … /* AFE_ADDA_DL_SDM_DCCOMP_CON */ #define USE_3RD_SDM_SFT … #define USE_3RD_SDM_MASK_SFT … #define DL_FIFO_START_POINT_SFT … #define DL_FIFO_START_POINT_MASK_SFT … #define DL_FIFO_SWAP_SFT … #define DL_FIFO_SWAP_MASK_SFT … #define C_AUDSDM1ORDSELECT_CTL_SFT … #define C_AUDSDM1ORDSELECT_CTL_MASK_SFT … #define C_SDM7BITSEL_CTL_SFT … #define C_SDM7BITSEL_CTL_MASK_SFT … #define GAIN_AT_SDM_RST_PRE_CTL_SFT … #define GAIN_AT_SDM_RST_PRE_CTL_MASK_SFT … #define DL_DCM_AUTO_IDLE_EN_SFT … #define DL_DCM_AUTO_IDLE_EN_MASK_SFT … #define AFE_DL_SRC_DCM_EN_SFT … #define AFE_DL_SRC_DCM_EN_MASK_SFT … #define AFE_DL_POST_SRC_DCM_EN_SFT … #define AFE_DL_POST_SRC_DCM_EN_MASK_SFT … #define AUD_SDM_MONO_SFT … #define AUD_SDM_MONO_MASK_SFT … #define AUD_DC_COMP_EN_SFT … #define AUD_DC_COMP_EN_MASK_SFT … #define ATTGAIN_CTL_SFT … #define ATTGAIN_CTL_MASK_SFT … /* AFE_SINEGEN_CON0 */ #define DAC_EN_SFT … #define DAC_EN_MASK … #define DAC_EN_MASK_SFT … #define MUTE_SW_CH2_SFT … #define MUTE_SW_CH2_MASK … #define MUTE_SW_CH2_MASK_SFT … #define MUTE_SW_CH1_SFT … #define MUTE_SW_CH1_MASK … #define MUTE_SW_CH1_MASK_SFT … #define SINE_MODE_CH2_SFT … #define SINE_MODE_CH2_MASK … #define SINE_MODE_CH2_MASK_SFT … #define AMP_DIV_CH2_SFT … #define AMP_DIV_CH2_MASK … #define AMP_DIV_CH2_MASK_SFT … #define FREQ_DIV_CH2_SFT … #define FREQ_DIV_CH2_MASK … #define FREQ_DIV_CH2_MASK_SFT … #define SINE_MODE_CH1_SFT … #define SINE_MODE_CH1_MASK … #define SINE_MODE_CH1_MASK_SFT … #define AMP_DIV_CH1_SFT … #define AMP_DIV_CH1_MASK … #define AMP_DIV_CH1_MASK_SFT … #define FREQ_DIV_CH1_SFT … #define FREQ_DIV_CH1_MASK … #define FREQ_DIV_CH1_MASK_SFT … /* AFE_SINEGEN_CON2 */ #define INNER_LOOP_BACK_MODE_SFT … #define INNER_LOOP_BACK_MODE_MASK_SFT … /* AFE_HD_ENGEN_ENABLE */ #define AFE_24M_ON_SFT … #define AFE_24M_ON_MASK_SFT … #define AFE_22M_ON_SFT … #define AFE_22M_ON_MASK_SFT … /* AFE_ADDA_DL_NLE_FIFO_MON */ #define DL_NLE_FIFO_WBIN_SFT … #define DL_NLE_FIFO_WBIN_MASK_SFT … #define DL_NLE_FIFO_RBIN_SFT … #define DL_NLE_FIFO_RBIN_MASK_SFT … #define DL_NLE_FIFO_RDACTIVE_SFT … #define DL_NLE_FIFO_RDACTIVE_MASK_SFT … #define DL_NLE_FIFO_STARTRD_SFT … #define DL_NLE_FIFO_STARTRD_MASK_SFT … #define DL_NLE_FIFO_RD_EMPTY_SFT … #define DL_NLE_FIFO_RD_EMPTY_MASK_SFT … #define DL_NLE_FIFO_WR_FULL_SFT … #define DL_NLE_FIFO_WR_FULL_MASK_SFT … /* AFE_DL1_CON0 */ #define DL1_MODE_SFT … #define DL1_MODE_MASK … #define DL1_MODE_MASK_SFT … #define DL1_MINLEN_SFT … #define DL1_MINLEN_MASK … #define DL1_MINLEN_MASK_SFT … #define DL1_MAXLEN_SFT … #define DL1_MAXLEN_MASK … #define DL1_MAXLEN_MASK_SFT … #define DL1_SW_CLEAR_BUF_EMPTY_SFT … #define DL1_SW_CLEAR_BUF_EMPTY_MASK … #define DL1_SW_CLEAR_BUF_EMPTY_MASK_SFT … #define DL1_PBUF_SIZE_SFT … #define DL1_PBUF_SIZE_MASK … #define DL1_PBUF_SIZE_MASK_SFT … #define DL1_MONO_SFT … #define DL1_MONO_MASK … #define DL1_MONO_MASK_SFT … #define DL1_NORMAL_MODE_SFT … #define DL1_NORMAL_MODE_MASK … #define DL1_NORMAL_MODE_MASK_SFT … #define DL1_HALIGN_SFT … #define DL1_HALIGN_MASK … #define DL1_HALIGN_MASK_SFT … #define DL1_HD_MODE_SFT … #define DL1_HD_MODE_MASK … #define DL1_HD_MODE_MASK_SFT … /* AFE_DL2_CON0 */ #define DL2_MODE_SFT … #define DL2_MODE_MASK … #define DL2_MODE_MASK_SFT … #define DL2_MINLEN_SFT … #define DL2_MINLEN_MASK … #define DL2_MINLEN_MASK_SFT … #define DL2_MAXLEN_SFT … #define DL2_MAXLEN_MASK … #define DL2_MAXLEN_MASK_SFT … #define DL2_SW_CLEAR_BUF_EMPTY_SFT … #define DL2_SW_CLEAR_BUF_EMPTY_MASK … #define DL2_SW_CLEAR_BUF_EMPTY_MASK_SFT … #define DL2_PBUF_SIZE_SFT … #define DL2_PBUF_SIZE_MASK … #define DL2_PBUF_SIZE_MASK_SFT … #define DL2_MONO_SFT … #define DL2_MONO_MASK … #define DL2_MONO_MASK_SFT … #define DL2_NORMAL_MODE_SFT … #define DL2_NORMAL_MODE_MASK … #define DL2_NORMAL_MODE_MASK_SFT … #define DL2_HALIGN_SFT … #define DL2_HALIGN_MASK … #define DL2_HALIGN_MASK_SFT … #define DL2_HD_MODE_SFT … #define DL2_HD_MODE_MASK … #define DL2_HD_MODE_MASK_SFT … /* AFE_DL3_CON0 */ #define DL3_MODE_SFT … #define DL3_MODE_MASK … #define DL3_MODE_MASK_SFT … #define DL3_MINLEN_SFT … #define DL3_MINLEN_MASK … #define DL3_MINLEN_MASK_SFT … #define DL3_MAXLEN_SFT … #define DL3_MAXLEN_MASK … #define DL3_MAXLEN_MASK_SFT … #define DL3_SW_CLEAR_BUF_EMPTY_SFT … #define DL3_SW_CLEAR_BUF_EMPTY_MASK … #define DL3_SW_CLEAR_BUF_EMPTY_MASK_SFT … #define DL3_PBUF_SIZE_SFT … #define DL3_PBUF_SIZE_MASK … #define DL3_PBUF_SIZE_MASK_SFT … #define DL3_MONO_SFT … #define DL3_MONO_MASK … #define DL3_MONO_MASK_SFT … #define DL3_NORMAL_MODE_SFT … #define DL3_NORMAL_MODE_MASK … #define DL3_NORMAL_MODE_MASK_SFT … #define DL3_HALIGN_SFT … #define DL3_HALIGN_MASK … #define DL3_HALIGN_MASK_SFT … #define DL3_HD_MODE_SFT … #define DL3_HD_MODE_MASK … #define DL3_HD_MODE_MASK_SFT … /* AFE_DL4_CON0 */ #define DL4_MODE_SFT … #define DL4_MODE_MASK … #define DL4_MODE_MASK_SFT … #define DL4_MINLEN_SFT … #define DL4_MINLEN_MASK … #define DL4_MINLEN_MASK_SFT … #define DL4_MAXLEN_SFT … #define DL4_MAXLEN_MASK … #define DL4_MAXLEN_MASK_SFT … #define DL4_SW_CLEAR_BUF_EMPTY_SFT … #define DL4_SW_CLEAR_BUF_EMPTY_MASK … #define DL4_SW_CLEAR_BUF_EMPTY_MASK_SFT … #define DL4_PBUF_SIZE_SFT … #define DL4_PBUF_SIZE_MASK … #define DL4_PBUF_SIZE_MASK_SFT … #define DL4_MONO_SFT … #define DL4_MONO_MASK … #define DL4_MONO_MASK_SFT … #define DL4_NORMAL_MODE_SFT … #define DL4_NORMAL_MODE_MASK … #define DL4_NORMAL_MODE_MASK_SFT … #define DL4_HALIGN_SFT … #define DL4_HALIGN_MASK … #define DL4_HALIGN_MASK_SFT … #define DL4_HD_MODE_SFT … #define DL4_HD_MODE_MASK … #define DL4_HD_MODE_MASK_SFT … /* AFE_DL5_CON0 */ #define DL5_MODE_SFT … #define DL5_MODE_MASK … #define DL5_MODE_MASK_SFT … #define DL5_MINLEN_SFT … #define DL5_MINLEN_MASK … #define DL5_MINLEN_MASK_SFT … #define DL5_MAXLEN_SFT … #define DL5_MAXLEN_MASK … #define DL5_MAXLEN_MASK_SFT … #define DL5_SW_CLEAR_BUF_EMPTY_SFT … #define DL5_SW_CLEAR_BUF_EMPTY_MASK … #define DL5_SW_CLEAR_BUF_EMPTY_MASK_SFT … #define DL5_PBUF_SIZE_SFT … #define DL5_PBUF_SIZE_MASK … #define DL5_PBUF_SIZE_MASK_SFT … #define DL5_MONO_SFT … #define DL5_MONO_MASK … #define DL5_MONO_MASK_SFT … #define DL5_NORMAL_MODE_SFT … #define DL5_NORMAL_MODE_MASK … #define DL5_NORMAL_MODE_MASK_SFT … #define DL5_HALIGN_SFT … #define DL5_HALIGN_MASK … #define DL5_HALIGN_MASK_SFT … #define DL5_HD_MODE_SFT … #define DL5_HD_MODE_MASK … #define DL5_HD_MODE_MASK_SFT … /* AFE_DL6_CON0 */ #define DL6_MODE_SFT … #define DL6_MODE_MASK … #define DL6_MODE_MASK_SFT … #define DL6_MINLEN_SFT … #define DL6_MINLEN_MASK … #define DL6_MINLEN_MASK_SFT … #define DL6_MAXLEN_SFT … #define DL6_MAXLEN_MASK … #define DL6_MAXLEN_MASK_SFT … #define DL6_SW_CLEAR_BUF_EMPTY_SFT … #define DL6_SW_CLEAR_BUF_EMPTY_MASK … #define DL6_SW_CLEAR_BUF_EMPTY_MASK_SFT … #define DL6_PBUF_SIZE_SFT … #define DL6_PBUF_SIZE_MASK … #define DL6_PBUF_SIZE_MASK_SFT … #define DL6_MONO_SFT … #define DL6_MONO_MASK … #define DL6_MONO_MASK_SFT … #define DL6_NORMAL_MODE_SFT … #define DL6_NORMAL_MODE_MASK … #define DL6_NORMAL_MODE_MASK_SFT … #define DL6_HALIGN_SFT … #define DL6_HALIGN_MASK … #define DL6_HALIGN_MASK_SFT … #define DL6_HD_MODE_SFT … #define DL6_HD_MODE_MASK … #define DL6_HD_MODE_MASK_SFT … /* AFE_DL7_CON0 */ #define DL7_MODE_SFT … #define DL7_MODE_MASK … #define DL7_MODE_MASK_SFT … #define DL7_MINLEN_SFT … #define DL7_MINLEN_MASK … #define DL7_MINLEN_MASK_SFT … #define DL7_MAXLEN_SFT … #define DL7_MAXLEN_MASK … #define DL7_MAXLEN_MASK_SFT … #define DL7_SW_CLEAR_BUF_EMPTY_SFT … #define DL7_SW_CLEAR_BUF_EMPTY_MASK … #define DL7_SW_CLEAR_BUF_EMPTY_MASK_SFT … #define DL7_PBUF_SIZE_SFT … #define DL7_PBUF_SIZE_MASK … #define DL7_PBUF_SIZE_MASK_SFT … #define DL7_MONO_SFT … #define DL7_MONO_MASK … #define DL7_MONO_MASK_SFT … #define DL7_NORMAL_MODE_SFT … #define DL7_NORMAL_MODE_MASK … #define DL7_NORMAL_MODE_MASK_SFT … #define DL7_HALIGN_SFT … #define DL7_HALIGN_MASK … #define DL7_HALIGN_MASK_SFT … #define DL7_HD_MODE_SFT … #define DL7_HD_MODE_MASK … #define DL7_HD_MODE_MASK_SFT … /* AFE_DL8_CON0 */ #define DL8_MODE_SFT … #define DL8_MODE_MASK … #define DL8_MODE_MASK_SFT … #define DL8_MINLEN_SFT … #define DL8_MINLEN_MASK … #define DL8_MINLEN_MASK_SFT … #define DL8_MAXLEN_SFT … #define DL8_MAXLEN_MASK … #define DL8_MAXLEN_MASK_SFT … #define DL8_SW_CLEAR_BUF_EMPTY_SFT … #define DL8_SW_CLEAR_BUF_EMPTY_MASK … #define DL8_SW_CLEAR_BUF_EMPTY_MASK_SFT … #define DL8_PBUF_SIZE_SFT … #define DL8_PBUF_SIZE_MASK … #define DL8_PBUF_SIZE_MASK_SFT … #define DL8_MONO_SFT … #define DL8_MONO_MASK … #define DL8_MONO_MASK_SFT … #define DL8_NORMAL_MODE_SFT … #define DL8_NORMAL_MODE_MASK … #define DL8_NORMAL_MODE_MASK_SFT … #define DL8_HALIGN_SFT … #define DL8_HALIGN_MASK … #define DL8_HALIGN_MASK_SFT … #define DL8_HD_MODE_SFT … #define DL8_HD_MODE_MASK … #define DL8_HD_MODE_MASK_SFT … /* AFE_DL12_CON0 */ #define DL12_MODE_SFT … #define DL12_MODE_MASK … #define DL12_MODE_MASK_SFT … #define DL12_MINLEN_SFT … #define DL12_MINLEN_MASK … #define DL12_MINLEN_MASK_SFT … #define DL12_MAXLEN_SFT … #define DL12_MAXLEN_MASK … #define DL12_MAXLEN_MASK_SFT … #define DL12_SW_CLEAR_BUF_EMPTY_SFT … #define DL12_SW_CLEAR_BUF_EMPTY_MASK … #define DL12_SW_CLEAR_BUF_EMPTY_MASK_SFT … #define DL12_PBUF_SIZE_SFT … #define DL12_PBUF_SIZE_MASK … #define DL12_PBUF_SIZE_MASK_SFT … #define DL12_4CH_EN_SFT … #define DL12_4CH_EN_MASK … #define DL12_4CH_EN_MASK_SFT … #define DL12_MONO_SFT … #define DL12_MONO_MASK … #define DL12_MONO_MASK_SFT … #define DL12_NORMAL_MODE_SFT … #define DL12_NORMAL_MODE_MASK … #define DL12_NORMAL_MODE_MASK_SFT … #define DL12_HALIGN_SFT … #define DL12_HALIGN_MASK … #define DL12_HALIGN_MASK_SFT … #define DL12_HD_MODE_SFT … #define DL12_HD_MODE_MASK … #define DL12_HD_MODE_MASK_SFT … /* AFE_AWB_CON0 */ #define AWB_MODE_SFT … #define AWB_MODE_MASK … #define AWB_MODE_MASK_SFT … #define AWB_SW_CLEAR_BUF_FULL_SFT … #define AWB_SW_CLEAR_BUF_FULL_MASK … #define AWB_SW_CLEAR_BUF_FULL_MASK_SFT … #define AWB_R_MONO_SFT … #define AWB_R_MONO_MASK … #define AWB_R_MONO_MASK_SFT … #define AWB_MONO_SFT … #define AWB_MONO_MASK … #define AWB_MONO_MASK_SFT … #define AWB_WR_SIGN_SFT … #define AWB_WR_SIGN_MASK … #define AWB_WR_SIGN_MASK_SFT … #define AWB_NORMAL_MODE_SFT … #define AWB_NORMAL_MODE_MASK … #define AWB_NORMAL_MODE_MASK_SFT … #define AWB_HALIGN_SFT … #define AWB_HALIGN_MASK … #define AWB_HALIGN_MASK_SFT … #define AWB_HD_MODE_SFT … #define AWB_HD_MODE_MASK … #define AWB_HD_MODE_MASK_SFT … /* AFE_AWB2_CON0 */ #define AWB2_MODE_SFT … #define AWB2_MODE_MASK … #define AWB2_MODE_MASK_SFT … #define AWB2_SW_CLEAR_BUF_FULL_SFT … #define AWB2_SW_CLEAR_BUF_FULL_MASK … #define AWB2_SW_CLEAR_BUF_FULL_MASK_SFT … #define AWB2_R_MONO_SFT … #define AWB2_R_MONO_MASK … #define AWB2_R_MONO_MASK_SFT … #define AWB2_MONO_SFT … #define AWB2_MONO_MASK … #define AWB2_MONO_MASK_SFT … #define AWB2_WR_SIGN_SFT … #define AWB2_WR_SIGN_MASK … #define AWB2_WR_SIGN_MASK_SFT … #define AWB2_NORMAL_MODE_SFT … #define AWB2_NORMAL_MODE_MASK … #define AWB2_NORMAL_MODE_MASK_SFT … #define AWB2_HALIGN_SFT … #define AWB2_HALIGN_MASK … #define AWB2_HALIGN_MASK_SFT … #define AWB2_HD_MODE_SFT … #define AWB2_HD_MODE_MASK … #define AWB2_HD_MODE_MASK_SFT … /* AFE_VUL_CON0 */ #define VUL_MODE_SFT … #define VUL_MODE_MASK … #define VUL_MODE_MASK_SFT … #define VUL_SW_CLEAR_BUF_FULL_SFT … #define VUL_SW_CLEAR_BUF_FULL_MASK … #define VUL_SW_CLEAR_BUF_FULL_MASK_SFT … #define VUL_R_MONO_SFT … #define VUL_R_MONO_MASK … #define VUL_R_MONO_MASK_SFT … #define VUL_MONO_SFT … #define VUL_MONO_MASK … #define VUL_MONO_MASK_SFT … #define VUL_WR_SIGN_SFT … #define VUL_WR_SIGN_MASK … #define VUL_WR_SIGN_MASK_SFT … #define VUL_NORMAL_MODE_SFT … #define VUL_NORMAL_MODE_MASK … #define VUL_NORMAL_MODE_MASK_SFT … #define VUL_HALIGN_SFT … #define VUL_HALIGN_MASK … #define VUL_HALIGN_MASK_SFT … #define VUL_HD_MODE_SFT … #define VUL_HD_MODE_MASK … #define VUL_HD_MODE_MASK_SFT … /* AFE_VUL12_CON0 */ #define VUL12_MODE_SFT … #define VUL12_MODE_MASK … #define VUL12_MODE_MASK_SFT … #define VUL12_SW_CLEAR_BUF_FULL_SFT … #define VUL12_SW_CLEAR_BUF_FULL_MASK … #define VUL12_SW_CLEAR_BUF_FULL_MASK_SFT … #define VUL12_4CH_EN_SFT … #define VUL12_4CH_EN_MASK … #define VUL12_4CH_EN_MASK_SFT … #define VUL12_R_MONO_SFT … #define VUL12_R_MONO_MASK … #define VUL12_R_MONO_MASK_SFT … #define VUL12_MONO_SFT … #define VUL12_MONO_MASK … #define VUL12_MONO_MASK_SFT … #define VUL12_WR_SIGN_SFT … #define VUL12_WR_SIGN_MASK … #define VUL12_WR_SIGN_MASK_SFT … #define VUL12_NORMAL_MODE_SFT … #define VUL12_NORMAL_MODE_MASK … #define VUL12_NORMAL_MODE_MASK_SFT … #define VUL12_HALIGN_SFT … #define VUL12_HALIGN_MASK … #define VUL12_HALIGN_MASK_SFT … #define VUL12_HD_MODE_SFT … #define VUL12_HD_MODE_MASK … #define VUL12_HD_MODE_MASK_SFT … /* AFE_VUL2_CON0 */ #define VUL2_MODE_SFT … #define VUL2_MODE_MASK … #define VUL2_MODE_MASK_SFT … #define VUL2_SW_CLEAR_BUF_FULL_SFT … #define VUL2_SW_CLEAR_BUF_FULL_MASK … #define VUL2_SW_CLEAR_BUF_FULL_MASK_SFT … #define VUL2_R_MONO_SFT … #define VUL2_R_MONO_MASK … #define VUL2_R_MONO_MASK_SFT … #define VUL2_MONO_SFT … #define VUL2_MONO_MASK … #define VUL2_MONO_MASK_SFT … #define VUL2_WR_SIGN_SFT … #define VUL2_WR_SIGN_MASK … #define VUL2_WR_SIGN_MASK_SFT … #define VUL2_NORMAL_MODE_SFT … #define VUL2_NORMAL_MODE_MASK … #define VUL2_NORMAL_MODE_MASK_SFT … #define VUL2_HALIGN_SFT … #define VUL2_HALIGN_MASK … #define VUL2_HALIGN_MASK_SFT … #define VUL2_HD_MODE_SFT … #define VUL2_HD_MODE_MASK … #define VUL2_HD_MODE_MASK_SFT … /* AFE_VUL3_CON0 */ #define VUL3_MODE_SFT … #define VUL3_MODE_MASK … #define VUL3_MODE_MASK_SFT … #define VUL3_SW_CLEAR_BUF_FULL_SFT … #define VUL3_SW_CLEAR_BUF_FULL_MASK … #define VUL3_SW_CLEAR_BUF_FULL_MASK_SFT … #define VUL3_R_MONO_SFT … #define VUL3_R_MONO_MASK … #define VUL3_R_MONO_MASK_SFT … #define VUL3_MONO_SFT … #define VUL3_MONO_MASK … #define VUL3_MONO_MASK_SFT … #define VUL3_WR_SIGN_SFT … #define VUL3_WR_SIGN_MASK … #define VUL3_WR_SIGN_MASK_SFT … #define VUL3_NORMAL_MODE_SFT … #define VUL3_NORMAL_MODE_MASK … #define VUL3_NORMAL_MODE_MASK_SFT … #define VUL3_HALIGN_SFT … #define VUL3_HALIGN_MASK … #define VUL3_HALIGN_MASK_SFT … #define VUL3_HD_MODE_SFT … #define VUL3_HD_MODE_MASK … #define VUL3_HD_MODE_MASK_SFT … /* AFE_VUL4_CON0 */ #define VUL4_MODE_SFT … #define VUL4_MODE_MASK … #define VUL4_MODE_MASK_SFT … #define VUL4_SW_CLEAR_BUF_FULL_SFT … #define VUL4_SW_CLEAR_BUF_FULL_MASK … #define VUL4_SW_CLEAR_BUF_FULL_MASK_SFT … #define VUL4_R_MONO_SFT … #define VUL4_R_MONO_MASK … #define VUL4_R_MONO_MASK_SFT … #define VUL4_MONO_SFT … #define VUL4_MONO_MASK … #define VUL4_MONO_MASK_SFT … #define VUL4_WR_SIGN_SFT … #define VUL4_WR_SIGN_MASK … #define VUL4_WR_SIGN_MASK_SFT … #define VUL4_NORMAL_MODE_SFT … #define VUL4_NORMAL_MODE_MASK … #define VUL4_NORMAL_MODE_MASK_SFT … #define VUL4_HALIGN_SFT … #define VUL4_HALIGN_MASK … #define VUL4_HALIGN_MASK_SFT … #define VUL4_HD_MODE_SFT … #define VUL4_HD_MODE_MASK … #define VUL4_HD_MODE_MASK_SFT … /* AFE_VUL5_CON0 */ #define VUL5_MODE_SFT … #define VUL5_MODE_MASK … #define VUL5_MODE_MASK_SFT … #define VUL5_SW_CLEAR_BUF_FULL_SFT … #define VUL5_SW_CLEAR_BUF_FULL_MASK … #define VUL5_SW_CLEAR_BUF_FULL_MASK_SFT … #define VUL5_R_MONO_SFT … #define VUL5_R_MONO_MASK … #define VUL5_R_MONO_MASK_SFT … #define VUL5_MONO_SFT … #define VUL5_MONO_MASK … #define VUL5_MONO_MASK_SFT … #define VUL5_WR_SIGN_SFT … #define VUL5_WR_SIGN_MASK … #define VUL5_WR_SIGN_MASK_SFT … #define VUL5_NORMAL_MODE_SFT … #define VUL5_NORMAL_MODE_MASK … #define VUL5_NORMAL_MODE_MASK_SFT … #define VUL5_HALIGN_SFT … #define VUL5_HALIGN_MASK … #define VUL5_HALIGN_MASK_SFT … #define VUL5_HD_MODE_SFT … #define VUL5_HD_MODE_MASK … #define VUL5_HD_MODE_MASK_SFT … /* AFE_VUL6_CON0 */ #define VUL6_MODE_SFT … #define VUL6_MODE_MASK … #define VUL6_MODE_MASK_SFT … #define VUL6_SW_CLEAR_BUF_FULL_SFT … #define VUL6_SW_CLEAR_BUF_FULL_MASK … #define VUL6_SW_CLEAR_BUF_FULL_MASK_SFT … #define VUL6_R_MONO_SFT … #define VUL6_R_MONO_MASK … #define VUL6_R_MONO_MASK_SFT … #define VUL6_MONO_SFT … #define VUL6_MONO_MASK … #define VUL6_MONO_MASK_SFT … #define VUL6_WR_SIGN_SFT … #define VUL6_WR_SIGN_MASK … #define VUL6_WR_SIGN_MASK_SFT … #define VUL6_NORMAL_MODE_SFT … #define VUL6_NORMAL_MODE_MASK … #define VUL6_NORMAL_MODE_MASK_SFT … #define VUL6_HALIGN_SFT … #define VUL6_HALIGN_MASK … #define VUL6_HALIGN_MASK_SFT … #define VUL6_HD_MODE_SFT … #define VUL6_HD_MODE_MASK … #define VUL6_HD_MODE_MASK_SFT … /* AFE_DAI_CON0 */ #define DAI_MODE_SFT … #define DAI_MODE_MASK … #define DAI_MODE_MASK_SFT … #define DAI_SW_CLEAR_BUF_FULL_SFT … #define DAI_SW_CLEAR_BUF_FULL_MASK … #define DAI_SW_CLEAR_BUF_FULL_MASK_SFT … #define DAI_DUPLICATE_WR_SFT … #define DAI_DUPLICATE_WR_MASK … #define DAI_DUPLICATE_WR_MASK_SFT … #define DAI_MONO_SFT … #define DAI_MONO_MASK … #define DAI_MONO_MASK_SFT … #define DAI_WR_SIGN_SFT … #define DAI_WR_SIGN_MASK … #define DAI_WR_SIGN_MASK_SFT … #define DAI_NORMAL_MODE_SFT … #define DAI_NORMAL_MODE_MASK … #define DAI_NORMAL_MODE_MASK_SFT … #define DAI_HALIGN_SFT … #define DAI_HALIGN_MASK … #define DAI_HALIGN_MASK_SFT … #define DAI_HD_MODE_SFT … #define DAI_HD_MODE_MASK … #define DAI_HD_MODE_MASK_SFT … /* AFE_MOD_DAI_CON0 */ #define MOD_DAI_MODE_SFT … #define MOD_DAI_MODE_MASK … #define MOD_DAI_MODE_MASK_SFT … #define MOD_DAI_SW_CLEAR_BUF_FULL_SFT … #define MOD_DAI_SW_CLEAR_BUF_FULL_MASK … #define MOD_DAI_SW_CLEAR_BUF_FULL_MASK_SFT … #define MOD_DAI_DUPLICATE_WR_SFT … #define MOD_DAI_DUPLICATE_WR_MASK … #define MOD_DAI_DUPLICATE_WR_MASK_SFT … #define MOD_DAI_MONO_SFT … #define MOD_DAI_MONO_MASK … #define MOD_DAI_MONO_MASK_SFT … #define MOD_DAI_WR_SIGN_SFT … #define MOD_DAI_WR_SIGN_MASK … #define MOD_DAI_WR_SIGN_MASK_SFT … #define MOD_DAI_NORMAL_MODE_SFT … #define MOD_DAI_NORMAL_MODE_MASK … #define MOD_DAI_NORMAL_MODE_MASK_SFT … #define MOD_DAI_HALIGN_SFT … #define MOD_DAI_HALIGN_MASK … #define MOD_DAI_HALIGN_MASK_SFT … #define MOD_DAI_HD_MODE_SFT … #define MOD_DAI_HD_MODE_MASK … #define MOD_DAI_HD_MODE_MASK_SFT … /* AFE_DAI2_CON0 */ #define DAI2_MODE_SFT … #define DAI2_MODE_MASK … #define DAI2_MODE_MASK_SFT … #define DAI2_SW_CLEAR_BUF_FULL_SFT … #define DAI2_SW_CLEAR_BUF_FULL_MASK … #define DAI2_SW_CLEAR_BUF_FULL_MASK_SFT … #define DAI2_DUPLICATE_WR_SFT … #define DAI2_DUPLICATE_WR_MASK … #define DAI2_DUPLICATE_WR_MASK_SFT … #define DAI2_MONO_SFT … #define DAI2_MONO_MASK … #define DAI2_MONO_MASK_SFT … #define DAI2_WR_SIGN_SFT … #define DAI2_WR_SIGN_MASK … #define DAI2_WR_SIGN_MASK_SFT … #define DAI2_NORMAL_MODE_SFT … #define DAI2_NORMAL_MODE_MASK … #define DAI2_NORMAL_MODE_MASK_SFT … #define DAI2_HALIGN_SFT … #define DAI2_HALIGN_MASK … #define DAI2_HALIGN_MASK_SFT … #define DAI2_HD_MODE_SFT … #define DAI2_HD_MODE_MASK … #define DAI2_HD_MODE_MASK_SFT … /* AFE_MEMIF_CON0 */ #define CPU_COMPACT_MODE_SFT … #define CPU_COMPACT_MODE_MASK_SFT … #define CPU_HD_ALIGN_SFT … #define CPU_HD_ALIGN_MASK_SFT … #define SYSRAM_SIGN_SFT … #define SYSRAM_SIGN_MASK_SFT … /* AFE_IRQ_MCU_CON0 */ #define IRQ31_MCU_ON_SFT … #define IRQ31_MCU_ON_MASK … #define IRQ31_MCU_ON_MASK_SFT … #define IRQ26_MCU_ON_SFT … #define IRQ26_MCU_ON_MASK … #define IRQ26_MCU_ON_MASK_SFT … #define IRQ25_MCU_ON_SFT … #define IRQ25_MCU_ON_MASK … #define IRQ25_MCU_ON_MASK_SFT … #define IRQ24_MCU_ON_SFT … #define IRQ24_MCU_ON_MASK … #define IRQ24_MCU_ON_MASK_SFT … #define IRQ23_MCU_ON_SFT … #define IRQ23_MCU_ON_MASK … #define IRQ23_MCU_ON_MASK_SFT … #define IRQ22_MCU_ON_SFT … #define IRQ22_MCU_ON_MASK … #define IRQ22_MCU_ON_MASK_SFT … #define IRQ21_MCU_ON_SFT … #define IRQ21_MCU_ON_MASK … #define IRQ21_MCU_ON_MASK_SFT … #define IRQ20_MCU_ON_SFT … #define IRQ20_MCU_ON_MASK … #define IRQ20_MCU_ON_MASK_SFT … #define IRQ19_MCU_ON_SFT … #define IRQ19_MCU_ON_MASK … #define IRQ19_MCU_ON_MASK_SFT … #define IRQ18_MCU_ON_SFT … #define IRQ18_MCU_ON_MASK … #define IRQ18_MCU_ON_MASK_SFT … #define IRQ17_MCU_ON_SFT … #define IRQ17_MCU_ON_MASK … #define IRQ17_MCU_ON_MASK_SFT … #define IRQ16_MCU_ON_SFT … #define IRQ16_MCU_ON_MASK … #define IRQ16_MCU_ON_MASK_SFT … #define IRQ15_MCU_ON_SFT … #define IRQ15_MCU_ON_MASK … #define IRQ15_MCU_ON_MASK_SFT … #define IRQ14_MCU_ON_SFT … #define IRQ14_MCU_ON_MASK … #define IRQ14_MCU_ON_MASK_SFT … #define IRQ13_MCU_ON_SFT … #define IRQ13_MCU_ON_MASK … #define IRQ13_MCU_ON_MASK_SFT … #define IRQ12_MCU_ON_SFT … #define IRQ12_MCU_ON_MASK … #define IRQ12_MCU_ON_MASK_SFT … #define IRQ11_MCU_ON_SFT … #define IRQ11_MCU_ON_MASK … #define IRQ11_MCU_ON_MASK_SFT … #define IRQ10_MCU_ON_SFT … #define IRQ10_MCU_ON_MASK … #define IRQ10_MCU_ON_MASK_SFT … #define IRQ9_MCU_ON_SFT … #define IRQ9_MCU_ON_MASK … #define IRQ9_MCU_ON_MASK_SFT … #define IRQ8_MCU_ON_SFT … #define IRQ8_MCU_ON_MASK … #define IRQ8_MCU_ON_MASK_SFT … #define IRQ7_MCU_ON_SFT … #define IRQ7_MCU_ON_MASK … #define IRQ7_MCU_ON_MASK_SFT … #define IRQ6_MCU_ON_SFT … #define IRQ6_MCU_ON_MASK … #define IRQ6_MCU_ON_MASK_SFT … #define IRQ5_MCU_ON_SFT … #define IRQ5_MCU_ON_MASK … #define IRQ5_MCU_ON_MASK_SFT … #define IRQ4_MCU_ON_SFT … #define IRQ4_MCU_ON_MASK … #define IRQ4_MCU_ON_MASK_SFT … #define IRQ3_MCU_ON_SFT … #define IRQ3_MCU_ON_MASK … #define IRQ3_MCU_ON_MASK_SFT … #define IRQ2_MCU_ON_SFT … #define IRQ2_MCU_ON_MASK … #define IRQ2_MCU_ON_MASK_SFT … #define IRQ1_MCU_ON_SFT … #define IRQ1_MCU_ON_MASK … #define IRQ1_MCU_ON_MASK_SFT … #define IRQ0_MCU_ON_SFT … #define IRQ0_MCU_ON_MASK … #define IRQ0_MCU_ON_MASK_SFT … /* AFE_IRQ_MCU_CON1 */ #define IRQ7_MCU_MODE_SFT … #define IRQ7_MCU_MODE_MASK … #define IRQ7_MCU_MODE_MASK_SFT … #define IRQ6_MCU_MODE_SFT … #define IRQ6_MCU_MODE_MASK … #define IRQ6_MCU_MODE_MASK_SFT … #define IRQ5_MCU_MODE_SFT … #define IRQ5_MCU_MODE_MASK … #define IRQ5_MCU_MODE_MASK_SFT … #define IRQ4_MCU_MODE_SFT … #define IRQ4_MCU_MODE_MASK … #define IRQ4_MCU_MODE_MASK_SFT … #define IRQ3_MCU_MODE_SFT … #define IRQ3_MCU_MODE_MASK … #define IRQ3_MCU_MODE_MASK_SFT … #define IRQ2_MCU_MODE_SFT … #define IRQ2_MCU_MODE_MASK … #define IRQ2_MCU_MODE_MASK_SFT … #define IRQ1_MCU_MODE_SFT … #define IRQ1_MCU_MODE_MASK … #define IRQ1_MCU_MODE_MASK_SFT … #define IRQ0_MCU_MODE_SFT … #define IRQ0_MCU_MODE_MASK … #define IRQ0_MCU_MODE_MASK_SFT … /* AFE_IRQ_MCU_CON2 */ #define IRQ15_MCU_MODE_SFT … #define IRQ15_MCU_MODE_MASK … #define IRQ15_MCU_MODE_MASK_SFT … #define IRQ14_MCU_MODE_SFT … #define IRQ14_MCU_MODE_MASK … #define IRQ14_MCU_MODE_MASK_SFT … #define IRQ13_MCU_MODE_SFT … #define IRQ13_MCU_MODE_MASK … #define IRQ13_MCU_MODE_MASK_SFT … #define IRQ12_MCU_MODE_SFT … #define IRQ12_MCU_MODE_MASK … #define IRQ12_MCU_MODE_MASK_SFT … #define IRQ11_MCU_MODE_SFT … #define IRQ11_MCU_MODE_MASK … #define IRQ11_MCU_MODE_MASK_SFT … #define IRQ10_MCU_MODE_SFT … #define IRQ10_MCU_MODE_MASK … #define IRQ10_MCU_MODE_MASK_SFT … #define IRQ9_MCU_MODE_SFT … #define IRQ9_MCU_MODE_MASK … #define IRQ9_MCU_MODE_MASK_SFT … #define IRQ8_MCU_MODE_SFT … #define IRQ8_MCU_MODE_MASK … #define IRQ8_MCU_MODE_MASK_SFT … /* AFE_IRQ_MCU_CON3 */ #define IRQ23_MCU_MODE_SFT … #define IRQ23_MCU_MODE_MASK … #define IRQ23_MCU_MODE_MASK_SFT … #define IRQ22_MCU_MODE_SFT … #define IRQ22_MCU_MODE_MASK … #define IRQ22_MCU_MODE_MASK_SFT … #define IRQ21_MCU_MODE_SFT … #define IRQ21_MCU_MODE_MASK … #define IRQ21_MCU_MODE_MASK_SFT … #define IRQ20_MCU_MODE_SFT … #define IRQ20_MCU_MODE_MASK … #define IRQ20_MCU_MODE_MASK_SFT … #define IRQ19_MCU_MODE_SFT … #define IRQ19_MCU_MODE_MASK … #define IRQ19_MCU_MODE_MASK_SFT … #define IRQ18_MCU_MODE_SFT … #define IRQ18_MCU_MODE_MASK … #define IRQ18_MCU_MODE_MASK_SFT … #define IRQ17_MCU_MODE_SFT … #define IRQ17_MCU_MODE_MASK … #define IRQ17_MCU_MODE_MASK_SFT … #define IRQ16_MCU_MODE_SFT … #define IRQ16_MCU_MODE_MASK … #define IRQ16_MCU_MODE_MASK_SFT … /* AFE_IRQ_MCU_CON4 */ #define IRQ26_MCU_MODE_SFT … #define IRQ26_MCU_MODE_MASK … #define IRQ26_MCU_MODE_MASK_SFT … #define IRQ25_MCU_MODE_SFT … #define IRQ25_MCU_MODE_MASK … #define IRQ25_MCU_MODE_MASK_SFT … #define IRQ24_MCU_MODE_SFT … #define IRQ24_MCU_MODE_MASK … #define IRQ24_MCU_MODE_MASK_SFT … /* AFE_IRQ_MCU_CLR */ #define IRQ31_MCU_CLR_SFT … #define IRQ31_MCU_CLR_MASK_SFT … #define IRQ26_MCU_CLR_SFT … #define IRQ26_MCU_CLR_MASK_SFT … #define IRQ25_MCU_CLR_SFT … #define IRQ25_MCU_CLR_MASK_SFT … #define IRQ24_MCU_CLR_SFT … #define IRQ24_MCU_CLR_MASK_SFT … #define IRQ23_MCU_CLR_SFT … #define IRQ23_MCU_CLR_MASK_SFT … #define IRQ22_MCU_CLR_SFT … #define IRQ22_MCU_CLR_MASK_SFT … #define IRQ21_MCU_CLR_SFT … #define IRQ21_MCU_CLR_MASK_SFT … #define IRQ20_MCU_CLR_SFT … #define IRQ20_MCU_CLR_MASK_SFT … #define IRQ19_MCU_CLR_SFT … #define IRQ19_MCU_CLR_MASK_SFT … #define IRQ18_MCU_CLR_SFT … #define IRQ18_MCU_CLR_MASK_SFT … #define IRQ17_MCU_CLR_SFT … #define IRQ17_MCU_CLR_MASK_SFT … #define IRQ16_MCU_CLR_SFT … #define IRQ16_MCU_CLR_MASK_SFT … #define IRQ15_MCU_CLR_SFT … #define IRQ15_MCU_CLR_MASK_SFT … #define IRQ14_MCU_CLR_SFT … #define IRQ14_MCU_CLR_MASK_SFT … #define IRQ13_MCU_CLR_SFT … #define IRQ13_MCU_CLR_MASK_SFT … #define IRQ12_MCU_CLR_SFT … #define IRQ12_MCU_CLR_MASK_SFT … #define IRQ11_MCU_CLR_SFT … #define IRQ11_MCU_CLR_MASK_SFT … #define IRQ10_MCU_CLR_SFT … #define IRQ10_MCU_CLR_MASK_SFT … #define IRQ9_MCU_CLR_SFT … #define IRQ9_MCU_CLR_MASK_SFT … #define IRQ8_MCU_CLR_SFT … #define IRQ8_MCU_CLR_MASK_SFT … #define IRQ7_MCU_CLR_SFT … #define IRQ7_MCU_CLR_MASK_SFT … #define IRQ6_MCU_CLR_SFT … #define IRQ6_MCU_CLR_MASK_SFT … #define IRQ5_MCU_CLR_SFT … #define IRQ5_MCU_CLR_MASK_SFT … #define IRQ4_MCU_CLR_SFT … #define IRQ4_MCU_CLR_MASK_SFT … #define IRQ3_MCU_CLR_SFT … #define IRQ3_MCU_CLR_MASK_SFT … #define IRQ2_MCU_CLR_SFT … #define IRQ2_MCU_CLR_MASK_SFT … #define IRQ1_MCU_CLR_SFT … #define IRQ1_MCU_CLR_MASK_SFT … #define IRQ0_MCU_CLR_SFT … #define IRQ0_MCU_CLR_MASK_SFT … /* AFE_IRQ_MCU_EN */ #define IRQ31_MCU_EN_SFT … #define IRQ30_MCU_EN_SFT … #define IRQ29_MCU_EN_SFT … #define IRQ28_MCU_EN_SFT … #define IRQ27_MCU_EN_SFT … #define IRQ26_MCU_EN_SFT … #define IRQ25_MCU_EN_SFT … #define IRQ24_MCU_EN_SFT … #define IRQ23_MCU_EN_SFT … #define IRQ22_MCU_EN_SFT … #define IRQ21_MCU_EN_SFT … #define IRQ20_MCU_EN_SFT … #define IRQ19_MCU_EN_SFT … #define IRQ18_MCU_EN_SFT … #define IRQ17_MCU_EN_SFT … #define IRQ16_MCU_EN_SFT … #define IRQ15_MCU_EN_SFT … #define IRQ14_MCU_EN_SFT … #define IRQ13_MCU_EN_SFT … #define IRQ12_MCU_EN_SFT … #define IRQ11_MCU_EN_SFT … #define IRQ10_MCU_EN_SFT … #define IRQ9_MCU_EN_SFT … #define IRQ8_MCU_EN_SFT … #define IRQ7_MCU_EN_SFT … #define IRQ6_MCU_EN_SFT … #define IRQ5_MCU_EN_SFT … #define IRQ4_MCU_EN_SFT … #define IRQ3_MCU_EN_SFT … #define IRQ2_MCU_EN_SFT … #define IRQ1_MCU_EN_SFT … #define IRQ0_MCU_EN_SFT … /* AFE_IRQ_MCU_SCP_EN */ #define IRQ31_MCU_SCP_EN_SFT … #define IRQ30_MCU_SCP_EN_SFT … #define IRQ29_MCU_SCP_EN_SFT … #define IRQ28_MCU_SCP_EN_SFT … #define IRQ27_MCU_SCP_EN_SFT … #define IRQ26_MCU_SCP_EN_SFT … #define IRQ25_MCU_SCP_EN_SFT … #define IRQ24_MCU_SCP_EN_SFT … #define IRQ23_MCU_SCP_EN_SFT … #define IRQ22_MCU_SCP_EN_SFT … #define IRQ21_MCU_SCP_EN_SFT … #define IRQ20_MCU_SCP_EN_SFT … #define IRQ19_MCU_SCP_EN_SFT … #define IRQ18_MCU_SCP_EN_SFT … #define IRQ17_MCU_SCP_EN_SFT … #define IRQ16_MCU_SCP_EN_SFT … #define IRQ15_MCU_SCP_EN_SFT … #define IRQ14_MCU_SCP_EN_SFT … #define IRQ13_MCU_SCP_EN_SFT … #define IRQ12_MCU_SCP_EN_SFT … #define IRQ11_MCU_SCP_EN_SFT … #define IRQ10_MCU_SCP_EN_SFT … #define IRQ9_MCU_SCP_EN_SFT … #define IRQ8_MCU_SCP_EN_SFT … #define IRQ7_MCU_SCP_EN_SFT … #define IRQ6_MCU_SCP_EN_SFT … #define IRQ5_MCU_SCP_EN_SFT … #define IRQ4_MCU_SCP_EN_SFT … #define IRQ3_MCU_SCP_EN_SFT … #define IRQ2_MCU_SCP_EN_SFT … #define IRQ1_MCU_SCP_EN_SFT … #define IRQ0_MCU_SCP_EN_SFT … /* AFE_IRQ_MCU_DSP_EN */ #define IRQ31_MCU_DSP_EN_SFT … #define IRQ30_MCU_DSP_EN_SFT … #define IRQ29_MCU_DSP_EN_SFT … #define IRQ28_MCU_DSP_EN_SFT … #define IRQ27_MCU_DSP_EN_SFT … #define IRQ26_MCU_DSP_EN_SFT … #define IRQ25_MCU_DSP_EN_SFT … #define IRQ24_MCU_DSP_EN_SFT … #define IRQ23_MCU_DSP_EN_SFT … #define IRQ22_MCU_DSP_EN_SFT … #define IRQ21_MCU_DSP_EN_SFT … #define IRQ20_MCU_DSP_EN_SFT … #define IRQ19_MCU_DSP_EN_SFT … #define IRQ18_MCU_DSP_EN_SFT … #define IRQ17_MCU_DSP_EN_SFT … #define IRQ16_MCU_DSP_EN_SFT … #define IRQ15_MCU_DSP_EN_SFT … #define IRQ14_MCU_DSP_EN_SFT … #define IRQ13_MCU_DSP_EN_SFT … #define IRQ12_MCU_DSP_EN_SFT … #define IRQ11_MCU_DSP_EN_SFT … #define IRQ10_MCU_DSP_EN_SFT … #define IRQ9_MCU_DSP_EN_SFT … #define IRQ8_MCU_DSP_EN_SFT … #define IRQ7_MCU_DSP_EN_SFT … #define IRQ6_MCU_DSP_EN_SFT … #define IRQ5_MCU_DSP_EN_SFT … #define IRQ4_MCU_DSP_EN_SFT … #define IRQ3_MCU_DSP_EN_SFT … #define IRQ2_MCU_DSP_EN_SFT … #define IRQ1_MCU_DSP_EN_SFT … #define IRQ0_MCU_DSP_EN_SFT … /* AFE_AUD_PAD_TOP */ #define AUD_PAD_TOP_MON_SFT … #define AUD_PAD_TOP_MON_MASK_SFT … #define AUD_PAD_TOP_FIFO_RSP_SFT … #define AUD_PAD_TOP_FIFO_RSP_MASK_SFT … #define RG_RX_PROTOCOL2_SFT … #define RG_RX_PROTOCOL2_MASK_SFT … #define RESERVDED_01_SFT … #define RESERVDED_01_MASK_SFT … #define RG_RX_FIFO_ON_SFT … #define RG_RX_FIFO_ON_MASK_SFT … /* AFE_ADDA_MTKAIF_SYNCWORD_CFG */ #define RG_ADDA6_MTKAIF_RX_SYNC_WORD2_DISABLE_SFT … #define RG_ADDA6_MTKAIF_RX_SYNC_WORD2_DISABLE_MASK_SFT … /* AFE_ADDA_MTKAIF_RX_CFG0 */ #define MTKAIF_RXIF_VOICE_MODE_SFT … #define MTKAIF_RXIF_VOICE_MODE_MASK_SFT … #define MTKAIF_RXIF_DETECT_ON_SFT … #define MTKAIF_RXIF_DETECT_ON_MASK_SFT … #define MTKAIF_RXIF_DATA_BIT_SFT … #define MTKAIF_RXIF_DATA_BIT_MASK_SFT … #define MTKAIF_RXIF_FIFO_RSP_SFT … #define MTKAIF_RXIF_FIFO_RSP_MASK_SFT … #define MTKAIF_RXIF_DATA_MODE_SFT … #define MTKAIF_RXIF_DATA_MODE_MASK_SFT … /* GENERAL_ASRC_MODE */ #define GENERAL2_ASRCOUT_MODE_SFT … #define GENERAL2_ASRCOUT_MODE_MASK … #define GENERAL2_ASRCOUT_MODE_MASK_SFT … #define GENERAL2_ASRCIN_MODE_SFT … #define GENERAL2_ASRCIN_MODE_MASK … #define GENERAL2_ASRCIN_MODE_MASK_SFT … #define GENERAL1_ASRCOUT_MODE_SFT … #define GENERAL1_ASRCOUT_MODE_MASK … #define GENERAL1_ASRCOUT_MODE_MASK_SFT … #define GENERAL1_ASRCIN_MODE_SFT … #define GENERAL1_ASRCIN_MODE_MASK … #define GENERAL1_ASRCIN_MODE_MASK_SFT … /* GENERAL_ASRC_EN_ON */ #define GENERAL2_ASRC_EN_ON_SFT … #define GENERAL2_ASRC_EN_ON_MASK_SFT … #define GENERAL1_ASRC_EN_ON_SFT … #define GENERAL1_ASRC_EN_ON_MASK_SFT … /* AFE_GENERAL1_ASRC_2CH_CON0 */ #define G_SRC_CHSET_STR_CLR_SFT … #define G_SRC_CHSET_STR_CLR_MASK_SFT … #define G_SRC_CHSET_ON_SFT … #define G_SRC_CHSET_ON_MASK_SFT … #define G_SRC_COEFF_SRAM_CTRL_SFT … #define G_SRC_COEFF_SRAM_CTRL_MASK_SFT … #define G_SRC_ASM_ON_SFT … #define G_SRC_ASM_ON_MASK_SFT … /* AFE_GENERAL1_ASRC_2CH_CON3 */ #define G_SRC_ASM_FREQ_4_SFT … #define G_SRC_ASM_FREQ_4_MASK_SFT … /* AFE_GENERAL1_ASRC_2CH_CON4 */ #define G_SRC_ASM_FREQ_5_SFT … #define G_SRC_ASM_FREQ_5_MASK_SFT … /* AFE_GENERAL1_ASRC_2CH_CON13 */ #define G_SRC_COEFF_SRAM_ADR_SFT … #define G_SRC_COEFF_SRAM_ADR_MASK_SFT … /* AFE_GENERAL1_ASRC_2CH_CON2 */ #define G_SRC_CHSET_O16BIT_SFT … #define G_SRC_CHSET_O16BIT_MASK_SFT … #define G_SRC_CHSET_CLR_IIR_HISTORY_SFT … #define G_SRC_CHSET_CLR_IIR_HISTORY_MASK_SFT … #define G_SRC_CHSET_IS_MONO_SFT … #define G_SRC_CHSET_IS_MONO_MASK_SFT … #define G_SRC_CHSET_IIR_EN_SFT … #define G_SRC_CHSET_IIR_EN_MASK_SFT … #define G_SRC_CHSET_IIR_STAGE_SFT … #define G_SRC_CHSET_IIR_STAGE_MASK_SFT … #define G_SRC_CHSET_STR_CLR_RU_SFT … #define G_SRC_CHSET_STR_CLR_RU_MASK_SFT … #define G_SRC_CHSET_ON_SFT … #define G_SRC_CHSET_ON_MASK_SFT … #define G_SRC_COEFF_SRAM_CTRL_SFT … #define G_SRC_COEFF_SRAM_CTRL_MASK_SFT … #define G_SRC_ASM_ON_SFT … #define G_SRC_ASM_ON_MASK_SFT … /* AFE_ADDA_DL_SDM_DITHER_CON */ #define AFE_DL_SDM_DITHER_64TAP_EN_SFT … #define AFE_DL_SDM_DITHER_64TAP_EN_MASK_SFT … #define AFE_DL_SDM_DITHER_EN_SFT … #define AFE_DL_SDM_DITHER_EN_MASK_SFT … #define AFE_DL_SDM_DITHER_GAIN_SFT … #define AFE_DL_SDM_DITHER_GAIN_MASK_SFT … /* AFE_ADDA_DL_SDM_AUTO_RESET_CON */ #define SDM_AUTO_RESET_TEST_ON_SFT … #define SDM_AUTO_RESET_TEST_ON_MASK_SFT … #define AFE_DL_USE_NEW_2ND_SDM_SFT … #define AFE_DL_USE_NEW_2ND_SDM_MASK_SFT … #define SDM_AUTO_RESET_COUNT_TH_SFT … #define SDM_AUTO_RESET_COUNT_TH_MASK_SFT … /* AFE_ASRC_2CH_CON0 */ #define CON0_CHSET_STR_CLR_SFT … #define CON0_CHSET_STR_CLR_MASK_SFT … #define CON0_ASM_ON_SFT … #define CON0_ASM_ON_MASK_SFT … /* AFE_ASRC_2CH_CON5 */ #define CALI_EN_SFT … #define CALI_EN_MASK_SFT … /* FPGA_CFG4 */ #define IRQ_COUNTER_SFT … #define IRQ_COUNTER_MASK_SFT … #define IRQ_CLK_COUNTER_CLEAN_SFT … #define IRQ_CLK_COUNTER_CLEAN_MASK_SFT … #define IRQ_CLK_COUNTER_PAUSE_SFT … #define IRQ_CLK_COUNTER_PAUSE_MASK_SFT … #define IRQ_CLK_COUNTER_ON_SFT … #define IRQ_CLK_COUNTER_ON_MASK_SFT … /* FPGA_CFG5 */ #define WR_MSTR_ON_SFT … #define WR_MSTR_ON_MASK_SFT … #define WR_AG_SEL_SFT … #define WR_AG_SEL_MASK_SFT … /* FPGA_CFG6 */ #define WR_MSTR_REQ_REAL_SFT … #define WR_MSTR_REQ_REAL_MASK_SFT … #define WR_MSTR_REQ_IN_SFT … #define WR_MSTR_REQ_IN_MASK_SFT … /* FPGA_CFG7 */ #define MEM1_WDATA_MON0_SFT … #define MEM1_WDATA_MON0_MASK_SFT … /* FPGA_CFG8 */ #define MEM1_WDATA_MON1_SFT … #define MEM1_WDATA_MON1_MASK_SFT … /* FPGA_CFG9 */ #define MEM_WE_SFT … #define MEM_WE_MASK_SFT … #define AFE_HREADY_SFT … #define AFE_HREADY_MASK_SFT … #define MEM_WR_REQ_SFT … #define MEM_WR_REQ_MASK_SFT … #define WR_AG_REG_MON_SFT … #define WR_AG_REG_MON_MASK_SFT … #define HCLK_CK_SFT … #define HCLK_CK_MASK_SFT … #define MEM_RD_REQ_SFT … #define MEM_RD_REQ_MASK_SFT … #define RD_AG_REQ_MON_SFT … #define RD_AG_REQ_MON_MASK_SFT … /* FPGA_CFG10 */ #define MEM_BYTE_0_SFT … #define MEM_BYTE_0_MASK_SFT … /* FPGA_CFG11 */ #define MEM_BYTE_1_SFT … #define MEM_BYTE_1_MASK_SFT … /* FPGA_CFG12 */ #define RDATA_CNT_SFT … #define RDATA_CNT_MASK_SFT … #define MS2_HREADY_SFT … #define MS2_HREADY_MASK_SFT … #define MS1_HREADY_SFT … #define MS1_HREADY_MASK_SFT … #define AG_SEL_SFT … #define AG_SEL_MASK_SFT … /* FPGA_CFG13 */ #define AFE_ST_SFT … #define AFE_ST_MASK_SFT … #define AG_IN_SERVICE_SFT … #define AG_IN_SERVICE_MASK_SFT … /* ETDM_IN1_CON0 */ #define ETDM_IN1_CON0_REG_ETDM_IN_EN_SFT … #define ETDM_IN1_CON0_REG_ETDM_IN_EN_MASK_SFT … #define ETDM_IN1_CON0_REG_SYNC_MODE_SFT … #define ETDM_IN1_CON0_REG_SYNC_MODE_MASK_SFT … #define ETDM_IN1_CON0_REG_LSB_FIRST_SFT … #define ETDM_IN1_CON0_REG_LSB_FIRST_MASK_SFT … #define ETDM_IN1_CON0_REG_SOFT_RST_SFT … #define ETDM_IN1_CON0_REG_SOFT_RST_MASK_SFT … #define ETDM_IN1_CON0_REG_SLAVE_MODE_SFT … #define ETDM_IN1_CON0_REG_SLAVE_MODE_MASK_SFT … #define ETDM_IN1_CON0_REG_FMT_SFT … #define ETDM_IN1_CON0_REG_FMT_MASK_SFT … #define ETDM_IN1_CON0_REG_LRCK_EDGE_SEL_SFT … #define ETDM_IN1_CON0_REG_LRCK_EDGE_SEL_MASK_SFT … #define ETDM_IN1_CON0_REG_BIT_LENGTH_SFT … #define ETDM_IN1_CON0_REG_BIT_LENGTH_MASK_SFT … #define ETDM_IN1_CON0_REG_WORD_LENGTH_SFT … #define ETDM_IN1_CON0_REG_WORD_LENGTH_MASK_SFT … #define ETDM_IN1_CON0_REG_CH_NUM_SFT … #define ETDM_IN1_CON0_REG_CH_NUM_MASK_SFT … #define ETDM_IN1_CON0_REG_RELATCH_1X_EN_SEL_DOMAIN_SFT … #define ETDM_IN1_CON0_REG_RELATCH_1X_EN_SEL_DOMAIN_MASK_SFT … #define ETDM_IN1_CON0_REG_VALID_TOGETHER_SFT … #define ETDM_IN1_CON0_REG_VALID_TOGETHER_MASK_SFT … #define ETDM_IN_CON0_CTRL_MASK … /* ETDM_IN1_CON1 */ #define ETDM_IN1_CON1_REG_INITIAL_COUNT_SFT … #define ETDM_IN1_CON1_REG_INITIAL_COUNT_MASK_SFT … #define ETDM_IN1_CON1_REG_INITIAL_POINT_SFT … #define ETDM_IN1_CON1_REG_INITIAL_POINT_MASK_SFT … #define ETDM_IN1_CON1_REG_LRCK_AUTO_OFF_SFT … #define ETDM_IN1_CON1_REG_LRCK_AUTO_OFF_MASK_SFT … #define ETDM_IN1_CON1_REG_BCK_AUTO_OFF_SFT … #define ETDM_IN1_CON1_REG_BCK_AUTO_OFF_MASK_SFT … #define ETDM_IN1_CON1_REG_INITIAL_LRCK_SFT … #define ETDM_IN1_CON1_REG_INITIAL_LRCK_MASK_SFT … #define ETDM_IN1_CON1_REG_LRCK_RESET_SFT … #define ETDM_IN1_CON1_REG_LRCK_RESET_MASK_SFT … #define ETDM_IN1_CON1_PINMUX_MCLK_CTRL_OE_SFT … #define ETDM_IN1_CON1_PINMUX_MCLK_CTRL_OE_MASK_SFT … #define ETDM_IN1_CON1_REG_OUTPUT_CR_EN_SFT … #define ETDM_IN1_CON1_REG_OUTPUT_CR_EN_MASK_SFT … #define ETDM_IN1_CON1_REG_LR_ALIGN_SFT … #define ETDM_IN1_CON1_REG_LR_ALIGN_MASK_SFT … #define ETDM_IN1_CON1_REG_LRCK_WIDTH_SFT … #define ETDM_IN1_CON1_REG_LRCK_WIDTH_MASK_SFT … #define ETDM_IN1_CON1_REG_DIRECT_INPUT_MASTER_BCK_SFT … #define ETDM_IN1_CON1_REG_DIRECT_INPUT_MASTER_BCK_MASK_SFT … #define ETDM_IN1_CON1_REG_LRCK_AUTO_MODE_SFT … #define ETDM_IN1_CON1_REG_LRCK_AUTO_MODE_MASK_SFT … #define ETDM_IN_CON1_CTRL_MASK … /* ETDM_IN1_CON2 */ #define ETDM_IN1_CON2_REG_UPDATE_POINT_SFT … #define ETDM_IN1_CON2_REG_UPDATE_POINT_MASK_SFT … #define ETDM_IN1_CON2_REG_UPDATE_GAP_SFT … #define ETDM_IN1_CON2_REG_UPDATE_GAP_MASK_SFT … #define ETDM_IN1_CON2_REG_CLOCK_SOURCE_SEL_SFT … #define ETDM_IN1_CON2_REG_CLOCK_SOURCE_SEL_MASK_SFT … #define ETDM_IN1_CON2_REG_AGENT_USE_ETDM_BCK_SFT … #define ETDM_IN1_CON2_REG_AGENT_USE_ETDM_BCK_MASK_SFT … #define ETDM_IN1_CON2_REG_CK_EN_SEL_AUTO_SFT … #define ETDM_IN1_CON2_REG_CK_EN_SEL_AUTO_MASK_SFT … #define ETDM_IN1_CON2_REG_MULTI_IP_ONE_DATA_CH_NUM_SFT … #define ETDM_IN1_CON2_REG_MULTI_IP_ONE_DATA_CH_NUM_MASK_SFT … #define ETDM_IN1_CON2_REG_MASK_AUTO_SFT … #define ETDM_IN1_CON2_REG_MASK_AUTO_MASK_SFT … #define ETDM_IN1_CON2_REG_MASK_NUM_SFT … #define ETDM_IN1_CON2_REG_MASK_NUM_MASK_SFT … #define ETDM_IN1_CON2_REG_UPDATE_POINT_AUTO_SFT … #define ETDM_IN1_CON2_REG_UPDATE_POINT_AUTO_MASK_SFT … #define ETDM_IN1_CON2_REG_SDATA_DELAY_0P5T_EN_SFT … #define ETDM_IN1_CON2_REG_SDATA_DELAY_0P5T_EN_MASK_SFT … #define ETDM_IN1_CON2_REG_SDATA_DELAY_BCK_INV_SFT … #define ETDM_IN1_CON2_REG_SDATA_DELAY_BCK_INV_MASK_SFT … #define ETDM_IN1_CON2_REG_LRCK_DELAY_0P5T_EN_SFT … #define ETDM_IN1_CON2_REG_LRCK_DELAY_0P5T_EN_MASK_SFT … #define ETDM_IN1_CON2_REG_LRCK_DELAY_BCK_INV_SFT … #define ETDM_IN1_CON2_REG_LRCK_DELAY_BCK_INV_MASK_SFT … #define ETDM_IN1_CON2_REG_MULTI_IP_MODE_SFT … #define ETDM_IN1_CON2_REG_MULTI_IP_MODE_MASK_SFT … #define ETDM_IN_CON2_CTRL_MASK … #define ETDM_IN_CON2_MULTI_IP_CH(x) … #define ETDM_IN_CON2_MULTI_IP_2CH_MODE … /* ETDM_IN1_CON3 */ #define ETDM_IN1_CON3_REG_DISABLE_OUT_0_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_0_MASK_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_1_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_1_MASK_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_2_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_2_MASK_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_3_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_3_MASK_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_4_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_4_MASK_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_5_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_5_MASK_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_6_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_6_MASK_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_7_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_7_MASK_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_8_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_8_MASK_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_9_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_9_MASK_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_10_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_10_MASK_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_11_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_11_MASK_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_12_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_12_MASK_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_13_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_13_MASK_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_14_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_14_MASK_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_15_SFT … #define ETDM_IN1_CON3_REG_DISABLE_OUT_15_MASK_SFT … #define ETDM_IN1_CON3_REG_RJ_DATA_RIGHT_ALIGN_SFT … #define ETDM_IN1_CON3_REG_RJ_DATA_RIGHT_ALIGN_MASK_SFT … #define ETDM_IN1_CON3_REG_MONITOR_SEL_SFT … #define ETDM_IN1_CON3_REG_MONITOR_SEL_MASK_SFT … #define ETDM_IN1_CON3_REG_CNT_UPPER_LIMIT_SFT … #define ETDM_IN1_CON3_REG_CNT_UPPER_LIMIT_MASK_SFT … #define ETDM_IN1_CON3_REG_COMPACT_SAMPLE_END_DIS_SFT … #define ETDM_IN1_CON3_REG_COMPACT_SAMPLE_END_DIS_MASK_SFT … #define ETDM_IN1_CON3_REG_FS_TIMING_SEL_SFT … #define ETDM_IN1_CON3_REG_FS_TIMING_SEL_MASK_SFT … #define ETDM_IN1_CON3_REG_SAMPLE_END_MODE_SFT … #define ETDM_IN1_CON3_REG_SAMPLE_END_MODE_MASK_SFT … #define ETDM_IN_CON3_CTRL_MASK … #define ETDM_IN_CON3_FS(x) … /* ETDM_IN1_CON4 */ #define ETDM_IN1_CON4_REG_DSD_MODE_SFT … #define ETDM_IN1_CON4_REG_DSD_MODE_MASK_SFT … #define ETDM_IN1_CON4_REG_DSD_REPACK_AUTO_MODE_SFT … #define ETDM_IN1_CON4_REG_DSD_REPACK_AUTO_MODE_MASK_SFT … #define ETDM_IN1_CON4_REG_REPACK_WORD_LENGTH_SFT … #define ETDM_IN1_CON4_REG_REPACK_WORD_LENGTH_MASK_SFT … #define ETDM_IN1_CON4_REG_ASYNC_RESET_SFT … #define ETDM_IN1_CON4_REG_ASYNC_RESET_MASK_SFT … #define ETDM_IN1_CON4_REG_DSD_CHNUM_SFT … #define ETDM_IN1_CON4_REG_DSD_CHNUM_MASK_SFT … #define ETDM_IN1_CON4_REG_SLAVE_BCK_INV_SFT … #define ETDM_IN1_CON4_REG_SLAVE_BCK_INV_MASK_SFT … #define ETDM_IN1_CON4_REG_SLAVE_LRCK_INV_SFT … #define ETDM_IN1_CON4_REG_SLAVE_LRCK_INV_MASK_SFT … #define ETDM_IN1_CON4_REG_MASTER_BCK_INV_SFT … #define ETDM_IN1_CON4_REG_MASTER_BCK_INV_MASK_SFT … #define ETDM_IN1_CON4_REG_MASTER_LRCK_INV_SFT … #define ETDM_IN1_CON4_REG_MASTER_LRCK_INV_MASK_SFT … #define ETDM_IN1_CON4_REG_RELATCH_1X_EN_SEL_SFT … #define ETDM_IN1_CON4_REG_RELATCH_1X_EN_SEL_MASK_SFT … #define ETDM_IN1_CON4_REG_SAMPLE_END_POINT_SFT … #define ETDM_IN1_CON4_REG_SAMPLE_END_POINT_MASK_SFT … #define ETDM_IN1_CON4_REG_WAIT_LAST_SAMPLE_SFT … #define ETDM_IN1_CON4_REG_WAIT_LAST_SAMPLE_MASK_SFT … #define ETDM_IN1_CON4_REG_MASTER_BCK_FORCE_ON_SFT … #define ETDM_IN1_CON4_REG_MASTER_BCK_FORCE_ON_MASK_SFT … #define ETDM_IN_CON4_CTRL_MASK … #define ETDM_IN_CON4_FS(x) … #define ETDM_IN_CON4_CON0_MASTER_LRCK_INV … #define ETDM_IN_CON4_CON0_MASTER_BCK_INV … #define ETDM_IN_CON4_CON0_SLAVE_LRCK_INV … #define ETDM_IN_CON4_CON0_SLAVE_BCK_INV … /* ETDM_IN1_CON5 */ #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_0_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_0_MASK_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_1_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_1_MASK_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_2_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_2_MASK_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_3_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_3_MASK_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_4_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_4_MASK_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_5_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_5_MASK_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_6_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_6_MASK_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_7_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_7_MASK_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_8_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_8_MASK_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_9_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_9_MASK_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_10_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_10_MASK_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_11_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_11_MASK_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_12_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_12_MASK_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_13_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_13_MASK_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_14_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_14_MASK_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_15_SFT … #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_15_MASK_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_0_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_0_MASK_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_1_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_1_MASK_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_2_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_2_MASK_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_3_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_3_MASK_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_4_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_4_MASK_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_5_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_5_MASK_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_6_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_6_MASK_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_7_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_7_MASK_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_8_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_8_MASK_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_9_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_9_MASK_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_10_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_10_MASK_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_11_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_11_MASK_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_12_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_12_MASK_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_13_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_13_MASK_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_14_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_14_MASK_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_15_SFT … #define ETDM_IN1_CON5_REG_LR_SWAP_15_MASK_SFT … /* ETDM_IN1_CON6 */ #define ETDM_IN1_CON6_LCH_DATA_REG_SFT … #define ETDM_IN1_CON6_LCH_DATA_REG_MASK_SFT … /* ETDM_IN1_CON7 */ #define ETDM_IN1_CON7_RCH_DATA_REG_SFT … #define ETDM_IN1_CON7_RCH_DATA_REG_MASK_SFT … /* ETDM_IN1_CON8 */ #define ETDM_IN1_CON8_REG_AFIFO_THRESHOLD_SFT … #define ETDM_IN1_CON8_REG_AFIFO_THRESHOLD_MASK_SFT … #define ETDM_IN1_CON8_REG_CK_EN_SEL_MANUAL_SFT … #define ETDM_IN1_CON8_REG_CK_EN_SEL_MANUAL_MASK_SFT … #define ETDM_IN1_CON8_REG_AFIFO_SW_RESET_SFT … #define ETDM_IN1_CON8_REG_AFIFO_SW_RESET_MASK_SFT … #define ETDM_IN1_CON8_REG_AFIFO_RESET_SEL_SFT … #define ETDM_IN1_CON8_REG_AFIFO_RESET_SEL_MASK_SFT … #define ETDM_IN1_CON8_REG_AFIFO_AUTO_RESET_DIS_SFT … #define ETDM_IN1_CON8_REG_AFIFO_AUTO_RESET_DIS_MASK_SFT … #define ETDM_IN1_CON8_REG_ETDM_USE_AFIFO_SFT … #define ETDM_IN1_CON8_REG_ETDM_USE_AFIFO_MASK_SFT … #define ETDM_IN1_CON8_REG_AFIFO_CLOCK_DOMAIN_SEL_SFT … #define ETDM_IN1_CON8_REG_AFIFO_CLOCK_DOMAIN_SEL_MASK_SFT … #define ETDM_IN1_CON8_REG_AFIFO_MODE_SFT … #define ETDM_IN1_CON8_REG_AFIFO_MODE_MASK_SFT … #define ETDM_IN_CON8_FS(x) … #define ETDM_IN_CON8_CTRL_MASK … #define AUDIO_TOP_CON0 … #define AUDIO_TOP_CON1 … #define AUDIO_TOP_CON2 … #define AUDIO_TOP_CON3 … #define AFE_DAC_CON0 … #define AFE_I2S_CON … #define AFE_CONN0 … #define AFE_CONN1 … #define AFE_CONN2 … #define AFE_CONN3 … #define AFE_CONN4 … #define AFE_I2S_CON1 … #define AFE_I2S_CON2 … #define AFE_I2S_CON3 … #define AFE_CONN5 … #define AFE_CONN_24BIT … #define AFE_DL1_CON0 … #define AFE_DL1_BASE_MSB … #define AFE_DL1_BASE … #define AFE_DL1_CUR_MSB … #define AFE_DL1_CUR … #define AFE_DL1_END_MSB … #define AFE_DL1_END … #define AFE_DL2_CON0 … #define AFE_DL2_BASE_MSB … #define AFE_DL2_BASE … #define AFE_DL2_CUR_MSB … #define AFE_DL2_CUR … #define AFE_DL2_END_MSB … #define AFE_DL2_END … #define AFE_DL3_CON0 … #define AFE_DL3_BASE_MSB … #define AFE_DL3_BASE … #define AFE_DL3_CUR_MSB … #define AFE_DL3_CUR … #define AFE_DL3_END_MSB … #define AFE_DL3_END … #define AFE_CONN6 … #define AFE_DL4_CON0 … #define AFE_DL4_BASE_MSB … #define AFE_DL4_BASE … #define AFE_DL4_CUR_MSB … #define AFE_DL4_CUR … #define AFE_DL4_END_MSB … #define AFE_DL4_END … #define AFE_DL12_CON0 … #define AFE_DL12_BASE_MSB … #define AFE_DL12_BASE … #define AFE_DL12_CUR_MSB … #define AFE_DL12_CUR … #define AFE_DL12_END_MSB … #define AFE_DL12_END … #define AFE_ADDA_DL_SRC2_CON0 … #define AFE_ADDA_DL_SRC2_CON1 … #define AFE_ADDA_UL_SRC_CON0 … #define AFE_ADDA_UL_SRC_CON1 … #define AFE_ADDA_TOP_CON0 … #define AFE_ADDA_UL_DL_CON0 … #define AFE_ADDA_SRC_DEBUG … #define AFE_ADDA_SRC_DEBUG_MON0 … #define AFE_ADDA_SRC_DEBUG_MON1 … #define AFE_ADDA_UL_SRC_MON0 … #define AFE_ADDA_UL_SRC_MON1 … #define AFE_SECURE_CON0 … #define AFE_SRAM_BOUND … #define AFE_SECURE_CON1 … #define AFE_SECURE_CONN0 … #define AFE_VUL_CON0 … #define AFE_VUL_BASE_MSB … #define AFE_VUL_BASE … #define AFE_VUL_CUR_MSB … #define AFE_VUL_CUR … #define AFE_VUL_END_MSB … #define AFE_VUL_END … #define AFE_SIDETONE_DEBUG … #define AFE_SIDETONE_MON … #define AFE_SINEGEN_CON2 … #define AFE_SIDETONE_CON0 … #define AFE_SIDETONE_COEFF … #define AFE_SIDETONE_CON1 … #define AFE_SIDETONE_GAIN … #define AFE_SINEGEN_CON0 … #define AFE_TOP_CON0 … #define AFE_VUL2_CON0 … #define AFE_VUL2_BASE_MSB … #define AFE_VUL2_BASE … #define AFE_VUL2_CUR_MSB … #define AFE_VUL2_CUR … #define AFE_VUL2_END_MSB … #define AFE_VUL2_END … #define AFE_VUL3_CON0 … #define AFE_VUL3_BASE_MSB … #define AFE_VUL3_BASE … #define AFE_VUL3_CUR_MSB … #define AFE_VUL3_CUR … #define AFE_VUL3_END_MSB … #define AFE_VUL3_END … #define AFE_BUSY … #define AFE_BUS_CFG … #define AFE_ADDA_PREDIS_CON0 … #define AFE_ADDA_PREDIS_CON1 … #define AFE_I2S_MON … #define AFE_ADDA_IIR_COEF_02_01 … #define AFE_ADDA_IIR_COEF_04_03 … #define AFE_ADDA_IIR_COEF_06_05 … #define AFE_ADDA_IIR_COEF_08_07 … #define AFE_ADDA_IIR_COEF_10_09 … #define AFE_IRQ_MCU_CON1 … #define AFE_IRQ_MCU_CON2 … #define AFE_DAC_MON … #define AFE_IRQ_MCU_CON3 … #define AFE_IRQ_MCU_CON4 … #define AFE_IRQ_MCU_CNT0 … #define AFE_IRQ_MCU_CNT6 … #define AFE_IRQ_MCU_CNT8 … #define AFE_IRQ_MCU_DSP2_EN … #define AFE_IRQ0_MCU_CNT_MON … #define AFE_IRQ6_MCU_CNT_MON … #define AFE_VUL4_CON0 … #define AFE_VUL4_BASE_MSB … #define AFE_VUL4_BASE … #define AFE_VUL4_CUR_MSB … #define AFE_VUL4_CUR … #define AFE_VUL4_END_MSB … #define AFE_VUL4_END … #define AFE_VUL12_CON0 … #define AFE_VUL12_BASE_MSB … #define AFE_VUL12_BASE … #define AFE_VUL12_CUR_MSB … #define AFE_VUL12_CUR … #define AFE_VUL12_END_MSB … #define AFE_VUL12_END … #define AFE_IRQ3_MCU_CNT_MON … #define AFE_IRQ4_MCU_CNT_MON … #define AFE_IRQ_MCU_CON0 … #define AFE_IRQ_MCU_STATUS … #define AFE_IRQ_MCU_CLR … #define AFE_IRQ_MCU_CNT1 … #define AFE_IRQ_MCU_CNT2 … #define AFE_IRQ_MCU_EN … #define AFE_IRQ_MCU_MON2 … #define AFE_IRQ_MCU_CNT5 … #define AFE_IRQ1_MCU_CNT_MON … #define AFE_IRQ2_MCU_CNT_MON … #define AFE_IRQ5_MCU_CNT_MON … #define AFE_IRQ_MCU_DSP_EN … #define AFE_IRQ_MCU_SCP_EN … #define AFE_IRQ_MCU_CNT7 … #define AFE_IRQ7_MCU_CNT_MON … #define AFE_IRQ_MCU_CNT3 … #define AFE_IRQ_MCU_CNT4 … #define AFE_IRQ_MCU_CNT11 … #define AFE_APLL1_TUNER_CFG … #define AFE_APLL2_TUNER_CFG … #define AFE_IRQ_MCU_MISS_CLR … #define AFE_CONN33 … #define AFE_IRQ_MCU_CNT12 … #define AFE_GAIN1_CON0 … #define AFE_GAIN1_CON1 … #define AFE_GAIN1_CON2 … #define AFE_GAIN1_CON3 … #define AFE_CONN7 … #define AFE_GAIN1_CUR … #define AFE_GAIN2_CON0 … #define AFE_GAIN2_CON1 … #define AFE_GAIN2_CON2 … #define AFE_GAIN2_CON3 … #define AFE_CONN8 … #define AFE_GAIN2_CUR … #define AFE_CONN9 … #define AFE_CONN10 … #define AFE_CONN11 … #define AFE_CONN12 … #define AFE_CONN13 … #define AFE_CONN14 … #define AFE_CONN15 … #define AFE_CONN16 … #define AFE_CONN17 … #define AFE_CONN18 … #define AFE_CONN19 … #define AFE_CONN20 … #define AFE_CONN21 … #define AFE_CONN22 … #define AFE_CONN23 … #define AFE_CONN24 … #define AFE_CONN_RS … #define AFE_CONN_DI … #define AFE_CONN25 … #define AFE_CONN26 … #define AFE_CONN27 … #define AFE_CONN28 … #define AFE_CONN29 … #define AFE_CONN30 … #define AFE_CONN31 … #define AFE_CONN32 … #define AFE_SRAM_DELSEL_CON1 … #define AFE_CONN56 … #define AFE_CONN57 … #define AFE_CONN58 … #define AFE_CONN59 … #define AFE_CONN56_1 … #define AFE_CONN57_1 … #define AFE_CONN58_1 … #define AFE_CONN59_1 … #define PCM_INTF_CON1 … #define PCM_INTF_CON2 … #define PCM2_INTF_CON … #define AFE_CM1_CON … #define AFE_CONN34 … #define FPGA_CFG0 … #define FPGA_CFG1 … #define FPGA_CFG2 … #define FPGA_CFG3 … #define AUDIO_TOP_DBG_CON … #define AUDIO_TOP_DBG_MON0 … #define AUDIO_TOP_DBG_MON1 … #define AFE_IRQ8_MCU_CNT_MON … #define AFE_IRQ11_MCU_CNT_MON … #define AFE_IRQ12_MCU_CNT_MON … #define AFE_IRQ_MCU_CNT9 … #define AFE_IRQ_MCU_CNT10 … #define AFE_IRQ_MCU_CNT13 … #define AFE_IRQ_MCU_CNT14 … #define AFE_IRQ_MCU_CNT15 … #define AFE_IRQ_MCU_CNT16 … #define AFE_IRQ_MCU_CNT17 … #define AFE_IRQ_MCU_CNT18 … #define AFE_IRQ_MCU_CNT19 … #define AFE_IRQ_MCU_CNT20 … #define AFE_IRQ_MCU_CNT21 … #define AFE_IRQ_MCU_CNT22 … #define AFE_IRQ_MCU_CNT23 … #define AFE_IRQ_MCU_CNT24 … #define AFE_IRQ_MCU_CNT25 … #define AFE_IRQ_MCU_CNT26 … #define AFE_IRQ9_MCU_CNT_MON … #define AFE_IRQ10_MCU_CNT_MON … #define AFE_IRQ13_MCU_CNT_MON … #define AFE_IRQ14_MCU_CNT_MON … #define AFE_IRQ15_MCU_CNT_MON … #define AFE_IRQ16_MCU_CNT_MON … #define AFE_IRQ17_MCU_CNT_MON … #define AFE_IRQ18_MCU_CNT_MON … #define AFE_IRQ19_MCU_CNT_MON … #define AFE_IRQ20_MCU_CNT_MON … #define AFE_IRQ21_MCU_CNT_MON … #define AFE_IRQ22_MCU_CNT_MON … #define AFE_IRQ23_MCU_CNT_MON … #define AFE_IRQ24_MCU_CNT_MON … #define AFE_IRQ25_MCU_CNT_MON … #define AFE_IRQ26_MCU_CNT_MON … #define AFE_IRQ31_MCU_CNT_MON … #define AFE_GENERAL_REG0 … #define AFE_GENERAL_REG1 … #define AFE_GENERAL_REG2 … #define AFE_GENERAL_REG3 … #define AFE_GENERAL_REG4 … #define AFE_GENERAL_REG5 … #define AFE_GENERAL_REG6 … #define AFE_GENERAL_REG7 … #define AFE_GENERAL_REG8 … #define AFE_GENERAL_REG9 … #define AFE_GENERAL_REG10 … #define AFE_GENERAL_REG11 … #define AFE_GENERAL_REG12 … #define AFE_GENERAL_REG13 … #define AFE_GENERAL_REG14 … #define AFE_GENERAL_REG15 … #define AFE_CBIP_CFG0 … #define AFE_CBIP_MON0 … #define AFE_CBIP_SLV_MUX_MON0 … #define AFE_CBIP_SLV_DECODER_MON0 … #define AFE_ADDA6_MTKAIF_MON0 … #define AFE_ADDA6_MTKAIF_MON1 … #define AFE_AWB_CON0 … #define AFE_AWB_BASE_MSB … #define AFE_AWB_BASE … #define AFE_AWB_CUR_MSB … #define AFE_AWB_CUR … #define AFE_AWB_END_MSB … #define AFE_AWB_END … #define AFE_AWB2_CON0 … #define AFE_AWB2_BASE_MSB … #define AFE_AWB2_BASE … #define AFE_AWB2_CUR_MSB … #define AFE_AWB2_CUR … #define AFE_AWB2_END_MSB … #define AFE_AWB2_END … #define AFE_DAI_CON0 … #define AFE_DAI_BASE_MSB … #define AFE_DAI_BASE … #define AFE_DAI_CUR_MSB … #define AFE_DAI_CUR … #define AFE_DAI_END_MSB … #define AFE_DAI_END … #define AFE_DAI2_CON0 … #define AFE_DAI2_BASE_MSB … #define AFE_DAI2_BASE … #define AFE_DAI2_CUR_MSB … #define AFE_DAI2_CUR … #define AFE_DAI2_END_MSB … #define AFE_DAI2_END … #define AFE_MEMIF_CON0 … #define AFE_CONN0_1 … #define AFE_CONN1_1 … #define AFE_CONN2_1 … #define AFE_CONN3_1 … #define AFE_CONN4_1 … #define AFE_CONN5_1 … #define AFE_CONN6_1 … #define AFE_CONN7_1 … #define AFE_CONN8_1 … #define AFE_CONN9_1 … #define AFE_CONN10_1 … #define AFE_CONN11_1 … #define AFE_CONN12_1 … #define AFE_CONN13_1 … #define AFE_CONN14_1 … #define AFE_CONN15_1 … #define AFE_CONN16_1 … #define AFE_CONN17_1 … #define AFE_CONN18_1 … #define AFE_CONN19_1 … #define AFE_CONN20_1 … #define AFE_CONN21_1 … #define AFE_CONN22_1 … #define AFE_CONN23_1 … #define AFE_CONN24_1 … #define AFE_CONN25_1 … #define AFE_CONN26_1 … #define AFE_CONN27_1 … #define AFE_CONN28_1 … #define AFE_CONN29_1 … #define AFE_CONN30_1 … #define AFE_CONN31_1 … #define AFE_CONN32_1 … #define AFE_CONN33_1 … #define AFE_CONN34_1 … #define AFE_CONN_RS_1 … #define AFE_CONN_DI_1 … #define AFE_CONN_24BIT_1 … #define AFE_CONN_REG … #define AFE_CONN35 … #define AFE_CONN36 … #define AFE_CONN37 … #define AFE_CONN38 … #define AFE_CONN35_1 … #define AFE_CONN36_1 … #define AFE_CONN37_1 … #define AFE_CONN38_1 … #define AFE_CONN39 … #define AFE_CONN40 … #define AFE_CONN41 … #define AFE_CONN42 … #define AFE_CONN39_1 … #define AFE_CONN40_1 … #define AFE_CONN41_1 … #define AFE_CONN42_1 … #define AFE_I2S_CON4 … #define AFE_CONN60 … #define AFE_CONN61 … #define AFE_CONN62 … #define AFE_CONN63 … #define AFE_CONN64 … #define AFE_CONN65 … #define AFE_CONN66 … #define AFE_ADDA6_TOP_CON0 … #define AFE_ADDA6_UL_SRC_CON0 … #define AFE_ADDA6_UL_SRC_CON1 … #define AFE_ADDA6_SRC_DEBUG … #define AFE_ADDA6_SRC_DEBUG_MON0 … #define AFE_ADDA6_ULCF_CFG_02_01 … #define AFE_ADDA6_ULCF_CFG_04_03 … #define AFE_ADDA6_ULCF_CFG_06_05 … #define AFE_ADDA6_ULCF_CFG_08_07 … #define AFE_ADDA6_ULCF_CFG_10_09 … #define AFE_ADDA6_ULCF_CFG_12_11 … #define AFE_ADDA6_ULCF_CFG_14_13 … #define AFE_ADDA6_ULCF_CFG_16_15 … #define AFE_ADDA6_ULCF_CFG_18_17 … #define AFE_ADDA6_ULCF_CFG_20_19 … #define AFE_ADDA6_ULCF_CFG_22_21 … #define AFE_ADDA6_ULCF_CFG_24_23 … #define AFE_ADDA6_ULCF_CFG_26_25 … #define AFE_ADDA6_ULCF_CFG_28_27 … #define AFE_ADDA6_ULCF_CFG_30_29 … #define AFE_ADD6A_UL_SRC_MON0 … #define AFE_ADDA6_UL_SRC_MON1 … #define AFE_CONN43 … #define AFE_CONN43_1 … #define AFE_MOD_DAI_CON0 … #define AFE_MOD_DAI_BASE_MSB … #define AFE_MOD_DAI_BASE … #define AFE_MOD_DAI_CUR_MSB … #define AFE_MOD_DAI_CUR … #define AFE_MOD_DAI_END_MSB … #define AFE_MOD_DAI_END … #define AFE_AWB_RCH_MON … #define AFE_AWB_LCH_MON … #define AFE_VUL_RCH_MON … #define AFE_VUL_LCH_MON … #define AFE_VUL12_RCH_MON … #define AFE_VUL12_LCH_MON … #define AFE_VUL2_RCH_MON … #define AFE_VUL2_LCH_MON … #define AFE_DAI_DATA_MON … #define AFE_MOD_DAI_DATA_MON … #define AFE_DAI2_DATA_MON … #define AFE_AWB2_RCH_MON … #define AFE_AWB2_LCH_MON … #define AFE_VUL3_RCH_MON … #define AFE_VUL3_LCH_MON … #define AFE_VUL4_RCH_MON … #define AFE_VUL4_LCH_MON … #define AFE_VUL5_RCH_MON … #define AFE_VUL5_LCH_MON … #define AFE_VUL6_RCH_MON … #define AFE_VUL6_LCH_MON … #define AFE_DL1_RCH_MON … #define AFE_DL1_LCH_MON … #define AFE_DL2_RCH_MON … #define AFE_DL2_LCH_MON … #define AFE_DL12_RCH1_MON … #define AFE_DL12_LCH1_MON … #define AFE_DL12_RCH2_MON … #define AFE_DL12_LCH2_MON … #define AFE_DL3_RCH_MON … #define AFE_DL3_LCH_MON … #define AFE_DL4_RCH_MON … #define AFE_DL4_LCH_MON … #define AFE_DL5_RCH_MON … #define AFE_DL5_LCH_MON … #define AFE_DL6_RCH_MON … #define AFE_DL6_LCH_MON … #define AFE_DL7_RCH_MON … #define AFE_DL7_LCH_MON … #define AFE_DL8_RCH_MON … #define AFE_DL8_LCH_MON … #define AFE_VUL5_CON0 … #define AFE_VUL5_BASE_MSB … #define AFE_VUL5_BASE … #define AFE_VUL5_CUR_MSB … #define AFE_VUL5_CUR … #define AFE_VUL5_END_MSB … #define AFE_VUL5_END … #define AFE_VUL6_CON0 … #define AFE_VUL6_BASE_MSB … #define AFE_VUL6_BASE … #define AFE_VUL6_CUR_MSB … #define AFE_VUL6_CUR … #define AFE_VUL6_END_MSB … #define AFE_VUL6_END … #define AFE_ADDA_DL_SDM_DCCOMP_CON … #define AFE_ADDA_DL_SDM_TEST … #define AFE_ADDA_DL_DC_COMP_CFG0 … #define AFE_ADDA_DL_DC_COMP_CFG1 … #define AFE_ADDA_DL_SDM_FIFO_MON … #define AFE_ADDA_DL_SRC_LCH_MON … #define AFE_ADDA_DL_SRC_RCH_MON … #define AFE_ADDA_DL_SDM_OUT_MON … #define AFE_ADDA_DL_SDM_DITHER_CON … #define AFE_ADDA_DL_SDM_AUTO_RESET_CON … #define AFE_CONNSYS_I2S_CON … #define AFE_CONNSYS_I2S_MON … #define AFE_ASRC_2CH_CON0 … #define AFE_ASRC_2CH_CON1 … #define AFE_ASRC_2CH_CON2 … #define AFE_ASRC_2CH_CON3 … #define AFE_ASRC_2CH_CON4 … #define AFE_ASRC_2CH_CON5 … #define AFE_ASRC_2CH_CON6 … #define AFE_ASRC_2CH_CON7 … #define AFE_ASRC_2CH_CON8 … #define AFE_ASRC_2CH_CON9 … #define AFE_ASRC_2CH_CON10 … #define AFE_ASRC_2CH_CON12 … #define AFE_ASRC_2CH_CON13 … #define AFE_ADDA6_IIR_COEF_02_01 … #define AFE_ADDA6_IIR_COEF_04_03 … #define AFE_ADDA6_IIR_COEF_06_05 … #define AFE_ADDA6_IIR_COEF_08_07 … #define AFE_ADDA6_IIR_COEF_10_09 … #define AFE_CONN67 … #define AFE_CONN68 … #define AFE_CONN69 … #define AFE_SE_PROT_SIDEBAND … #define AFE_SE_DOMAIN_SIDEBAND0 … #define AFE_ADDA_PREDIS_CON2 … #define AFE_ADDA_PREDIS_CON3 … #define AFE_SE_DOMAIN_SIDEBAND1 … #define AFE_SE_DOMAIN_SIDEBAND2 … #define AFE_SE_DOMAIN_SIDEBAND3 … #define AFE_CONN44 … #define AFE_CONN45 … #define AFE_CONN46 … #define AFE_CONN47 … #define AFE_CONN44_1 … #define AFE_CONN45_1 … #define AFE_CONN46_1 … #define AFE_CONN47_1 … #define AFE_HD_ENGEN_ENABLE … #define AFE_ADDA_DL_NLE_FIFO_MON … #define AFE_ADDA_MTKAIF_CFG0 … #define AFE_CONN67_1 … #define AFE_CONN68_1 … #define AFE_CONN69_1 … #define AFE_ADDA_MTKAIF_SYNCWORD_CFG … #define AFE_ADDA_MTKAIF_RX_CFG0 … #define AFE_ADDA_MTKAIF_RX_CFG1 … #define AFE_ADDA_MTKAIF_RX_CFG2 … #define AFE_ADDA_MTKAIF_MON0 … #define AFE_ADDA_MTKAIF_MON1 … #define AFE_AUD_PAD_TOP … #define AFE_DL_NLE_R_CFG0 … #define AFE_DL_NLE_R_CFG1 … #define AFE_DL_NLE_L_CFG0 … #define AFE_DL_NLE_L_CFG1 … #define AFE_DL_NLE_R_MON0 … #define AFE_DL_NLE_R_MON1 … #define AFE_DL_NLE_R_MON2 … #define AFE_DL_NLE_L_MON0 … #define AFE_DL_NLE_L_MON1 … #define AFE_DL_NLE_L_MON2 … #define AFE_DL_NLE_GAIN_CFG0 … #define AFE_ADDA6_MTKAIF_CFG0 … #define AFE_ADDA6_MTKAIF_RX_CFG0 … #define AFE_ADDA6_MTKAIF_RX_CFG1 … #define AFE_ADDA6_MTKAIF_RX_CFG2 … #define AFE_GENERAL1_ASRC_2CH_CON0 … #define AFE_GENERAL1_ASRC_2CH_CON1 … #define AFE_GENERAL1_ASRC_2CH_CON2 … #define AFE_GENERAL1_ASRC_2CH_CON3 … #define AFE_GENERAL1_ASRC_2CH_CON4 … #define AFE_GENERAL1_ASRC_2CH_CON5 … #define AFE_GENERAL1_ASRC_2CH_CON6 … #define AFE_GENERAL1_ASRC_2CH_CON7 … #define AFE_GENERAL1_ASRC_2CH_CON8 … #define AFE_GENERAL1_ASRC_2CH_CON9 … #define AFE_GENERAL1_ASRC_2CH_CON10 … #define AFE_GENERAL1_ASRC_2CH_CON12 … #define AFE_GENERAL1_ASRC_2CH_CON13 … #define GENERAL_ASRC_MODE … #define GENERAL_ASRC_EN_ON … #define AFE_CONN48 … #define AFE_CONN49 … #define AFE_CONN50 … #define AFE_CONN51 … #define AFE_CONN52 … #define AFE_CONN53 … #define AFE_CONN54 … #define AFE_CONN55 … #define AFE_CONN48_1 … #define AFE_CONN49_1 … #define AFE_CONN50_1 … #define AFE_CONN51_1 … #define AFE_CONN52_1 … #define AFE_CONN53_1 … #define AFE_CONN54_1 … #define AFE_CONN55_1 … #define AFE_GENERAL2_ASRC_2CH_CON0 … #define AFE_GENERAL2_ASRC_2CH_CON1 … #define AFE_GENERAL2_ASRC_2CH_CON2 … #define AFE_GENERAL2_ASRC_2CH_CON3 … #define AFE_GENERAL2_ASRC_2CH_CON4 … #define AFE_GENERAL2_ASRC_2CH_CON5 … #define AFE_GENERAL2_ASRC_2CH_CON6 … #define AFE_GENERAL2_ASRC_2CH_CON7 … #define AFE_GENERAL2_ASRC_2CH_CON8 … #define AFE_GENERAL2_ASRC_2CH_CON9 … #define AFE_GENERAL2_ASRC_2CH_CON10 … #define AFE_GENERAL2_ASRC_2CH_CON12 … #define AFE_GENERAL2_ASRC_2CH_CON13 … #define AFE_DL5_CON0 … #define AFE_DL5_BASE_MSB … #define AFE_DL5_BASE … #define AFE_DL5_CUR_MSB … #define AFE_DL5_CUR … #define AFE_DL5_END_MSB … #define AFE_DL5_END … #define AFE_DL6_CON0 … #define AFE_DL6_BASE_MSB … #define AFE_DL6_BASE … #define AFE_DL6_CUR_MSB … #define AFE_DL6_CUR … #define AFE_DL6_END_MSB … #define AFE_DL6_END … #define AFE_DL7_CON0 … #define AFE_DL7_BASE_MSB … #define AFE_DL7_BASE … #define AFE_DL7_CUR_MSB … #define AFE_DL7_CUR … #define AFE_DL7_END_MSB … #define AFE_DL7_END … #define AFE_DL8_CON0 … #define AFE_DL8_BASE_MSB … #define AFE_DL8_BASE … #define AFE_DL8_CUR_MSB … #define AFE_DL8_CUR … #define AFE_DL8_END_MSB … #define AFE_DL8_END … #define AFE_SE_SECURE_CON … #define AFE_PROT_SIDEBAND_MON … #define AFE_DOMAIN_SIDEBAND0_MON … #define AFE_DOMAIN_SIDEBAND1_MON … #define AFE_DOMAIN_SIDEBAND2_MON … #define AFE_DOMAIN_SIDEBAND3_MON … #define AFE_SECURE_MASK_CONN0 … #define AFE_SECURE_MASK_CONN1 … #define AFE_SECURE_MASK_CONN2 … #define AFE_SECURE_MASK_CONN3 … #define AFE_SECURE_MASK_CONN4 … #define AFE_SECURE_MASK_CONN5 … #define AFE_SECURE_MASK_CONN6 … #define AFE_SECURE_MASK_CONN7 … #define AFE_SECURE_MASK_CONN8 … #define AFE_SECURE_MASK_CONN9 … #define AFE_SECURE_MASK_CONN10 … #define AFE_SECURE_MASK_CONN11 … #define AFE_SECURE_MASK_CONN12 … #define AFE_SECURE_MASK_CONN13 … #define AFE_SECURE_MASK_CONN14 … #define AFE_SECURE_MASK_CONN15 … #define AFE_SECURE_MASK_CONN16 … #define AFE_SECURE_MASK_CONN17 … #define AFE_SECURE_MASK_CONN18 … #define AFE_SECURE_MASK_CONN19 … #define AFE_SECURE_MASK_CONN20 … #define AFE_SECURE_MASK_CONN21 … #define AFE_SECURE_MASK_CONN22 … #define AFE_SECURE_MASK_CONN23 … #define AFE_SECURE_MASK_CONN24 … #define AFE_SECURE_MASK_CONN25 … #define AFE_SECURE_MASK_CONN26 … #define AFE_SECURE_MASK_CONN27 … #define AFE_SECURE_MASK_CONN28 … #define AFE_SECURE_MASK_CONN29 … #define AFE_SECURE_MASK_CONN30 … #define AFE_SECURE_MASK_CONN31 … #define AFE_SECURE_MASK_CONN32 … #define AFE_SECURE_MASK_CONN33 … #define AFE_SECURE_MASK_CONN34 … #define AFE_SECURE_MASK_CONN35 … #define AFE_SECURE_MASK_CONN36 … #define AFE_SECURE_MASK_CONN37 … #define AFE_SECURE_MASK_CONN38 … #define AFE_SECURE_MASK_CONN39 … #define AFE_SECURE_MASK_CONN40 … #define AFE_SECURE_MASK_CONN41 … #define AFE_SECURE_MASK_CONN42 … #define AFE_SECURE_MASK_CONN43 … #define AFE_SECURE_MASK_CONN44 … #define AFE_SECURE_MASK_CONN45 … #define AFE_SECURE_MASK_CONN46 … #define AFE_SECURE_MASK_CONN47 … #define AFE_SECURE_MASK_CONN48 … #define AFE_SECURE_MASK_CONN49 … #define AFE_SECURE_MASK_CONN50 … #define AFE_SECURE_MASK_CONN51 … #define AFE_SECURE_MASK_CONN52 … #define AFE_SECURE_MASK_CONN53 … #define AFE_SECURE_MASK_CONN54 … #define AFE_SECURE_MASK_CONN55 … #define AFE_SECURE_MASK_CONN56 … #define AFE_SECURE_MASK_CONN57 … #define AFE_SECURE_MASK_CONN0_1 … #define AFE_SECURE_MASK_CONN1_1 … #define AFE_SECURE_MASK_CONN2_1 … #define AFE_SECURE_MASK_CONN3_1 … #define AFE_SECURE_MASK_CONN4_1 … #define AFE_SECURE_MASK_CONN5_1 … #define AFE_SECURE_MASK_CONN6_1 … #define AFE_SECURE_MASK_CONN7_1 … #define AFE_SECURE_MASK_CONN8_1 … #define AFE_SECURE_MASK_CONN9_1 … #define AFE_SECURE_MASK_CONN10_1 … #define AFE_SECURE_MASK_CONN11_1 … #define AFE_SECURE_MASK_CONN12_1 … #define AFE_SECURE_MASK_CONN13_1 … #define AFE_SECURE_MASK_CONN14_1 … #define AFE_SECURE_MASK_CONN15_1 … #define AFE_SECURE_MASK_CONN16_1 … #define AFE_SECURE_MASK_CONN17_1 … #define AFE_SECURE_MASK_CONN18_1 … #define AFE_SECURE_MASK_CONN19_1 … #define AFE_SECURE_MASK_CONN20_1 … #define AFE_SECURE_MASK_CONN21_1 … #define AFE_SECURE_MASK_CONN22_1 … #define AFE_SECURE_MASK_CONN23_1 … #define AFE_SECURE_MASK_CONN24_1 … #define AFE_SECURE_MASK_CONN25_1 … #define AFE_SECURE_MASK_CONN26_1 … #define AFE_SECURE_MASK_CONN27_1 … #define AFE_SECURE_MASK_CONN28_1 … #define AFE_SECURE_MASK_CONN29_1 … #define AFE_SECURE_MASK_CONN30_1 … #define AFE_SECURE_MASK_CONN31_1 … #define AFE_SECURE_MASK_CONN32_1 … #define AFE_SECURE_MASK_CONN33_1 … #define AFE_SECURE_MASK_CONN34_1 … #define AFE_SECURE_MASK_CONN35_1 … #define AFE_SECURE_MASK_CONN36_1 … #define AFE_SECURE_MASK_CONN37_1 … #define AFE_SECURE_MASK_CONN38_1 … #define AFE_SECURE_MASK_CONN39_1 … #define AFE_SECURE_MASK_CONN40_1 … #define AFE_SECURE_MASK_CONN41_1 … #define AFE_SECURE_MASK_CONN42_1 … #define AFE_SECURE_MASK_CONN43_1 … #define AFE_SECURE_MASK_CONN44_1 … #define AFE_SECURE_MASK_CONN45_1 … #define AFE_SECURE_MASK_CONN46_1 … #define AFE_SECURE_MASK_CONN47_1 … #define AFE_SECURE_MASK_CONN48_1 … #define AFE_SECURE_MASK_CONN49_1 … #define AFE_SECURE_MASK_CONN50_1 … #define AFE_SECURE_MASK_CONN51_1 … #define AFE_SECURE_MASK_CONN52_1 … #define AFE_SECURE_MASK_CONN53_1 … #define AFE_SECURE_MASK_CONN54_1 … #define AFE_SECURE_MASK_CONN55_1 … #define AFE_SECURE_MASK_CONN56_1 … #define AFE_CONN60_1 … #define AFE_CONN61_1 … #define AFE_CONN62_1 … #define AFE_CONN63_1 … #define AFE_CONN64_1 … #define AFE_CONN65_1 … #define AFE_CONN66_1 … #define FPGA_CFG4 … #define FPGA_CFG5 … #define FPGA_CFG6 … #define FPGA_CFG7 … #define FPGA_CFG8 … #define FPGA_CFG9 … #define FPGA_CFG10 … #define FPGA_CFG11 … #define FPGA_CFG12 … #define FPGA_CFG13 … #define ETDM_IN1_CON0 … #define ETDM_IN1_CON1 … #define ETDM_IN1_CON2 … #define ETDM_IN1_CON3 … #define ETDM_IN1_CON4 … #define ETDM_IN1_CON5 … #define ETDM_IN1_CON6 … #define ETDM_IN1_CON7 … #define ETDM_IN1_CON8 … #define ETDM_OUT1_CON0 … #define ETDM_OUT1_CON1 … #define ETDM_OUT1_CON2 … #define ETDM_OUT1_CON3 … #define ETDM_OUT1_CON4 … #define ETDM_OUT1_CON5 … #define ETDM_OUT1_CON6 … #define ETDM_OUT1_CON7 … #define ETDM_OUT1_CON8 … #define ETDM_IN1_MON … #define ETDM_OUT1_MON … #define ETDM_0_3_COWORK_CON0 … #define ETDM_0_3_COWORK_CON1 … #define ETDM_0_3_COWORK_CON3 … #define AFE_MAX_REGISTER … #define AFE_IRQ_STATUS_BITS … #define AFE_IRQ_CNT_SHIFT … #define AFE_IRQ_CNT_MASK … #endif
Codebase Browser
linux