/* SPDX-License-Identifier: GPL-2.0 * * Mediatek MT8186 audio driver interconnection definition * * Copyright (c) 2022 MediaTek Inc. * Author: Jiaxin Yu <[email protected]> */ #ifndef _MT8186_INTERCONNECTION_H_ #define _MT8186_INTERCONNECTION_H_ /* in port define */ #define I_I2S0_CH1 … #define I_I2S0_CH2 … #define I_ADDA_UL_CH1 … #define I_ADDA_UL_CH2 … #define I_DL1_CH1 … #define I_DL1_CH2 … #define I_DL2_CH1 … #define I_DL2_CH2 … #define I_PCM_1_CAP_CH1 … #define I_GAIN1_OUT_CH1 … #define I_GAIN1_OUT_CH2 … #define I_GAIN2_OUT_CH1 … #define I_GAIN2_OUT_CH2 … #define I_PCM_2_CAP_CH1 … #define I_ADDA_UL_CH3 … #define I_ADDA_UL_CH4 … #define I_DL12_CH1 … #define I_DL12_CH2 … #define I_DL12_CH3 … #define I_DL12_CH4 … #define I_PCM_2_CAP_CH2 … #define I_PCM_1_CAP_CH2 … #define I_DL3_CH1 … #define I_DL3_CH2 … #define I_I2S2_CH1 … #define I_I2S2_CH2 … #define I_I2S2_CH3 … #define I_I2S2_CH4 … /* in port define >= 32 */ #define I_32_OFFSET … #define I_CONNSYS_I2S_CH1 … #define I_CONNSYS_I2S_CH2 … #define I_SRC_1_OUT_CH1 … #define I_SRC_1_OUT_CH2 … #define I_SRC_2_OUT_CH1 … #define I_SRC_2_OUT_CH2 … #define I_DL4_CH1 … #define I_DL4_CH2 … #define I_DL5_CH1 … #define I_DL5_CH2 … #define I_DL6_CH1 … #define I_DL6_CH2 … #define I_DL7_CH1 … #define I_DL7_CH2 … #define I_DL8_CH1 … #define I_DL8_CH2 … #define I_TDM_IN_CH1 … #define I_TDM_IN_CH2 … #define I_TDM_IN_CH3 … #define I_TDM_IN_CH4 … #define I_TDM_IN_CH5 … #define I_TDM_IN_CH6 … #define I_TDM_IN_CH7 … #define I_TDM_IN_CH8 … #endif
Codebase Browser
linux