#include <dt-bindings/clock/exynos5410.h>
#include <linux/clk-provider.h>
#include <linux/of.h>
#include <linux/of_address.h>
#include <linux/clk.h>
#include "clk.h"
#define APLL_LOCK …
#define APLL_CON0 …
#define CPLL_LOCK …
#define CPLL_CON0 …
#define EPLL_LOCK …
#define EPLL_CON0 …
#define MPLL_LOCK …
#define MPLL_CON0 …
#define BPLL_LOCK …
#define BPLL_CON0 …
#define KPLL_LOCK …
#define KPLL_CON0 …
#define SRC_CPU …
#define DIV_CPU0 …
#define SRC_CPERI1 …
#define GATE_IP_G2D …
#define DIV_TOP0 …
#define DIV_TOP1 …
#define DIV_FSYS0 …
#define DIV_FSYS1 …
#define DIV_FSYS2 …
#define DIV_PERIC0 …
#define DIV_PERIC3 …
#define SRC_TOP0 …
#define SRC_TOP1 …
#define SRC_TOP2 …
#define SRC_FSYS …
#define SRC_PERIC0 …
#define SRC_MASK_FSYS …
#define SRC_MASK_PERIC0 …
#define GATE_BUS_FSYS0 …
#define GATE_TOP_SCLK_FSYS …
#define GATE_TOP_SCLK_PERIC …
#define GATE_IP_FSYS …
#define GATE_IP_PERIC …
#define GATE_IP_PERIS …
#define SRC_CDREX …
#define SRC_KFC …
#define DIV_KFC0 …
#define CLKS_NR …
enum exynos5410_plls { … };
PNAME(apll_p) = …;
PNAME(bpll_p) = …;
PNAME(cpll_p) = …;
PNAME(epll_p) = …;
PNAME(mpll_p) = …;
PNAME(kpll_p) = …;
PNAME(mout_cpu_p) = …;
PNAME(mout_kfc_p) = …;
PNAME(mpll_user_p) = …;
PNAME(bpll_user_p) = …;
PNAME(mpll_bpll_p) = …;
PNAME(sclk_mpll_bpll_p) = …;
PNAME(group2_p) = …;
static const struct samsung_mux_clock exynos5410_mux_clks[] __initconst = …;
static const struct samsung_div_clock exynos5410_div_clks[] __initconst = …;
static const struct samsung_gate_clock exynos5410_gate_clks[] __initconst = …;
static const struct samsung_pll_rate_table exynos5410_pll2550x_24mhz_tbl[] __initconst = …;
static struct samsung_pll_clock exynos5410_plls[nr_plls] __initdata = …;
static const struct samsung_cmu_info cmu __initconst = …;
static void __init exynos5410_clk_init(struct device_node *np)
{ … }
CLK_OF_DECLARE(exynos5410_clk, "samsung,exynos5410-clock", exynos5410_clk_init);