/* SPDX-License-Identifier: (GPL-2.0+ OR MIT) */ /* * Copyright (C) 2017 Icenowy Zheng <[email protected]> */ #ifndef _DT_BINDINGS_RESET_SUN50I_H6_H_ #define _DT_BINDINGS_RESET_SUN50I_H6_H_ #define RST_MBUS … #define RST_BUS_DE … #define RST_BUS_DEINTERLACE … #define RST_BUS_GPU … #define RST_BUS_CE … #define RST_BUS_VE … #define RST_BUS_EMCE … #define RST_BUS_VP9 … #define RST_BUS_DMA … #define RST_BUS_MSGBOX … #define RST_BUS_SPINLOCK … #define RST_BUS_HSTIMER … #define RST_BUS_DBG … #define RST_BUS_PSI … #define RST_BUS_PWM … #define RST_BUS_IOMMU … #define RST_BUS_DRAM … #define RST_BUS_NAND … #define RST_BUS_MMC0 … #define RST_BUS_MMC1 … #define RST_BUS_MMC2 … #define RST_BUS_UART0 … #define RST_BUS_UART1 … #define RST_BUS_UART2 … #define RST_BUS_UART3 … #define RST_BUS_I2C0 … #define RST_BUS_I2C1 … #define RST_BUS_I2C2 … #define RST_BUS_I2C3 … #define RST_BUS_SCR0 … #define RST_BUS_SCR1 … #define RST_BUS_SPI0 … #define RST_BUS_SPI1 … #define RST_BUS_EMAC … #define RST_BUS_TS … #define RST_BUS_IR_TX … #define RST_BUS_THS … #define RST_BUS_I2S0 … #define RST_BUS_I2S1 … #define RST_BUS_I2S2 … #define RST_BUS_I2S3 … #define RST_BUS_SPDIF … #define RST_BUS_DMIC … #define RST_BUS_AUDIO_HUB … #define RST_USB_PHY0 … #define RST_USB_PHY1 … #define RST_USB_PHY3 … #define RST_USB_HSIC … #define RST_BUS_OHCI0 … #define RST_BUS_OHCI3 … #define RST_BUS_EHCI0 … #define RST_BUS_XHCI … #define RST_BUS_EHCI3 … #define RST_BUS_OTG … #define RST_BUS_PCIE … #define RST_PCIE_POWERUP … #define RST_BUS_HDMI … #define RST_BUS_HDMI_SUB … #define RST_BUS_TCON_TOP … #define RST_BUS_TCON_LCD0 … #define RST_BUS_TCON_TV0 … #define RST_BUS_CSI … #define RST_BUS_HDCP … #endif /* _DT_BINDINGS_RESET_SUN50I_H6_H_ */
Codebase Browser
linux