/* SPDX-License-Identifier: GPL-2.0 */ #ifndef LINUX_BCMA_DRIVER_PCIE2_H_ #define LINUX_BCMA_DRIVER_PCIE2_H_ #define BCMA_CORE_PCIE2_CLK_CONTROL … #define PCIE2_CLKC_RST_OE … #define PCIE2_CLKC_RST … #define PCIE2_CLKC_SPERST … #define PCIE2_CLKC_DISABLE_L1CLK_GATING … #define PCIE2_CLKC_DLYPERST … #define PCIE2_CLKC_DISSPROMLD … #define PCIE2_CLKC_WAKE_MODE_L2 … #define BCMA_CORE_PCIE2_RC_PM_CONTROL … #define BCMA_CORE_PCIE2_RC_PM_STATUS … #define BCMA_CORE_PCIE2_EP_PM_CONTROL … #define BCMA_CORE_PCIE2_EP_PM_STATUS … #define BCMA_CORE_PCIE2_EP_LTR_CONTROL … #define BCMA_CORE_PCIE2_EP_LTR_STATUS … #define BCMA_CORE_PCIE2_EP_OBFF_STATUS … #define BCMA_CORE_PCIE2_PCIE_ERR_STATUS … #define BCMA_CORE_PCIE2_RC_AXI_CONFIG … #define BCMA_CORE_PCIE2_EP_AXI_CONFIG … #define BCMA_CORE_PCIE2_RXDEBUG_STATUS0 … #define BCMA_CORE_PCIE2_RXDEBUG_CONTROL0 … #define BCMA_CORE_PCIE2_CONFIGINDADDR … #define BCMA_CORE_PCIE2_CONFIGINDDATA … #define BCMA_CORE_PCIE2_MDIOCONTROL … #define BCMA_CORE_PCIE2_MDIOWRDATA … #define BCMA_CORE_PCIE2_MDIORDDATA … #define BCMA_CORE_PCIE2_DATAINTF … #define BCMA_CORE_PCIE2_D2H_INTRLAZY_0 … #define BCMA_CORE_PCIE2_H2D_INTRLAZY_0 … #define BCMA_CORE_PCIE2_H2D_INTSTAT_0 … #define BCMA_CORE_PCIE2_H2D_INTMASK_0 … #define BCMA_CORE_PCIE2_D2H_INTSTAT_0 … #define BCMA_CORE_PCIE2_D2H_INTMASK_0 … #define BCMA_CORE_PCIE2_LTR_STATE … #define PCIE2_LTR_ACTIVE … #define PCIE2_LTR_ACTIVE_IDLE … #define PCIE2_LTR_SLEEP … #define PCIE2_LTR_FINAL_MASK … #define PCIE2_LTR_FINAL_SHIFT … #define BCMA_CORE_PCIE2_PWR_INT_STATUS … #define BCMA_CORE_PCIE2_PWR_INT_MASK … #define BCMA_CORE_PCIE2_CFG_ADDR … #define BCMA_CORE_PCIE2_CFG_DATA … #define BCMA_CORE_PCIE2_SYS_EQ_PAGE … #define BCMA_CORE_PCIE2_SYS_MSI_PAGE … #define BCMA_CORE_PCIE2_SYS_MSI_INTREN … #define BCMA_CORE_PCIE2_SYS_MSI_CTRL0 … #define BCMA_CORE_PCIE2_SYS_MSI_CTRL1 … #define BCMA_CORE_PCIE2_SYS_MSI_CTRL2 … #define BCMA_CORE_PCIE2_SYS_MSI_CTRL3 … #define BCMA_CORE_PCIE2_SYS_MSI_CTRL4 … #define BCMA_CORE_PCIE2_SYS_MSI_CTRL5 … #define BCMA_CORE_PCIE2_SYS_EQ_HEAD0 … #define BCMA_CORE_PCIE2_SYS_EQ_TAIL0 … #define BCMA_CORE_PCIE2_SYS_EQ_HEAD1 … #define BCMA_CORE_PCIE2_SYS_EQ_TAIL1 … #define BCMA_CORE_PCIE2_SYS_EQ_HEAD2 … #define BCMA_CORE_PCIE2_SYS_EQ_TAIL2 … #define BCMA_CORE_PCIE2_SYS_EQ_HEAD3 … #define BCMA_CORE_PCIE2_SYS_EQ_TAIL3 … #define BCMA_CORE_PCIE2_SYS_EQ_HEAD4 … #define BCMA_CORE_PCIE2_SYS_EQ_TAIL4 … #define BCMA_CORE_PCIE2_SYS_EQ_HEAD5 … #define BCMA_CORE_PCIE2_SYS_EQ_TAIL5 … #define BCMA_CORE_PCIE2_SYS_RC_INTX_EN … #define BCMA_CORE_PCIE2_SYS_RC_INTX_CSR … #define BCMA_CORE_PCIE2_SYS_MSI_REQ … #define BCMA_CORE_PCIE2_SYS_HOST_INTR_EN … #define BCMA_CORE_PCIE2_SYS_HOST_INTR_CSR … #define BCMA_CORE_PCIE2_SYS_HOST_INTR0 … #define BCMA_CORE_PCIE2_SYS_HOST_INTR1 … #define BCMA_CORE_PCIE2_SYS_HOST_INTR2 … #define BCMA_CORE_PCIE2_SYS_HOST_INTR3 … #define BCMA_CORE_PCIE2_SYS_EP_INT_EN0 … #define BCMA_CORE_PCIE2_SYS_EP_INT_EN1 … #define BCMA_CORE_PCIE2_SYS_EP_INT_CSR0 … #define BCMA_CORE_PCIE2_SYS_EP_INT_CSR1 … #define BCMA_CORE_PCIE2_SPROM(wordoffset) … #define BCMA_CORE_PCIE2_FUNC0_IMAP0_0 … #define BCMA_CORE_PCIE2_FUNC0_IMAP0_1 … #define BCMA_CORE_PCIE2_FUNC0_IMAP0_2 … #define BCMA_CORE_PCIE2_FUNC0_IMAP0_3 … #define BCMA_CORE_PCIE2_FUNC0_IMAP0_4 … #define BCMA_CORE_PCIE2_FUNC0_IMAP0_5 … #define BCMA_CORE_PCIE2_FUNC0_IMAP0_6 … #define BCMA_CORE_PCIE2_FUNC0_IMAP0_7 … #define BCMA_CORE_PCIE2_FUNC1_IMAP0_0 … #define BCMA_CORE_PCIE2_FUNC1_IMAP0_1 … #define BCMA_CORE_PCIE2_FUNC1_IMAP0_2 … #define BCMA_CORE_PCIE2_FUNC1_IMAP0_3 … #define BCMA_CORE_PCIE2_FUNC1_IMAP0_4 … #define BCMA_CORE_PCIE2_FUNC1_IMAP0_5 … #define BCMA_CORE_PCIE2_FUNC1_IMAP0_6 … #define BCMA_CORE_PCIE2_FUNC1_IMAP0_7 … #define BCMA_CORE_PCIE2_FUNC0_IMAP1 … #define BCMA_CORE_PCIE2_FUNC1_IMAP1 … #define BCMA_CORE_PCIE2_FUNC0_IMAP2 … #define BCMA_CORE_PCIE2_FUNC1_IMAP2 … #define BCMA_CORE_PCIE2_IARR0_LOWER … #define BCMA_CORE_PCIE2_IARR0_UPPER … #define BCMA_CORE_PCIE2_IARR1_LOWER … #define BCMA_CORE_PCIE2_IARR1_UPPER … #define BCMA_CORE_PCIE2_IARR2_LOWER … #define BCMA_CORE_PCIE2_IARR2_UPPER … #define BCMA_CORE_PCIE2_OARR0 … #define BCMA_CORE_PCIE2_OARR1 … #define BCMA_CORE_PCIE2_OARR2 … #define BCMA_CORE_PCIE2_OMAP0_LOWER … #define BCMA_CORE_PCIE2_OMAP0_UPPER … #define BCMA_CORE_PCIE2_OMAP1_LOWER … #define BCMA_CORE_PCIE2_OMAP1_UPPER … #define BCMA_CORE_PCIE2_OMAP2_LOWER … #define BCMA_CORE_PCIE2_OMAP2_UPPER … #define BCMA_CORE_PCIE2_FUNC1_IARR1_SIZE … #define BCMA_CORE_PCIE2_FUNC1_IARR2_SIZE … #define BCMA_CORE_PCIE2_MEM_CONTROL … #define BCMA_CORE_PCIE2_MEM_ECC_ERRLOG0 … #define BCMA_CORE_PCIE2_MEM_ECC_ERRLOG1 … #define BCMA_CORE_PCIE2_LINK_STATUS … #define BCMA_CORE_PCIE2_STRAP_STATUS … #define BCMA_CORE_PCIE2_RESET_STATUS … #define BCMA_CORE_PCIE2_RESETEN_IN_LINKDOWN … #define BCMA_CORE_PCIE2_MISC_INTR_EN … #define BCMA_CORE_PCIE2_TX_DEBUG_CFG … #define BCMA_CORE_PCIE2_MISC_CONFIG … #define BCMA_CORE_PCIE2_MISC_STATUS … #define BCMA_CORE_PCIE2_INTR_EN … #define BCMA_CORE_PCIE2_INTR_CLEAR … #define BCMA_CORE_PCIE2_INTR_STATUS … /* PCIE gen2 config regs */ #define PCIE2_INTSTATUS … #define PCIE2_INTMASK … #define PCIE2_SBMBX … #define PCIE2_PMCR_REFUP … #define PCIE2_CAP_DEVSTSCTRL2_OFFSET … #define PCIE2_CAP_DEVSTSCTRL2_LTRENAB … #define PCIE2_PVT_REG_PM_CLK_PERIOD … struct bcma_drv_pcie2 { … }; #define pcie2_read16(pcie2, offset) … #define pcie2_read32(pcie2, offset) … #define pcie2_write16(pcie2, offset, val) … #define pcie2_write32(pcie2, offset, val) … #define pcie2_set32(pcie2, offset, set) … #define pcie2_mask32(pcie2, offset, mask) … #endif /* LINUX_BCMA_DRIVER_PCIE2_H_ */
Codebase Browser
linux