/* SPDX-License-Identifier: GPL-2.0-only */ /* * Copyright (C) 2016 Texas Instruments Incorporated - http://www.ti.com/ * Author: Tomi Valkeinen <[email protected]> */ #ifndef __OMAP_DRM_DSS_DSI_H #define __OMAP_DRM_DSS_DSI_H #include <drm/drm_mipi_dsi.h> struct dsi_reg { … }; #define DSI_REG(mod, idx) … /* DSI Protocol Engine */ #define DSI_PROTO … #define DSI_PROTO_SZ … #define DSI_REVISION … #define DSI_SYSCONFIG … #define DSI_SYSSTATUS … #define DSI_IRQSTATUS … #define DSI_IRQENABLE … #define DSI_CTRL … #define DSI_GNQ … #define DSI_COMPLEXIO_CFG1 … #define DSI_COMPLEXIO_IRQ_STATUS … #define DSI_COMPLEXIO_IRQ_ENABLE … #define DSI_CLK_CTRL … #define DSI_TIMING1 … #define DSI_TIMING2 … #define DSI_VM_TIMING1 … #define DSI_VM_TIMING2 … #define DSI_VM_TIMING3 … #define DSI_CLK_TIMING … #define DSI_TX_FIFO_VC_SIZE … #define DSI_RX_FIFO_VC_SIZE … #define DSI_COMPLEXIO_CFG2 … #define DSI_RX_FIFO_VC_FULLNESS … #define DSI_VM_TIMING4 … #define DSI_TX_FIFO_VC_EMPTINESS … #define DSI_VM_TIMING5 … #define DSI_VM_TIMING6 … #define DSI_VM_TIMING7 … #define DSI_STOPCLK_TIMING … #define DSI_VC_CTRL(n) … #define DSI_VC_TE(n) … #define DSI_VC_LONG_PACKET_HEADER(n) … #define DSI_VC_LONG_PACKET_PAYLOAD(n) … #define DSI_VC_SHORT_PACKET_HEADER(n) … #define DSI_VC_IRQSTATUS(n) … #define DSI_VC_IRQENABLE(n) … /* DSIPHY_SCP */ #define DSI_PHY … #define DSI_PHY_OFFSET … #define DSI_PHY_SZ … #define DSI_DSIPHY_CFG0 … #define DSI_DSIPHY_CFG1 … #define DSI_DSIPHY_CFG2 … #define DSI_DSIPHY_CFG5 … #define DSI_DSIPHY_CFG10 … /* DSI_PLL_CTRL_SCP */ #define DSI_PLL … #define DSI_PLL_OFFSET … #define DSI_PLL_SZ … #define DSI_PLL_CONTROL … #define DSI_PLL_STATUS … #define DSI_PLL_GO … #define DSI_PLL_CONFIGURATION1 … #define DSI_PLL_CONFIGURATION2 … /* Global interrupts */ #define DSI_IRQ_VC0 … #define DSI_IRQ_VC1 … #define DSI_IRQ_VC2 … #define DSI_IRQ_VC3 … #define DSI_IRQ_WAKEUP … #define DSI_IRQ_RESYNC … #define DSI_IRQ_PLL_LOCK … #define DSI_IRQ_PLL_UNLOCK … #define DSI_IRQ_PLL_RECALL … #define DSI_IRQ_COMPLEXIO_ERR … #define DSI_IRQ_HS_TX_TIMEOUT … #define DSI_IRQ_LP_RX_TIMEOUT … #define DSI_IRQ_TE_TRIGGER … #define DSI_IRQ_ACK_TRIGGER … #define DSI_IRQ_SYNC_LOST … #define DSI_IRQ_LDO_POWER_GOOD … #define DSI_IRQ_TA_TIMEOUT … #define DSI_IRQ_ERROR_MASK … #define DSI_IRQ_CHANNEL_MASK … /* Virtual channel interrupts */ #define DSI_VC_IRQ_CS … #define DSI_VC_IRQ_ECC_CORR … #define DSI_VC_IRQ_PACKET_SENT … #define DSI_VC_IRQ_FIFO_TX_OVF … #define DSI_VC_IRQ_FIFO_RX_OVF … #define DSI_VC_IRQ_BTA … #define DSI_VC_IRQ_ECC_NO_CORR … #define DSI_VC_IRQ_FIFO_TX_UDF … #define DSI_VC_IRQ_PP_BUSY_CHANGE … #define DSI_VC_IRQ_ERROR_MASK … /* ComplexIO interrupts */ #define DSI_CIO_IRQ_ERRSYNCESC1 … #define DSI_CIO_IRQ_ERRSYNCESC2 … #define DSI_CIO_IRQ_ERRSYNCESC3 … #define DSI_CIO_IRQ_ERRSYNCESC4 … #define DSI_CIO_IRQ_ERRSYNCESC5 … #define DSI_CIO_IRQ_ERRESC1 … #define DSI_CIO_IRQ_ERRESC2 … #define DSI_CIO_IRQ_ERRESC3 … #define DSI_CIO_IRQ_ERRESC4 … #define DSI_CIO_IRQ_ERRESC5 … #define DSI_CIO_IRQ_ERRCONTROL1 … #define DSI_CIO_IRQ_ERRCONTROL2 … #define DSI_CIO_IRQ_ERRCONTROL3 … #define DSI_CIO_IRQ_ERRCONTROL4 … #define DSI_CIO_IRQ_ERRCONTROL5 … #define DSI_CIO_IRQ_STATEULPS1 … #define DSI_CIO_IRQ_STATEULPS2 … #define DSI_CIO_IRQ_STATEULPS3 … #define DSI_CIO_IRQ_STATEULPS4 … #define DSI_CIO_IRQ_STATEULPS5 … #define DSI_CIO_IRQ_ERRCONTENTIONLP0_1 … #define DSI_CIO_IRQ_ERRCONTENTIONLP1_1 … #define DSI_CIO_IRQ_ERRCONTENTIONLP0_2 … #define DSI_CIO_IRQ_ERRCONTENTIONLP1_2 … #define DSI_CIO_IRQ_ERRCONTENTIONLP0_3 … #define DSI_CIO_IRQ_ERRCONTENTIONLP1_3 … #define DSI_CIO_IRQ_ERRCONTENTIONLP0_4 … #define DSI_CIO_IRQ_ERRCONTENTIONLP1_4 … #define DSI_CIO_IRQ_ERRCONTENTIONLP0_5 … #define DSI_CIO_IRQ_ERRCONTENTIONLP1_5 … #define DSI_CIO_IRQ_ULPSACTIVENOT_ALL0 … #define DSI_CIO_IRQ_ULPSACTIVENOT_ALL1 … #define DSI_CIO_IRQ_ERROR_MASK … enum omap_dss_dsi_mode { … }; enum omap_dss_dsi_trans_mode { … }; struct omap_dss_dsi_videomode_timings { … }; struct omap_dss_dsi_config { … }; /* DSI PLL HSDIV indices */ #define HSDIV_DISPC … #define HSDIV_DSI … #define DSI_MAX_NR_ISRS … #define DSI_MAX_NR_LANES … enum dsi_model { … }; enum dsi_lane_function { … }; struct dsi_lane_config { … }; omap_dsi_isr_t; struct dsi_isr_data { … }; enum fifo_size { … }; enum dsi_vc_source { … }; struct dsi_irq_stats { … }; struct dsi_isr_tables { … }; struct dsi_lp_clock_info { … }; struct dsi_clk_calc_ctx { … }; struct dsi_module_id_data { … }; enum dsi_quirks { … }; struct dsi_of_data { … }; struct dsi_data { … }; struct dsi_packet_sent_handler_data { … }; #endif /* __OMAP_DRM_DSS_DSI_H */
Codebase Browser
linux