#ifndef __DT_BINDINGS_RESET_CONTROLLER_AIROHA_EN7581_H_
#define __DT_BINDINGS_RESET_CONTROLLER_AIROHA_EN7581_H_
#define EN7581_XPON_PHY_RST …
#define EN7581_CPU_TIMER2_RST …
#define EN7581_HSUART_RST …
#define EN7581_UART4_RST …
#define EN7581_UART5_RST …
#define EN7581_I2C2_RST …
#define EN7581_XSI_MAC_RST …
#define EN7581_XSI_PHY_RST …
#define EN7581_NPU_RST …
#define EN7581_I2S_RST …
#define EN7581_TRNG_RST …
#define EN7581_TRNG_MSTART_RST …
#define EN7581_DUAL_HSI0_RST …
#define EN7581_DUAL_HSI1_RST …
#define EN7581_HSI_RST …
#define EN7581_DUAL_HSI0_MAC_RST …
#define EN7581_DUAL_HSI1_MAC_RST …
#define EN7581_HSI_MAC_RST …
#define EN7581_WDMA_RST …
#define EN7581_WOE0_RST …
#define EN7581_WOE1_RST …
#define EN7581_HSDMA_RST …
#define EN7581_TDMA_RST …
#define EN7581_EMMC_RST …
#define EN7581_SOE_RST …
#define EN7581_PCIE2_RST …
#define EN7581_XFP_MAC_RST …
#define EN7581_USB_HOST_P1_RST …
#define EN7581_USB_HOST_P1_U3_PHY_RST …
#define EN7581_PCM1_ZSI_ISI_RST …
#define EN7581_FE_PDMA_RST …
#define EN7581_FE_QDMA_RST …
#define EN7581_PCM_SPIWP_RST …
#define EN7581_CRYPTO_RST …
#define EN7581_TIMER_RST …
#define EN7581_PCM1_RST …
#define EN7581_UART_RST …
#define EN7581_GPIO_RST …
#define EN7581_GDMA_RST …
#define EN7581_I2C_MASTER_RST …
#define EN7581_PCM2_ZSI_ISI_RST …
#define EN7581_SFC_RST …
#define EN7581_UART2_RST …
#define EN7581_GDMP_RST …
#define EN7581_FE_RST …
#define EN7581_USB_HOST_P0_RST …
#define EN7581_GSW_RST …
#define EN7581_SFC2_PCM_RST …
#define EN7581_PCIE0_RST …
#define EN7581_PCIE1_RST …
#define EN7581_CPU_TIMER_RST …
#define EN7581_PCIE_HB_RST …
#define EN7581_XPON_MAC_RST …
#endif