/* * GFX_8_0 Register documentation * * Copyright (C) 2014 Advanced Micro Devices, Inc. * * Permission is hereby granted, free of charge, to any person obtaining a * copy of this software and associated documentation files (the "Software"), * to deal in the Software without restriction, including without limitation * the rights to use, copy, modify, merge, publish, distribute, sublicense, * and/or sell copies of the Software, and to permit persons to whom the * Software is furnished to do so, subject to the following conditions: * * The above copyright notice and this permission notice shall be included * in all copies or substantial portions of the Software. * * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS * OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL * THE COPYRIGHT HOLDER(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN * AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE. */ #ifndef GFX_8_0_ENUM_H #define GFX_8_0_ENUM_H SurfaceNumber; SurfaceSwap; CBMode; RoundMode; SourceFormat; BlendOp; CombFunc; BlendOpt; CmaskCode; CmaskAddr; CBPerfSel; CBPerfOpFilterSel; CBPerfClearFilterSel; CP_RING_ID; CP_PIPE_ID; CP_ME_ID; SPM_PERFMON_STATE; CP_PERFMON_STATE; CP_PERFMON_ENABLE_MODE; CPG_PERFCOUNT_SEL; CPF_PERFCOUNT_SEL; CPC_PERFCOUNT_SEL; CP_ALPHA_TAG_RAM_SEL; #define SEM_ECC_ERROR … #define SEM_RESERVED … #define SEM_FAILED … #define SEM_PASSED … #define IQ_QUEUE_SLEEP … #define IQ_OFFLOAD_RETRY … #define IQ_SCH_WAVE_MSG … #define IQ_SEM_REARM … #define IQ_DEQUEUE_RETRY … #define IQ_INTR_TYPE_PQ … #define IQ_INTR_TYPE_IB … #define IQ_INTR_TYPE_MQD … #define VMID_SZ … #define CONFIG_SPACE_START … #define CONFIG_SPACE_END … #define CONFIG_SPACE1_START … #define CONFIG_SPACE1_END … #define CONFIG_SPACE2_START … #define CONFIG_SPACE2_END … #define UCONFIG_SPACE_START … #define UCONFIG_SPACE_END … #define PERSISTENT_SPACE_START … #define PERSISTENT_SPACE_END … #define CONTEXT_SPACE_START … #define CONTEXT_SPACE_END … ForceControl; ZSamplePosition; ZOrder; ZpassControl; ZModeForce; ZLimitSumm; CompareFrag; StencilOp; ConservativeZExport; DbPSLControl; PerfCounter_Vals; RingCounterControl; PixelPipeCounterId; PixelPipeStride; GB_EDC_DED_MODE; #define GB_TILING_CONFIG_TABLE_SIZE … #define GB_TILING_CONFIG_MACROTABLE_SIZE … GRBM_PERF_SEL; GRBM_SE0_PERF_SEL; GRBM_SE1_PERF_SEL; GRBM_SE2_PERF_SEL; GRBM_SE3_PERF_SEL; SU_PERFCNT_SEL; SC_PERFCNT_SEL; SePairXsel; SePairYsel; SePairMap; SeXsel; SeYsel; SeMap; ScXsel; ScYsel; ScMap; PkrXsel2; PkrXsel; PkrYsel; PkrMap; RbXsel; RbYsel; RbXsel2; RbMap; CSDATA_TYPE; #define CSDATA_TYPE_WIDTH … #define CSDATA_ADDR_WIDTH … #define CSDATA_DATA_WIDTH … SPI_SAMPLE_CNTL; SPI_FOG_MODE; SPI_PNT_SPRITE_OVERRIDE; SPI_PERFCNT_SEL; SPI_SHADER_FORMAT; SPI_SHADER_EX_FORMAT; CLKGATE_SM_MODE; CLKGATE_BASE_MODE; SQ_TEX_CLAMP; SQ_TEX_XY_FILTER; SQ_TEX_Z_FILTER; SQ_TEX_MIP_FILTER; SQ_TEX_ANISO_RATIO; SQ_TEX_DEPTH_COMPARE; SQ_TEX_BORDER_COLOR; SQ_RSRC_BUF_TYPE; SQ_RSRC_IMG_TYPE; SQ_RSRC_FLAT_TYPE; SQ_IMG_FILTER_TYPE; SQ_SEL_XYZW01; SQ_WAVE_TYPE; SQ_THREAD_TRACE_TOKEN_TYPE; SQ_THREAD_TRACE_MISC_TOKEN_TYPE; SQ_THREAD_TRACE_INST_TYPE; SQ_THREAD_TRACE_REG_TYPE; SQ_THREAD_TRACE_REG_OP; SQ_THREAD_TRACE_MODE_SEL; SQ_THREAD_TRACE_CAPTURE_MODE; SQ_THREAD_TRACE_VM_ID_MASK; SQ_THREAD_TRACE_WAVE_MASK; SQ_THREAD_TRACE_ISSUE; SQ_THREAD_TRACE_ISSUE_MASK; SQ_PERF_SEL; SQ_CAC_POWER_SEL; SQ_IND_CMD_CMD; SQ_IND_CMD_MODE; SQ_EDC_INFO_SOURCE; SQ_ROUND_MODE; SQ_INTERRUPT_WORD_ENCODING; ENUM_SQ_EXPORT_RAT_INST; SQ_IBUF_ST; SQ_INST_STR_ST; SQ_WAVE_IB_ECC_ST; SH_MEM_ADDRESS_MODE; SH_MEM_ALIGNMENT_MODE; SQ_THREAD_TRACE_WAVE_START_COUNT_PREFIX; #define SQ_WAVE_TYPE_PS0 … #define SQIND_GLOBAL_REGS_OFFSET … #define SQIND_GLOBAL_REGS_SIZE … #define SQIND_LOCAL_REGS_OFFSET … #define SQIND_LOCAL_REGS_SIZE … #define SQIND_WAVE_HWREGS_OFFSET … #define SQIND_WAVE_HWREGS_SIZE … #define SQIND_WAVE_SGPRS_OFFSET … #define SQIND_WAVE_SGPRS_SIZE … #define SQ_GFXDEC_BEGIN … #define SQ_GFXDEC_END … #define SQ_GFXDEC_STATE_ID_SHIFT … #define SQDEC_BEGIN … #define SQDEC_END … #define SQPERFSDEC_BEGIN … #define SQPERFSDEC_END … #define SQPERFDDEC_BEGIN … #define SQPERFDDEC_END … #define SQGFXUDEC_BEGIN … #define SQGFXUDEC_END … #define SQPWRDEC_BEGIN … #define SQPWRDEC_END … #define SQ_DISPATCHER_GFX_MIN … #define SQ_DISPATCHER_GFX_CNT_PER_RING … #define SQ_MAX_PGM_SGPRS … #define SQ_MAX_PGM_VGPRS … #define SQ_THREAD_TRACE_TIME_UNIT … #define SQ_EX_MODE_EXCP_VALU_BASE … #define SQ_EX_MODE_EXCP_VALU_SIZE … #define SQ_EX_MODE_EXCP_INVALID … #define SQ_EX_MODE_EXCP_INPUT_DENORM … #define SQ_EX_MODE_EXCP_DIV0 … #define SQ_EX_MODE_EXCP_OVERFLOW … #define SQ_EX_MODE_EXCP_UNDERFLOW … #define SQ_EX_MODE_EXCP_INEXACT … #define SQ_EX_MODE_EXCP_INT_DIV0 … #define SQ_EX_MODE_EXCP_ADDR_WATCH … #define SQ_EX_MODE_EXCP_MEM_VIOL … #define INST_ID_PRIV_START … #define INST_ID_ECC_INTERRUPT_MSG … #define INST_ID_TTRACE_NEW_PC_MSG … #define INST_ID_HW_TRAP … #define INST_ID_KILL_SEQ … #define INST_ID_SPI_WREXEC … #define INST_ID_HOST_REG_TRAP_MSG … #define SQ_ENC_SOP1_BITS … #define SQ_ENC_SOP1_MASK … #define SQ_ENC_SOP1_FIELD … #define SQ_ENC_SOPC_BITS … #define SQ_ENC_SOPC_MASK … #define SQ_ENC_SOPC_FIELD … #define SQ_ENC_SOPP_BITS … #define SQ_ENC_SOPP_MASK … #define SQ_ENC_SOPP_FIELD … #define SQ_ENC_SOPK_BITS … #define SQ_ENC_SOPK_MASK … #define SQ_ENC_SOPK_FIELD … #define SQ_ENC_SOP2_BITS … #define SQ_ENC_SOP2_MASK … #define SQ_ENC_SOP2_FIELD … #define SQ_ENC_SMEM_BITS … #define SQ_ENC_SMEM_MASK … #define SQ_ENC_SMEM_FIELD … #define SQ_ENC_VOP1_BITS … #define SQ_ENC_VOP1_MASK … #define SQ_ENC_VOP1_FIELD … #define SQ_ENC_VOPC_BITS … #define SQ_ENC_VOPC_MASK … #define SQ_ENC_VOPC_FIELD … #define SQ_ENC_VOP2_BITS … #define SQ_ENC_VOP2_MASK … #define SQ_ENC_VOP2_FIELD … #define SQ_ENC_VINTRP_BITS … #define SQ_ENC_VINTRP_MASK … #define SQ_ENC_VINTRP_FIELD … #define SQ_ENC_VOP3_BITS … #define SQ_ENC_VOP3_MASK … #define SQ_ENC_VOP3_FIELD … #define SQ_ENC_DS_BITS … #define SQ_ENC_DS_MASK … #define SQ_ENC_DS_FIELD … #define SQ_ENC_MUBUF_BITS … #define SQ_ENC_MUBUF_MASK … #define SQ_ENC_MUBUF_FIELD … #define SQ_ENC_MTBUF_BITS … #define SQ_ENC_MTBUF_MASK … #define SQ_ENC_MTBUF_FIELD … #define SQ_ENC_MIMG_BITS … #define SQ_ENC_MIMG_MASK … #define SQ_ENC_MIMG_FIELD … #define SQ_ENC_EXP_BITS … #define SQ_ENC_EXP_MASK … #define SQ_ENC_EXP_FIELD … #define SQ_ENC_FLAT_BITS … #define SQ_ENC_FLAT_MASK … #define SQ_ENC_FLAT_FIELD … #define SQ_V_OP3_INTRP_OFFSET … #define SQ_WAITCNT_VM_SHIFT … #define SQ_SENDMSG_STREAMID_SIZE … #define SQ_V_OPC_COUNT … #define SQ_V_OP3_INTRP_COUNT … #define SQ_XLATE_VOP3_TO_VOP2_OFFSET … #define SQ_HWREG_OFFSET_SIZE … #define SQ_HWREG_OFFSET_SHIFT … #define SQ_V_OP3_3IN_OFFSET … #define SQ_NUM_ATTR … #define SQ_NUM_VGPR … #define SQ_XLATE_VOP3_TO_VINTRP_COUNT … #define SQ_SENDMSG_MSG_SIZE … #define SQ_NUM_TTMP … #define SQ_HWREG_ID_SIZE … #define SQ_SENDMSG_GSOP_SIZE … #define SQ_NUM_SGPR … #define SQ_EXP_NUM_MRT … #define SQ_SENDMSG_SYSTEM_SIZE … #define SQ_WAITCNT_LGKM_SHIFT … #define SQ_XLATE_VOP3_TO_VOP2_COUNT … #define SQ_V_OP3_3IN_COUNT … #define SQ_V_INTRP_COUNT … #define SQ_WAITCNT_EXP_SIZE … #define SQ_SENDMSG_SYSTEM_SHIFT … #define SQ_EXP_NUM_GDS … #define SQ_HWREG_SIZE_SHIFT … #define SQ_XLATE_VOP3_TO_VOPC_OFFSET … #define SQ_V_OP3_2IN_COUNT … #define SQ_XLATE_VOP3_TO_VINTRP_OFFSET … #define SQ_SENDMSG_MSG_SHIFT … #define SQ_WAITCNT_EXP_SHIFT … #define SQ_WAITCNT_VM_SIZE … #define SQ_XLATE_VOP3_TO_VOP1_OFFSET … #define SQ_SENDMSG_GSOP_SHIFT … #define SQ_XLATE_VOP3_TO_VOP1_COUNT … #define SQ_SRC_VGPR_BIT … #define SQ_V_OP2_COUNT … #define SQ_EXP_NUM_PARAM … #define SQ_V_OP1_COUNT … #define SQ_SENDMSG_STREAMID_SHIFT … #define SQ_V_OP3_2IN_OFFSET … #define SQ_WAITCNT_LGKM_SIZE … #define SQ_XLATE_VOP3_TO_VOPC_COUNT … #define SQ_EXP_NUM_POS … #define SQ_HWREG_SIZE_SIZE … #define SQ_HWREG_ID_SHIFT … #define SQ_S_MOV_B32 … #define SQ_S_MOV_B64 … #define SQ_S_CMOV_B32 … #define SQ_S_CMOV_B64 … #define SQ_S_NOT_B32 … #define SQ_S_NOT_B64 … #define SQ_S_WQM_B32 … #define SQ_S_WQM_B64 … #define SQ_S_BREV_B32 … #define SQ_S_BREV_B64 … #define SQ_S_BCNT0_I32_B32 … #define SQ_S_BCNT0_I32_B64 … #define SQ_S_BCNT1_I32_B32 … #define SQ_S_BCNT1_I32_B64 … #define SQ_S_FF0_I32_B32 … #define SQ_S_FF0_I32_B64 … #define SQ_S_FF1_I32_B32 … #define SQ_S_FF1_I32_B64 … #define SQ_S_FLBIT_I32_B32 … #define SQ_S_FLBIT_I32_B64 … #define SQ_S_FLBIT_I32 … #define SQ_S_FLBIT_I32_I64 … #define SQ_S_SEXT_I32_I8 … #define SQ_S_SEXT_I32_I16 … #define SQ_S_BITSET0_B32 … #define SQ_S_BITSET0_B64 … #define SQ_S_BITSET1_B32 … #define SQ_S_BITSET1_B64 … #define SQ_S_GETPC_B64 … #define SQ_S_SETPC_B64 … #define SQ_S_SWAPPC_B64 … #define SQ_S_RFE_B64 … #define SQ_S_AND_SAVEEXEC_B64 … #define SQ_S_OR_SAVEEXEC_B64 … #define SQ_S_XOR_SAVEEXEC_B64 … #define SQ_S_ANDN2_SAVEEXEC_B64 … #define SQ_S_ORN2_SAVEEXEC_B64 … #define SQ_S_NAND_SAVEEXEC_B64 … #define SQ_S_NOR_SAVEEXEC_B64 … #define SQ_S_XNOR_SAVEEXEC_B64 … #define SQ_S_QUADMASK_B32 … #define SQ_S_QUADMASK_B64 … #define SQ_S_MOVRELS_B32 … #define SQ_S_MOVRELS_B64 … #define SQ_S_MOVRELD_B32 … #define SQ_S_MOVRELD_B64 … #define SQ_S_CBRANCH_JOIN … #define SQ_S_MOV_REGRD_B32 … #define SQ_S_ABS_I32 … #define SQ_S_MOV_FED_B32 … #define SQ_S_SET_GPR_IDX_IDX … #define SQ_ATTR0 … #define SQ_S_MOVK_I32 … #define SQ_S_CMOVK_I32 … #define SQ_S_CMPK_EQ_I32 … #define SQ_S_CMPK_LG_I32 … #define SQ_S_CMPK_GT_I32 … #define SQ_S_CMPK_GE_I32 … #define SQ_S_CMPK_LT_I32 … #define SQ_S_CMPK_LE_I32 … #define SQ_S_CMPK_EQ_U32 … #define SQ_S_CMPK_LG_U32 … #define SQ_S_CMPK_GT_U32 … #define SQ_S_CMPK_GE_U32 … #define SQ_S_CMPK_LT_U32 … #define SQ_S_CMPK_LE_U32 … #define SQ_S_ADDK_I32 … #define SQ_S_MULK_I32 … #define SQ_S_CBRANCH_I_FORK … #define SQ_S_GETREG_B32 … #define SQ_S_SETREG_B32 … #define SQ_S_GETREG_REGRD_B32 … #define SQ_S_SETREG_IMM32_B32 … #define SQ_TBA_LO … #define SQ_TBA_HI … #define SQ_TMA_LO … #define SQ_TMA_HI … #define SQ_TTMP0 … #define SQ_TTMP1 … #define SQ_TTMP2 … #define SQ_TTMP3 … #define SQ_TTMP4 … #define SQ_TTMP5 … #define SQ_TTMP6 … #define SQ_TTMP7 … #define SQ_TTMP8 … #define SQ_TTMP9 … #define SQ_TTMP10 … #define SQ_TTMP11 … #define SQ_VGPR0 … #define SQ_EXP … #define SQ_EXP_MRT0 … #define SQ_EXP_MRTZ … #define SQ_EXP_NULL … #define SQ_EXP_POS0 … #define SQ_EXP_PARAM0 … #define SQ_CNT1 … #define SQ_CNT2 … #define SQ_CNT3 … #define SQ_CNT4 … #define SQ_S_LOAD_DWORD … #define SQ_S_LOAD_DWORDX2 … #define SQ_S_LOAD_DWORDX4 … #define SQ_S_LOAD_DWORDX8 … #define SQ_S_LOAD_DWORDX16 … #define SQ_S_BUFFER_LOAD_DWORD … #define SQ_S_BUFFER_LOAD_DWORDX2 … #define SQ_S_BUFFER_LOAD_DWORDX4 … #define SQ_S_BUFFER_LOAD_DWORDX8 … #define SQ_S_BUFFER_LOAD_DWORDX16 … #define SQ_S_STORE_DWORD … #define SQ_S_STORE_DWORDX2 … #define SQ_S_STORE_DWORDX4 … #define SQ_S_BUFFER_STORE_DWORD … #define SQ_S_BUFFER_STORE_DWORDX2 … #define SQ_S_BUFFER_STORE_DWORDX4 … #define SQ_S_DCACHE_INV … #define SQ_S_DCACHE_WB … #define SQ_S_DCACHE_INV_VOL … #define SQ_S_DCACHE_WB_VOL … #define SQ_S_MEMTIME … #define SQ_S_MEMREALTIME … #define SQ_S_ATC_PROBE … #define SQ_S_ATC_PROBE_BUFFER … #define SQ_S_BUFFER_ATOMIC_SWAP … #define SQ_S_BUFFER_ATOMIC_CMPSWAP … #define SQ_S_BUFFER_ATOMIC_ADD … #define SQ_S_BUFFER_ATOMIC_SUB … #define SQ_S_BUFFER_ATOMIC_SMIN … #define SQ_S_BUFFER_ATOMIC_UMIN … #define SQ_S_BUFFER_ATOMIC_SMAX … #define SQ_S_BUFFER_ATOMIC_UMAX … #define SQ_S_BUFFER_ATOMIC_AND … #define SQ_S_BUFFER_ATOMIC_OR … #define SQ_S_BUFFER_ATOMIC_XOR … #define SQ_S_BUFFER_ATOMIC_INC … #define SQ_S_BUFFER_ATOMIC_DEC … #define SQ_S_BUFFER_ATOMIC_SWAP_X2 … #define SQ_S_BUFFER_ATOMIC_CMPSWAP_X2 … #define SQ_S_BUFFER_ATOMIC_ADD_X2 … #define SQ_S_BUFFER_ATOMIC_SUB_X2 … #define SQ_S_BUFFER_ATOMIC_SMIN_X2 … #define SQ_S_BUFFER_ATOMIC_UMIN_X2 … #define SQ_S_BUFFER_ATOMIC_SMAX_X2 … #define SQ_S_BUFFER_ATOMIC_UMAX_X2 … #define SQ_S_BUFFER_ATOMIC_AND_X2 … #define SQ_S_BUFFER_ATOMIC_OR_X2 … #define SQ_S_BUFFER_ATOMIC_XOR_X2 … #define SQ_S_BUFFER_ATOMIC_INC_X2 … #define SQ_S_BUFFER_ATOMIC_DEC_X2 … #define SQ_F … #define SQ_LT … #define SQ_EQ … #define SQ_LE … #define SQ_GT … #define SQ_LG … #define SQ_GE … #define SQ_O … #define SQ_U … #define SQ_NGE … #define SQ_NLG … #define SQ_NGT … #define SQ_NLE … #define SQ_NEQ … #define SQ_NLT … #define SQ_TRU … #define SQ_V_CMP_CLASS_F32 … #define SQ_V_CMPX_CLASS_F32 … #define SQ_V_CMP_CLASS_F64 … #define SQ_V_CMPX_CLASS_F64 … #define SQ_V_CMP_CLASS_F16 … #define SQ_V_CMPX_CLASS_F16 … #define SQ_V_CMP_F_F16 … #define SQ_V_CMP_LT_F16 … #define SQ_V_CMP_EQ_F16 … #define SQ_V_CMP_LE_F16 … #define SQ_V_CMP_GT_F16 … #define SQ_V_CMP_LG_F16 … #define SQ_V_CMP_GE_F16 … #define SQ_V_CMP_O_F16 … #define SQ_V_CMP_U_F16 … #define SQ_V_CMP_NGE_F16 … #define SQ_V_CMP_NLG_F16 … #define SQ_V_CMP_NGT_F16 … #define SQ_V_CMP_NLE_F16 … #define SQ_V_CMP_NEQ_F16 … #define SQ_V_CMP_NLT_F16 … #define SQ_V_CMP_TRU_F16 … #define SQ_V_CMPX_F_F16 … #define SQ_V_CMPX_LT_F16 … #define SQ_V_CMPX_EQ_F16 … #define SQ_V_CMPX_LE_F16 … #define SQ_V_CMPX_GT_F16 … #define SQ_V_CMPX_LG_F16 … #define SQ_V_CMPX_GE_F16 … #define SQ_V_CMPX_O_F16 … #define SQ_V_CMPX_U_F16 … #define SQ_V_CMPX_NGE_F16 … #define SQ_V_CMPX_NLG_F16 … #define SQ_V_CMPX_NGT_F16 … #define SQ_V_CMPX_NLE_F16 … #define SQ_V_CMPX_NEQ_F16 … #define SQ_V_CMPX_NLT_F16 … #define SQ_V_CMPX_TRU_F16 … #define SQ_V_CMP_F_F32 … #define SQ_V_CMP_LT_F32 … #define SQ_V_CMP_EQ_F32 … #define SQ_V_CMP_LE_F32 … #define SQ_V_CMP_GT_F32 … #define SQ_V_CMP_LG_F32 … #define SQ_V_CMP_GE_F32 … #define SQ_V_CMP_O_F32 … #define SQ_V_CMP_U_F32 … #define SQ_V_CMP_NGE_F32 … #define SQ_V_CMP_NLG_F32 … #define SQ_V_CMP_NGT_F32 … #define SQ_V_CMP_NLE_F32 … #define SQ_V_CMP_NEQ_F32 … #define SQ_V_CMP_NLT_F32 … #define SQ_V_CMP_TRU_F32 … #define SQ_V_CMPX_F_F32 … #define SQ_V_CMPX_LT_F32 … #define SQ_V_CMPX_EQ_F32 … #define SQ_V_CMPX_LE_F32 … #define SQ_V_CMPX_GT_F32 … #define SQ_V_CMPX_LG_F32 … #define SQ_V_CMPX_GE_F32 … #define SQ_V_CMPX_O_F32 … #define SQ_V_CMPX_U_F32 … #define SQ_V_CMPX_NGE_F32 … #define SQ_V_CMPX_NLG_F32 … #define SQ_V_CMPX_NGT_F32 … #define SQ_V_CMPX_NLE_F32 … #define SQ_V_CMPX_NEQ_F32 … #define SQ_V_CMPX_NLT_F32 … #define SQ_V_CMPX_TRU_F32 … #define SQ_V_CMP_F_F64 … #define SQ_V_CMP_LT_F64 … #define SQ_V_CMP_EQ_F64 … #define SQ_V_CMP_LE_F64 … #define SQ_V_CMP_GT_F64 … #define SQ_V_CMP_LG_F64 … #define SQ_V_CMP_GE_F64 … #define SQ_V_CMP_O_F64 … #define SQ_V_CMP_U_F64 … #define SQ_V_CMP_NGE_F64 … #define SQ_V_CMP_NLG_F64 … #define SQ_V_CMP_NGT_F64 … #define SQ_V_CMP_NLE_F64 … #define SQ_V_CMP_NEQ_F64 … #define SQ_V_CMP_NLT_F64 … #define SQ_V_CMP_TRU_F64 … #define SQ_V_CMPX_F_F64 … #define SQ_V_CMPX_LT_F64 … #define SQ_V_CMPX_EQ_F64 … #define SQ_V_CMPX_LE_F64 … #define SQ_V_CMPX_GT_F64 … #define SQ_V_CMPX_LG_F64 … #define SQ_V_CMPX_GE_F64 … #define SQ_V_CMPX_O_F64 … #define SQ_V_CMPX_U_F64 … #define SQ_V_CMPX_NGE_F64 … #define SQ_V_CMPX_NLG_F64 … #define SQ_V_CMPX_NGT_F64 … #define SQ_V_CMPX_NLE_F64 … #define SQ_V_CMPX_NEQ_F64 … #define SQ_V_CMPX_NLT_F64 … #define SQ_V_CMPX_TRU_F64 … #define SQ_V_CMP_F_I16 … #define SQ_V_CMP_LT_I16 … #define SQ_V_CMP_EQ_I16 … #define SQ_V_CMP_LE_I16 … #define SQ_V_CMP_GT_I16 … #define SQ_V_CMP_NE_I16 … #define SQ_V_CMP_GE_I16 … #define SQ_V_CMP_T_I16 … #define SQ_V_CMP_F_U16 … #define SQ_V_CMP_LT_U16 … #define SQ_V_CMP_EQ_U16 … #define SQ_V_CMP_LE_U16 … #define SQ_V_CMP_GT_U16 … #define SQ_V_CMP_NE_U16 … #define SQ_V_CMP_GE_U16 … #define SQ_V_CMP_T_U16 … #define SQ_V_CMPX_F_I16 … #define SQ_V_CMPX_LT_I16 … #define SQ_V_CMPX_EQ_I16 … #define SQ_V_CMPX_LE_I16 … #define SQ_V_CMPX_GT_I16 … #define SQ_V_CMPX_NE_I16 … #define SQ_V_CMPX_GE_I16 … #define SQ_V_CMPX_T_I16 … #define SQ_V_CMPX_F_U16 … #define SQ_V_CMPX_LT_U16 … #define SQ_V_CMPX_EQ_U16 … #define SQ_V_CMPX_LE_U16 … #define SQ_V_CMPX_GT_U16 … #define SQ_V_CMPX_NE_U16 … #define SQ_V_CMPX_GE_U16 … #define SQ_V_CMPX_T_U16 … #define SQ_V_CMP_F_I32 … #define SQ_V_CMP_LT_I32 … #define SQ_V_CMP_EQ_I32 … #define SQ_V_CMP_LE_I32 … #define SQ_V_CMP_GT_I32 … #define SQ_V_CMP_NE_I32 … #define SQ_V_CMP_GE_I32 … #define SQ_V_CMP_T_I32 … #define SQ_V_CMP_F_U32 … #define SQ_V_CMP_LT_U32 … #define SQ_V_CMP_EQ_U32 … #define SQ_V_CMP_LE_U32 … #define SQ_V_CMP_GT_U32 … #define SQ_V_CMP_NE_U32 … #define SQ_V_CMP_GE_U32 … #define SQ_V_CMP_T_U32 … #define SQ_V_CMPX_F_I32 … #define SQ_V_CMPX_LT_I32 … #define SQ_V_CMPX_EQ_I32 … #define SQ_V_CMPX_LE_I32 … #define SQ_V_CMPX_GT_I32 … #define SQ_V_CMPX_NE_I32 … #define SQ_V_CMPX_GE_I32 … #define SQ_V_CMPX_T_I32 … #define SQ_V_CMPX_F_U32 … #define SQ_V_CMPX_LT_U32 … #define SQ_V_CMPX_EQ_U32 … #define SQ_V_CMPX_LE_U32 … #define SQ_V_CMPX_GT_U32 … #define SQ_V_CMPX_NE_U32 … #define SQ_V_CMPX_GE_U32 … #define SQ_V_CMPX_T_U32 … #define SQ_V_CMP_F_I64 … #define SQ_V_CMP_LT_I64 … #define SQ_V_CMP_EQ_I64 … #define SQ_V_CMP_LE_I64 … #define SQ_V_CMP_GT_I64 … #define SQ_V_CMP_NE_I64 … #define SQ_V_CMP_GE_I64 … #define SQ_V_CMP_T_I64 … #define SQ_V_CMP_F_U64 … #define SQ_V_CMP_LT_U64 … #define SQ_V_CMP_EQ_U64 … #define SQ_V_CMP_LE_U64 … #define SQ_V_CMP_GT_U64 … #define SQ_V_CMP_NE_U64 … #define SQ_V_CMP_GE_U64 … #define SQ_V_CMP_T_U64 … #define SQ_V_CMPX_F_I64 … #define SQ_V_CMPX_LT_I64 … #define SQ_V_CMPX_EQ_I64 … #define SQ_V_CMPX_LE_I64 … #define SQ_V_CMPX_GT_I64 … #define SQ_V_CMPX_NE_I64 … #define SQ_V_CMPX_GE_I64 … #define SQ_V_CMPX_T_I64 … #define SQ_V_CMPX_F_U64 … #define SQ_V_CMPX_LT_U64 … #define SQ_V_CMPX_EQ_U64 … #define SQ_V_CMPX_LE_U64 … #define SQ_V_CMPX_GT_U64 … #define SQ_V_CMPX_NE_U64 … #define SQ_V_CMPX_GE_U64 … #define SQ_V_CMPX_T_U64 … #define SQ_L1 … #define SQ_L2 … #define SQ_L3 … #define SQ_L4 … #define SQ_L5 … #define SQ_L6 … #define SQ_L7 … #define SQ_L8 … #define SQ_L9 … #define SQ_L10 … #define SQ_L11 … #define SQ_L12 … #define SQ_L13 … #define SQ_L14 … #define SQ_L15 … #define SQ_SGPR0 … #define SQ_SDWA_UNUSED_PAD … #define SQ_SDWA_UNUSED_SEXT … #define SQ_SDWA_UNUSED_PRESERVE … #define SQ_F … #define SQ_LT … #define SQ_EQ … #define SQ_LE … #define SQ_GT … #define SQ_NE … #define SQ_GE … #define SQ_T … #define SQ_SRC_64_INT … #define SQ_SRC_M_1_INT … #define SQ_SRC_M_2_INT … #define SQ_SRC_M_3_INT … #define SQ_SRC_M_4_INT … #define SQ_SRC_M_5_INT … #define SQ_SRC_M_6_INT … #define SQ_SRC_M_7_INT … #define SQ_SRC_M_8_INT … #define SQ_SRC_M_9_INT … #define SQ_SRC_M_10_INT … #define SQ_SRC_M_11_INT … #define SQ_SRC_M_12_INT … #define SQ_SRC_M_13_INT … #define SQ_SRC_M_14_INT … #define SQ_SRC_M_15_INT … #define SQ_SRC_M_16_INT … #define SQ_SRC_0_5 … #define SQ_SRC_M_0_5 … #define SQ_SRC_1 … #define SQ_SRC_M_1 … #define SQ_SRC_2 … #define SQ_SRC_M_2 … #define SQ_SRC_4 … #define SQ_SRC_M_4 … #define SQ_SRC_INV_2PI … #define SQ_SRC_0 … #define SQ_SRC_1_INT … #define SQ_SRC_2_INT … #define SQ_SRC_3_INT … #define SQ_SRC_4_INT … #define SQ_SRC_5_INT … #define SQ_SRC_6_INT … #define SQ_SRC_7_INT … #define SQ_SRC_8_INT … #define SQ_SRC_9_INT … #define SQ_SRC_10_INT … #define SQ_SRC_11_INT … #define SQ_SRC_12_INT … #define SQ_SRC_13_INT … #define SQ_SRC_14_INT … #define SQ_SRC_15_INT … #define SQ_SRC_16_INT … #define SQ_SRC_17_INT … #define SQ_SRC_18_INT … #define SQ_SRC_19_INT … #define SQ_SRC_20_INT … #define SQ_SRC_21_INT … #define SQ_SRC_22_INT … #define SQ_SRC_23_INT … #define SQ_SRC_24_INT … #define SQ_SRC_25_INT … #define SQ_SRC_26_INT … #define SQ_SRC_27_INT … #define SQ_SRC_28_INT … #define SQ_SRC_29_INT … #define SQ_SRC_30_INT … #define SQ_SRC_31_INT … #define SQ_SRC_32_INT … #define SQ_SRC_33_INT … #define SQ_SRC_34_INT … #define SQ_SRC_35_INT … #define SQ_SRC_36_INT … #define SQ_SRC_37_INT … #define SQ_SRC_38_INT … #define SQ_SRC_39_INT … #define SQ_SRC_40_INT … #define SQ_SRC_41_INT … #define SQ_SRC_42_INT … #define SQ_SRC_43_INT … #define SQ_SRC_44_INT … #define SQ_SRC_45_INT … #define SQ_SRC_46_INT … #define SQ_SRC_47_INT … #define SQ_SRC_48_INT … #define SQ_SRC_49_INT … #define SQ_SRC_50_INT … #define SQ_SRC_51_INT … #define SQ_SRC_52_INT … #define SQ_SRC_53_INT … #define SQ_SRC_54_INT … #define SQ_SRC_55_INT … #define SQ_SRC_56_INT … #define SQ_SRC_57_INT … #define SQ_SRC_58_INT … #define SQ_SRC_59_INT … #define SQ_SRC_60_INT … #define SQ_SRC_61_INT … #define SQ_SRC_62_INT … #define SQ_SRC_63_INT … #define SQ_DS_ADD_U32 … #define SQ_DS_SUB_U32 … #define SQ_DS_RSUB_U32 … #define SQ_DS_INC_U32 … #define SQ_DS_DEC_U32 … #define SQ_DS_MIN_I32 … #define SQ_DS_MAX_I32 … #define SQ_DS_MIN_U32 … #define SQ_DS_MAX_U32 … #define SQ_DS_AND_B32 … #define SQ_DS_OR_B32 … #define SQ_DS_XOR_B32 … #define SQ_DS_MSKOR_B32 … #define SQ_DS_WRITE_B32 … #define SQ_DS_WRITE2_B32 … #define SQ_DS_WRITE2ST64_B32 … #define SQ_DS_CMPST_B32 … #define SQ_DS_CMPST_F32 … #define SQ_DS_MIN_F32 … #define SQ_DS_MAX_F32 … #define SQ_DS_NOP … #define SQ_DS_ADD_F32 … #define SQ_DS_WRITE_B8 … #define SQ_DS_WRITE_B16 … #define SQ_DS_ADD_RTN_U32 … #define SQ_DS_SUB_RTN_U32 … #define SQ_DS_RSUB_RTN_U32 … #define SQ_DS_INC_RTN_U32 … #define SQ_DS_DEC_RTN_U32 … #define SQ_DS_MIN_RTN_I32 … #define SQ_DS_MAX_RTN_I32 … #define SQ_DS_MIN_RTN_U32 … #define SQ_DS_MAX_RTN_U32 … #define SQ_DS_AND_RTN_B32 … #define SQ_DS_OR_RTN_B32 … #define SQ_DS_XOR_RTN_B32 … #define SQ_DS_MSKOR_RTN_B32 … #define SQ_DS_WRXCHG_RTN_B32 … #define SQ_DS_WRXCHG2_RTN_B32 … #define SQ_DS_WRXCHG2ST64_RTN_B32 … #define SQ_DS_CMPST_RTN_B32 … #define SQ_DS_CMPST_RTN_F32 … #define SQ_DS_MIN_RTN_F32 … #define SQ_DS_MAX_RTN_F32 … #define SQ_DS_WRAP_RTN_B32 … #define SQ_DS_ADD_RTN_F32 … #define SQ_DS_READ_B32 … #define SQ_DS_READ2_B32 … #define SQ_DS_READ2ST64_B32 … #define SQ_DS_READ_I8 … #define SQ_DS_READ_U8 … #define SQ_DS_READ_I16 … #define SQ_DS_READ_U16 … #define SQ_DS_SWIZZLE_B32 … #define SQ_DS_PERMUTE_B32 … #define SQ_DS_BPERMUTE_B32 … #define SQ_DS_ADD_U64 … #define SQ_DS_SUB_U64 … #define SQ_DS_RSUB_U64 … #define SQ_DS_INC_U64 … #define SQ_DS_DEC_U64 … #define SQ_DS_MIN_I64 … #define SQ_DS_MAX_I64 … #define SQ_DS_MIN_U64 … #define SQ_DS_MAX_U64 … #define SQ_DS_AND_B64 … #define SQ_DS_OR_B64 … #define SQ_DS_XOR_B64 … #define SQ_DS_MSKOR_B64 … #define SQ_DS_WRITE_B64 … #define SQ_DS_WRITE2_B64 … #define SQ_DS_WRITE2ST64_B64 … #define SQ_DS_CMPST_B64 … #define SQ_DS_CMPST_F64 … #define SQ_DS_MIN_F64 … #define SQ_DS_MAX_F64 … #define SQ_DS_ADD_RTN_U64 … #define SQ_DS_SUB_RTN_U64 … #define SQ_DS_RSUB_RTN_U64 … #define SQ_DS_INC_RTN_U64 … #define SQ_DS_DEC_RTN_U64 … #define SQ_DS_MIN_RTN_I64 … #define SQ_DS_MAX_RTN_I64 … #define SQ_DS_MIN_RTN_U64 … #define SQ_DS_MAX_RTN_U64 … #define SQ_DS_AND_RTN_B64 … #define SQ_DS_OR_RTN_B64 … #define SQ_DS_XOR_RTN_B64 … #define SQ_DS_MSKOR_RTN_B64 … #define SQ_DS_WRXCHG_RTN_B64 … #define SQ_DS_WRXCHG2_RTN_B64 … #define SQ_DS_WRXCHG2ST64_RTN_B64 … #define SQ_DS_CMPST_RTN_B64 … #define SQ_DS_CMPST_RTN_F64 … #define SQ_DS_MIN_RTN_F64 … #define SQ_DS_MAX_RTN_F64 … #define SQ_DS_READ_B64 … #define SQ_DS_READ2_B64 … #define SQ_DS_READ2ST64_B64 … #define SQ_DS_CONDXCHG32_RTN_B64 … #define SQ_DS_ADD_SRC2_U32 … #define SQ_DS_SUB_SRC2_U32 … #define SQ_DS_RSUB_SRC2_U32 … #define SQ_DS_INC_SRC2_U32 … #define SQ_DS_DEC_SRC2_U32 … #define SQ_DS_MIN_SRC2_I32 … #define SQ_DS_MAX_SRC2_I32 … #define SQ_DS_MIN_SRC2_U32 … #define SQ_DS_MAX_SRC2_U32 … #define SQ_DS_AND_SRC2_B32 … #define SQ_DS_OR_SRC2_B32 … #define SQ_DS_XOR_SRC2_B32 … #define SQ_DS_WRITE_SRC2_B32 … #define SQ_DS_MIN_SRC2_F32 … #define SQ_DS_MAX_SRC2_F32 … #define SQ_DS_ADD_SRC2_F32 … #define SQ_DS_GWS_SEMA_RELEASE_ALL … #define SQ_DS_GWS_INIT … #define SQ_DS_GWS_SEMA_V … #define SQ_DS_GWS_SEMA_BR … #define SQ_DS_GWS_SEMA_P … #define SQ_DS_GWS_BARRIER … #define SQ_DS_CONSUME … #define SQ_DS_APPEND … #define SQ_DS_ORDERED_COUNT … #define SQ_DS_ADD_SRC2_U64 … #define SQ_DS_SUB_SRC2_U64 … #define SQ_DS_RSUB_SRC2_U64 … #define SQ_DS_INC_SRC2_U64 … #define SQ_DS_DEC_SRC2_U64 … #define SQ_DS_MIN_SRC2_I64 … #define SQ_DS_MAX_SRC2_I64 … #define SQ_DS_MIN_SRC2_U64 … #define SQ_DS_MAX_SRC2_U64 … #define SQ_DS_AND_SRC2_B64 … #define SQ_DS_OR_SRC2_B64 … #define SQ_DS_XOR_SRC2_B64 … #define SQ_DS_WRITE_SRC2_B64 … #define SQ_DS_MIN_SRC2_F64 … #define SQ_DS_MAX_SRC2_F64 … #define SQ_DS_WRITE_B96 … #define SQ_DS_WRITE_B128 … #define SQ_DS_CONDXCHG32_RTN_B128 … #define SQ_DS_READ_B96 … #define SQ_DS_READ_B128 … #define SQ_BUFFER_LOAD_FORMAT_X … #define SQ_BUFFER_LOAD_FORMAT_XY … #define SQ_BUFFER_LOAD_FORMAT_XYZ … #define SQ_BUFFER_LOAD_FORMAT_XYZW … #define SQ_BUFFER_STORE_FORMAT_X … #define SQ_BUFFER_STORE_FORMAT_XY … #define SQ_BUFFER_STORE_FORMAT_XYZ … #define SQ_BUFFER_STORE_FORMAT_XYZW … #define SQ_BUFFER_LOAD_FORMAT_D16_X … #define SQ_BUFFER_LOAD_FORMAT_D16_XY … #define SQ_BUFFER_LOAD_FORMAT_D16_XYZ … #define SQ_BUFFER_LOAD_FORMAT_D16_XYZW … #define SQ_BUFFER_STORE_FORMAT_D16_X … #define SQ_BUFFER_STORE_FORMAT_D16_XY … #define SQ_BUFFER_STORE_FORMAT_D16_XYZ … #define SQ_BUFFER_STORE_FORMAT_D16_XYZW … #define SQ_BUFFER_LOAD_UBYTE … #define SQ_BUFFER_LOAD_SBYTE … #define SQ_BUFFER_LOAD_USHORT … #define SQ_BUFFER_LOAD_SSHORT … #define SQ_BUFFER_LOAD_DWORD … #define SQ_BUFFER_LOAD_DWORDX2 … #define SQ_BUFFER_LOAD_DWORDX3 … #define SQ_BUFFER_LOAD_DWORDX4 … #define SQ_BUFFER_STORE_BYTE … #define SQ_BUFFER_STORE_SHORT … #define SQ_BUFFER_STORE_DWORD … #define SQ_BUFFER_STORE_DWORDX2 … #define SQ_BUFFER_STORE_DWORDX3 … #define SQ_BUFFER_STORE_DWORDX4 … #define SQ_BUFFER_STORE_LDS_DWORD … #define SQ_BUFFER_WBINVL1 … #define SQ_BUFFER_WBINVL1_VOL … #define SQ_BUFFER_ATOMIC_SWAP … #define SQ_BUFFER_ATOMIC_CMPSWAP … #define SQ_BUFFER_ATOMIC_ADD … #define SQ_BUFFER_ATOMIC_SUB … #define SQ_BUFFER_ATOMIC_SMIN … #define SQ_BUFFER_ATOMIC_UMIN … #define SQ_BUFFER_ATOMIC_SMAX … #define SQ_BUFFER_ATOMIC_UMAX … #define SQ_BUFFER_ATOMIC_AND … #define SQ_BUFFER_ATOMIC_OR … #define SQ_BUFFER_ATOMIC_XOR … #define SQ_BUFFER_ATOMIC_INC … #define SQ_BUFFER_ATOMIC_DEC … #define SQ_BUFFER_ATOMIC_SWAP_X2 … #define SQ_BUFFER_ATOMIC_CMPSWAP_X2 … #define SQ_BUFFER_ATOMIC_ADD_X2 … #define SQ_BUFFER_ATOMIC_SUB_X2 … #define SQ_BUFFER_ATOMIC_SMIN_X2 … #define SQ_BUFFER_ATOMIC_UMIN_X2 … #define SQ_BUFFER_ATOMIC_SMAX_X2 … #define SQ_BUFFER_ATOMIC_UMAX_X2 … #define SQ_BUFFER_ATOMIC_AND_X2 … #define SQ_BUFFER_ATOMIC_OR_X2 … #define SQ_BUFFER_ATOMIC_XOR_X2 … #define SQ_BUFFER_ATOMIC_INC_X2 … #define SQ_BUFFER_ATOMIC_DEC_X2 … #define SQ_EXEC_LO … #define SQ_EXEC_HI … #define SQ_SRC_SCC … #define SQ_OMOD_OFF … #define SQ_OMOD_M2 … #define SQ_OMOD_M4 … #define SQ_OMOD_D2 … #define SQ_DPP_QUAD_PERM … #define SQ_DPP_ROW_SL1 … #define SQ_DPP_ROW_SL2 … #define SQ_DPP_ROW_SL3 … #define SQ_DPP_ROW_SL4 … #define SQ_DPP_ROW_SL5 … #define SQ_DPP_ROW_SL6 … #define SQ_DPP_ROW_SL7 … #define SQ_DPP_ROW_SL8 … #define SQ_DPP_ROW_SL9 … #define SQ_DPP_ROW_SL10 … #define SQ_DPP_ROW_SL11 … #define SQ_DPP_ROW_SL12 … #define SQ_DPP_ROW_SL13 … #define SQ_DPP_ROW_SL14 … #define SQ_DPP_ROW_SL15 … #define SQ_DPP_ROW_SR1 … #define SQ_DPP_ROW_SR2 … #define SQ_DPP_ROW_SR3 … #define SQ_DPP_ROW_SR4 … #define SQ_DPP_ROW_SR5 … #define SQ_DPP_ROW_SR6 … #define SQ_DPP_ROW_SR7 … #define SQ_DPP_ROW_SR8 … #define SQ_DPP_ROW_SR9 … #define SQ_DPP_ROW_SR10 … #define SQ_DPP_ROW_SR11 … #define SQ_DPP_ROW_SR12 … #define SQ_DPP_ROW_SR13 … #define SQ_DPP_ROW_SR14 … #define SQ_DPP_ROW_SR15 … #define SQ_DPP_ROW_RR1 … #define SQ_DPP_ROW_RR2 … #define SQ_DPP_ROW_RR3 … #define SQ_DPP_ROW_RR4 … #define SQ_DPP_ROW_RR5 … #define SQ_DPP_ROW_RR6 … #define SQ_DPP_ROW_RR7 … #define SQ_DPP_ROW_RR8 … #define SQ_DPP_ROW_RR9 … #define SQ_DPP_ROW_RR10 … #define SQ_DPP_ROW_RR11 … #define SQ_DPP_ROW_RR12 … #define SQ_DPP_ROW_RR13 … #define SQ_DPP_ROW_RR14 … #define SQ_DPP_ROW_RR15 … #define SQ_DPP_WF_SL1 … #define SQ_DPP_WF_RL1 … #define SQ_DPP_WF_SR1 … #define SQ_DPP_WF_RR1 … #define SQ_DPP_ROW_MIRROR … #define SQ_DPP_ROW_HALF_MIRROR … #define SQ_DPP_ROW_BCAST15 … #define SQ_DPP_ROW_BCAST31 … #define SQ_EXP_GDS0 … #define SQ_GS_OP_NOP … #define SQ_GS_OP_CUT … #define SQ_GS_OP_EMIT … #define SQ_GS_OP_EMIT_CUT … #define SQ_IMAGE_LOAD … #define SQ_IMAGE_LOAD_MIP … #define SQ_IMAGE_LOAD_PCK … #define SQ_IMAGE_LOAD_PCK_SGN … #define SQ_IMAGE_LOAD_MIP_PCK … #define SQ_IMAGE_LOAD_MIP_PCK_SGN … #define SQ_IMAGE_STORE … #define SQ_IMAGE_STORE_MIP … #define SQ_IMAGE_STORE_PCK … #define SQ_IMAGE_STORE_MIP_PCK … #define SQ_IMAGE_GET_RESINFO … #define SQ_IMAGE_ATOMIC_SWAP … #define SQ_IMAGE_ATOMIC_CMPSWAP … #define SQ_IMAGE_ATOMIC_ADD … #define SQ_IMAGE_ATOMIC_SUB … #define SQ_IMAGE_ATOMIC_SMIN … #define SQ_IMAGE_ATOMIC_UMIN … #define SQ_IMAGE_ATOMIC_SMAX … #define SQ_IMAGE_ATOMIC_UMAX … #define SQ_IMAGE_ATOMIC_AND … #define SQ_IMAGE_ATOMIC_OR … #define SQ_IMAGE_ATOMIC_XOR … #define SQ_IMAGE_ATOMIC_INC … #define SQ_IMAGE_ATOMIC_DEC … #define SQ_IMAGE_SAMPLE … #define SQ_IMAGE_SAMPLE_CL … #define SQ_IMAGE_SAMPLE_D … #define SQ_IMAGE_SAMPLE_D_CL … #define SQ_IMAGE_SAMPLE_L … #define SQ_IMAGE_SAMPLE_B … #define SQ_IMAGE_SAMPLE_B_CL … #define SQ_IMAGE_SAMPLE_LZ … #define SQ_IMAGE_SAMPLE_C … #define SQ_IMAGE_SAMPLE_C_CL … #define SQ_IMAGE_SAMPLE_C_D … #define SQ_IMAGE_SAMPLE_C_D_CL … #define SQ_IMAGE_SAMPLE_C_L … #define SQ_IMAGE_SAMPLE_C_B … #define SQ_IMAGE_SAMPLE_C_B_CL … #define SQ_IMAGE_SAMPLE_C_LZ … #define SQ_IMAGE_SAMPLE_O … #define SQ_IMAGE_SAMPLE_CL_O … #define SQ_IMAGE_SAMPLE_D_O … #define SQ_IMAGE_SAMPLE_D_CL_O … #define SQ_IMAGE_SAMPLE_L_O … #define SQ_IMAGE_SAMPLE_B_O … #define SQ_IMAGE_SAMPLE_B_CL_O … #define SQ_IMAGE_SAMPLE_LZ_O … #define SQ_IMAGE_SAMPLE_C_O … #define SQ_IMAGE_SAMPLE_C_CL_O … #define SQ_IMAGE_SAMPLE_C_D_O … #define SQ_IMAGE_SAMPLE_C_D_CL_O … #define SQ_IMAGE_SAMPLE_C_L_O … #define SQ_IMAGE_SAMPLE_C_B_O … #define SQ_IMAGE_SAMPLE_C_B_CL_O … #define SQ_IMAGE_SAMPLE_C_LZ_O … #define SQ_IMAGE_GATHER4 … #define SQ_IMAGE_GATHER4_CL … #define SQ_IMAGE_GATHER4_L … #define SQ_IMAGE_GATHER4_B … #define SQ_IMAGE_GATHER4_B_CL … #define SQ_IMAGE_GATHER4_LZ … #define SQ_IMAGE_GATHER4_C … #define SQ_IMAGE_GATHER4_C_CL … #define SQ_IMAGE_GATHER4_C_L … #define SQ_IMAGE_GATHER4_C_B … #define SQ_IMAGE_GATHER4_C_B_CL … #define SQ_IMAGE_GATHER4_C_LZ … #define SQ_IMAGE_GATHER4_O … #define SQ_IMAGE_GATHER4_CL_O … #define SQ_IMAGE_GATHER4_L_O … #define SQ_IMAGE_GATHER4_B_O … #define SQ_IMAGE_GATHER4_B_CL_O … #define SQ_IMAGE_GATHER4_LZ_O … #define SQ_IMAGE_GATHER4_C_O … #define SQ_IMAGE_GATHER4_C_CL_O … #define SQ_IMAGE_GATHER4_C_L_O … #define SQ_IMAGE_GATHER4_C_B_O … #define SQ_IMAGE_GATHER4_C_B_CL_O … #define SQ_IMAGE_GATHER4_C_LZ_O … #define SQ_IMAGE_GET_LOD … #define SQ_IMAGE_SAMPLE_CD … #define SQ_IMAGE_SAMPLE_CD_CL … #define SQ_IMAGE_SAMPLE_C_CD … #define SQ_IMAGE_SAMPLE_C_CD_CL … #define SQ_IMAGE_SAMPLE_CD_O … #define SQ_IMAGE_SAMPLE_CD_CL_O … #define SQ_IMAGE_SAMPLE_C_CD_O … #define SQ_IMAGE_SAMPLE_C_CD_CL_O … #define SQ_IMAGE_RSRC256 … #define SQ_IMAGE_SAMPLER … #define SQ_SRC_VCCZ … #define SQ_SRC_VGPR0 … #define SQ_SDWA_BYTE_0 … #define SQ_SDWA_BYTE_1 … #define SQ_SDWA_BYTE_2 … #define SQ_SDWA_BYTE_3 … #define SQ_SDWA_WORD_0 … #define SQ_SDWA_WORD_1 … #define SQ_SDWA_DWORD … #define SQ_XNACK_MASK_LO … #define SQ_XNACK_MASK_HI … #define SQ_TBUFFER_LOAD_FORMAT_X … #define SQ_TBUFFER_LOAD_FORMAT_XY … #define SQ_TBUFFER_LOAD_FORMAT_XYZ … #define SQ_TBUFFER_LOAD_FORMAT_XYZW … #define SQ_TBUFFER_STORE_FORMAT_X … #define SQ_TBUFFER_STORE_FORMAT_XY … #define SQ_TBUFFER_STORE_FORMAT_XYZ … #define SQ_TBUFFER_STORE_FORMAT_XYZW … #define SQ_TBUFFER_LOAD_FORMAT_D16_X … #define SQ_TBUFFER_LOAD_FORMAT_D16_XY … #define SQ_TBUFFER_LOAD_FORMAT_D16_XYZ … #define SQ_TBUFFER_LOAD_FORMAT_D16_XYZW … #define SQ_TBUFFER_STORE_FORMAT_D16_X … #define SQ_TBUFFER_STORE_FORMAT_D16_XY … #define SQ_TBUFFER_STORE_FORMAT_D16_XYZ … #define SQ_TBUFFER_STORE_FORMAT_D16_XYZW … #define SQ_CHAN_X … #define SQ_CHAN_Y … #define SQ_CHAN_Z … #define SQ_CHAN_W … #define SQ_V_NOP … #define SQ_V_MOV_B32 … #define SQ_V_READFIRSTLANE_B32 … #define SQ_V_CVT_I32_F64 … #define SQ_V_CVT_F64_I32 … #define SQ_V_CVT_F32_I32 … #define SQ_V_CVT_F32_U32 … #define SQ_V_CVT_U32_F32 … #define SQ_V_CVT_I32_F32 … #define SQ_V_MOV_FED_B32 … #define SQ_V_CVT_F16_F32 … #define SQ_V_CVT_F32_F16 … #define SQ_V_CVT_RPI_I32_F32 … #define SQ_V_CVT_FLR_I32_F32 … #define SQ_V_CVT_OFF_F32_I4 … #define SQ_V_CVT_F32_F64 … #define SQ_V_CVT_F64_F32 … #define SQ_V_CVT_F32_UBYTE0 … #define SQ_V_CVT_F32_UBYTE1 … #define SQ_V_CVT_F32_UBYTE2 … #define SQ_V_CVT_F32_UBYTE3 … #define SQ_V_CVT_U32_F64 … #define SQ_V_CVT_F64_U32 … #define SQ_V_TRUNC_F64 … #define SQ_V_CEIL_F64 … #define SQ_V_RNDNE_F64 … #define SQ_V_FLOOR_F64 … #define SQ_V_FRACT_F32 … #define SQ_V_TRUNC_F32 … #define SQ_V_CEIL_F32 … #define SQ_V_RNDNE_F32 … #define SQ_V_FLOOR_F32 … #define SQ_V_EXP_F32 … #define SQ_V_LOG_F32 … #define SQ_V_RCP_F32 … #define SQ_V_RCP_IFLAG_F32 … #define SQ_V_RSQ_F32 … #define SQ_V_RCP_F64 … #define SQ_V_RSQ_F64 … #define SQ_V_SQRT_F32 … #define SQ_V_SQRT_F64 … #define SQ_V_SIN_F32 … #define SQ_V_COS_F32 … #define SQ_V_NOT_B32 … #define SQ_V_BFREV_B32 … #define SQ_V_FFBH_U32 … #define SQ_V_FFBL_B32 … #define SQ_V_FFBH_I32 … #define SQ_V_FREXP_EXP_I32_F64 … #define SQ_V_FREXP_MANT_F64 … #define SQ_V_FRACT_F64 … #define SQ_V_FREXP_EXP_I32_F32 … #define SQ_V_FREXP_MANT_F32 … #define SQ_V_CLREXCP … #define SQ_V_MOVRELD_B32 … #define SQ_V_MOVRELS_B32 … #define SQ_V_MOVRELSD_B32 … #define SQ_V_CVT_F16_U16 … #define SQ_V_CVT_F16_I16 … #define SQ_V_CVT_U16_F16 … #define SQ_V_CVT_I16_F16 … #define SQ_V_RCP_F16 … #define SQ_V_SQRT_F16 … #define SQ_V_RSQ_F16 … #define SQ_V_LOG_F16 … #define SQ_V_EXP_F16 … #define SQ_V_FREXP_MANT_F16 … #define SQ_V_FREXP_EXP_I16_F16 … #define SQ_V_FLOOR_F16 … #define SQ_V_CEIL_F16 … #define SQ_V_TRUNC_F16 … #define SQ_V_RNDNE_F16 … #define SQ_V_FRACT_F16 … #define SQ_V_SIN_F16 … #define SQ_V_COS_F16 … #define SQ_V_EXP_LEGACY_F32 … #define SQ_V_LOG_LEGACY_F32 … #define SQ_SRC_SDWA … #define SQ_V_OPC_OFFSET … #define SQ_V_OP2_OFFSET … #define SQ_V_OP1_OFFSET … #define SQ_V_INTRP_OFFSET … #define SQ_V_INTERP_P1_F32 … #define SQ_V_INTERP_P2_F32 … #define SQ_V_INTERP_MOV_F32 … #define SQ_S_NOP … #define SQ_S_ENDPGM … #define SQ_S_BRANCH … #define SQ_S_WAKEUP … #define SQ_S_CBRANCH_SCC0 … #define SQ_S_CBRANCH_SCC1 … #define SQ_S_CBRANCH_VCCZ … #define SQ_S_CBRANCH_VCCNZ … #define SQ_S_CBRANCH_EXECZ … #define SQ_S_CBRANCH_EXECNZ … #define SQ_S_BARRIER … #define SQ_S_SETKILL … #define SQ_S_WAITCNT … #define SQ_S_SETHALT … #define SQ_S_SLEEP … #define SQ_S_SETPRIO … #define SQ_S_SENDMSG … #define SQ_S_SENDMSGHALT … #define SQ_S_TRAP … #define SQ_S_ICACHE_INV … #define SQ_S_INCPERFLEVEL … #define SQ_S_DECPERFLEVEL … #define SQ_S_TTRACEDATA … #define SQ_S_CBRANCH_CDBGSYS … #define SQ_S_CBRANCH_CDBGUSER … #define SQ_S_CBRANCH_CDBGSYS_OR_USER … #define SQ_S_CBRANCH_CDBGSYS_AND_USER … #define SQ_S_ENDPGM_SAVED … #define SQ_S_SET_GPR_IDX_OFF … #define SQ_S_SET_GPR_IDX_MODE … #define SQ_SRC_DPP … #define SQ_SRC_LITERAL … #define SQ_VCC_LO … #define SQ_VCC_HI … #define SQ_PARAM_P10 … #define SQ_PARAM_P20 … #define SQ_PARAM_P0 … #define SQ_SRC_LDS_DIRECT … #define SQ_V_CNDMASK_B32 … #define SQ_V_ADD_F32 … #define SQ_V_SUB_F32 … #define SQ_V_SUBREV_F32 … #define SQ_V_MUL_LEGACY_F32 … #define SQ_V_MUL_F32 … #define SQ_V_MUL_I32_I24 … #define SQ_V_MUL_HI_I32_I24 … #define SQ_V_MUL_U32_U24 … #define SQ_V_MUL_HI_U32_U24 … #define SQ_V_MIN_F32 … #define SQ_V_MAX_F32 … #define SQ_V_MIN_I32 … #define SQ_V_MAX_I32 … #define SQ_V_MIN_U32 … #define SQ_V_MAX_U32 … #define SQ_V_LSHRREV_B32 … #define SQ_V_ASHRREV_I32 … #define SQ_V_LSHLREV_B32 … #define SQ_V_AND_B32 … #define SQ_V_OR_B32 … #define SQ_V_XOR_B32 … #define SQ_V_MAC_F32 … #define SQ_V_MADMK_F32 … #define SQ_V_MADAK_F32 … #define SQ_V_ADD_U32 … #define SQ_V_SUB_U32 … #define SQ_V_SUBREV_U32 … #define SQ_V_ADDC_U32 … #define SQ_V_SUBB_U32 … #define SQ_V_SUBBREV_U32 … #define SQ_V_ADD_F16 … #define SQ_V_SUB_F16 … #define SQ_V_SUBREV_F16 … #define SQ_V_MUL_F16 … #define SQ_V_MAC_F16 … #define SQ_V_MADMK_F16 … #define SQ_V_MADAK_F16 … #define SQ_V_ADD_U16 … #define SQ_V_SUB_U16 … #define SQ_V_SUBREV_U16 … #define SQ_V_MUL_LO_U16 … #define SQ_V_LSHLREV_B16 … #define SQ_V_LSHRREV_B16 … #define SQ_V_ASHRREV_I16 … #define SQ_V_MAX_F16 … #define SQ_V_MIN_F16 … #define SQ_V_MAX_U16 … #define SQ_V_MAX_I16 … #define SQ_V_MIN_U16 … #define SQ_V_MIN_I16 … #define SQ_V_LDEXP_F16 … #define SQ_FLAT_LOAD_UBYTE … #define SQ_FLAT_LOAD_SBYTE … #define SQ_FLAT_LOAD_USHORT … #define SQ_FLAT_LOAD_SSHORT … #define SQ_FLAT_LOAD_DWORD … #define SQ_FLAT_LOAD_DWORDX2 … #define SQ_FLAT_LOAD_DWORDX3 … #define SQ_FLAT_LOAD_DWORDX4 … #define SQ_FLAT_STORE_BYTE … #define SQ_FLAT_STORE_SHORT … #define SQ_FLAT_STORE_DWORD … #define SQ_FLAT_STORE_DWORDX2 … #define SQ_FLAT_STORE_DWORDX3 … #define SQ_FLAT_STORE_DWORDX4 … #define SQ_FLAT_ATOMIC_SWAP … #define SQ_FLAT_ATOMIC_CMPSWAP … #define SQ_FLAT_ATOMIC_ADD … #define SQ_FLAT_ATOMIC_SUB … #define SQ_FLAT_ATOMIC_SMIN … #define SQ_FLAT_ATOMIC_UMIN … #define SQ_FLAT_ATOMIC_SMAX … #define SQ_FLAT_ATOMIC_UMAX … #define SQ_FLAT_ATOMIC_AND … #define SQ_FLAT_ATOMIC_OR … #define SQ_FLAT_ATOMIC_XOR … #define SQ_FLAT_ATOMIC_INC … #define SQ_FLAT_ATOMIC_DEC … #define SQ_FLAT_ATOMIC_SWAP_X2 … #define SQ_FLAT_ATOMIC_CMPSWAP_X2 … #define SQ_FLAT_ATOMIC_ADD_X2 … #define SQ_FLAT_ATOMIC_SUB_X2 … #define SQ_FLAT_ATOMIC_SMIN_X2 … #define SQ_FLAT_ATOMIC_UMIN_X2 … #define SQ_FLAT_ATOMIC_SMAX_X2 … #define SQ_FLAT_ATOMIC_UMAX_X2 … #define SQ_FLAT_ATOMIC_AND_X2 … #define SQ_FLAT_ATOMIC_OR_X2 … #define SQ_FLAT_ATOMIC_XOR_X2 … #define SQ_FLAT_ATOMIC_INC_X2 … #define SQ_FLAT_ATOMIC_DEC_X2 … #define SQ_S_CMP_EQ_I32 … #define SQ_S_CMP_LG_I32 … #define SQ_S_CMP_GT_I32 … #define SQ_S_CMP_GE_I32 … #define SQ_S_CMP_LT_I32 … #define SQ_S_CMP_LE_I32 … #define SQ_S_CMP_EQ_U32 … #define SQ_S_CMP_LG_U32 … #define SQ_S_CMP_GT_U32 … #define SQ_S_CMP_GE_U32 … #define SQ_S_CMP_LT_U32 … #define SQ_S_CMP_LE_U32 … #define SQ_S_BITCMP0_B32 … #define SQ_S_BITCMP1_B32 … #define SQ_S_BITCMP0_B64 … #define SQ_S_BITCMP1_B64 … #define SQ_S_SETVSKIP … #define SQ_S_SET_GPR_IDX_ON … #define SQ_S_CMP_EQ_U64 … #define SQ_S_CMP_LG_U64 … #define SQ_M0 … #define SQ_V_MAD_LEGACY_F32 … #define SQ_V_MAD_F32 … #define SQ_V_MAD_I32_I24 … #define SQ_V_MAD_U32_U24 … #define SQ_V_CUBEID_F32 … #define SQ_V_CUBESC_F32 … #define SQ_V_CUBETC_F32 … #define SQ_V_CUBEMA_F32 … #define SQ_V_BFE_U32 … #define SQ_V_BFE_I32 … #define SQ_V_BFI_B32 … #define SQ_V_FMA_F32 … #define SQ_V_FMA_F64 … #define SQ_V_LERP_U8 … #define SQ_V_ALIGNBIT_B32 … #define SQ_V_ALIGNBYTE_B32 … #define SQ_V_MIN3_F32 … #define SQ_V_MIN3_I32 … #define SQ_V_MIN3_U32 … #define SQ_V_MAX3_F32 … #define SQ_V_MAX3_I32 … #define SQ_V_MAX3_U32 … #define SQ_V_MED3_F32 … #define SQ_V_MED3_I32 … #define SQ_V_MED3_U32 … #define SQ_V_SAD_U8 … #define SQ_V_SAD_HI_U8 … #define SQ_V_SAD_U16 … #define SQ_V_SAD_U32 … #define SQ_V_CVT_PK_U8_F32 … #define SQ_V_DIV_FIXUP_F32 … #define SQ_V_DIV_FIXUP_F64 … #define SQ_V_DIV_SCALE_F32 … #define SQ_V_DIV_SCALE_F64 … #define SQ_V_DIV_FMAS_F32 … #define SQ_V_DIV_FMAS_F64 … #define SQ_V_MSAD_U8 … #define SQ_V_QSAD_PK_U16_U8 … #define SQ_V_MQSAD_PK_U16_U8 … #define SQ_V_MQSAD_U32_U8 … #define SQ_V_MAD_U64_U32 … #define SQ_V_MAD_I64_I32 … #define SQ_V_MAD_F16 … #define SQ_V_MAD_U16 … #define SQ_V_MAD_I16 … #define SQ_V_PERM_B32 … #define SQ_V_FMA_F16 … #define SQ_V_DIV_FIXUP_F16 … #define SQ_V_CVT_PKACCUM_U8_F32 … #define SQ_V_INTERP_P1LL_F16 … #define SQ_V_INTERP_P1LV_F16 … #define SQ_V_INTERP_P2_F16 … #define SQ_V_ADD_F64 … #define SQ_V_MUL_F64 … #define SQ_V_MIN_F64 … #define SQ_V_MAX_F64 … #define SQ_V_LDEXP_F64 … #define SQ_V_MUL_LO_U32 … #define SQ_V_MUL_HI_U32 … #define SQ_V_MUL_HI_I32 … #define SQ_V_LDEXP_F32 … #define SQ_V_READLANE_B32 … #define SQ_V_WRITELANE_B32 … #define SQ_V_BCNT_U32_B32 … #define SQ_V_MBCNT_LO_U32_B32 … #define SQ_V_MBCNT_HI_U32_B32 … #define SQ_V_MAC_LEGACY_F32 … #define SQ_V_LSHLREV_B64 … #define SQ_V_LSHRREV_B64 … #define SQ_V_ASHRREV_I64 … #define SQ_V_TRIG_PREOP_F64 … #define SQ_V_BFM_B32 … #define SQ_V_CVT_PKNORM_I16_F32 … #define SQ_V_CVT_PKNORM_U16_F32 … #define SQ_V_CVT_PKRTZ_F16_F32 … #define SQ_V_CVT_PK_U16_U32 … #define SQ_V_CVT_PK_I16_I32 … #define SQ_VCC_ALL … #define SQ_SRC_EXECZ … #define SQ_FLAT_SCRATCH_LO … #define SQ_FLAT_SCRATCH_HI … #define SQ_SYSMSG_OP_ECC_ERR_INTERRUPT … #define SQ_SYSMSG_OP_REG_RD … #define SQ_SYSMSG_OP_HOST_TRAP_ACK … #define SQ_SYSMSG_OP_TTRACE_PC … #define SQ_HW_REG_MODE … #define SQ_HW_REG_STATUS … #define SQ_HW_REG_TRAPSTS … #define SQ_HW_REG_HW_ID … #define SQ_HW_REG_GPR_ALLOC … #define SQ_HW_REG_LDS_ALLOC … #define SQ_HW_REG_IB_STS … #define SQ_HW_REG_PC_LO … #define SQ_HW_REG_PC_HI … #define SQ_HW_REG_INST_DW0 … #define SQ_HW_REG_INST_DW1 … #define SQ_HW_REG_IB_DBG0 … #define SQ_HW_REG_IB_DBG1 … #define SQ_DPP_BOUND_OFF … #define SQ_DPP_BOUND_ZERO … #define SQ_R1 … #define SQ_R2 … #define SQ_R3 … #define SQ_R4 … #define SQ_R5 … #define SQ_R6 … #define SQ_R7 … #define SQ_R8 … #define SQ_R9 … #define SQ_R10 … #define SQ_R11 … #define SQ_R12 … #define SQ_R13 … #define SQ_R14 … #define SQ_R15 … #define SQ_S_ADD_U32 … #define SQ_S_SUB_U32 … #define SQ_S_ADD_I32 … #define SQ_S_SUB_I32 … #define SQ_S_ADDC_U32 … #define SQ_S_SUBB_U32 … #define SQ_S_MIN_I32 … #define SQ_S_MIN_U32 … #define SQ_S_MAX_I32 … #define SQ_S_MAX_U32 … #define SQ_S_CSELECT_B32 … #define SQ_S_CSELECT_B64 … #define SQ_S_AND_B32 … #define SQ_S_AND_B64 … #define SQ_S_OR_B32 … #define SQ_S_OR_B64 … #define SQ_S_XOR_B32 … #define SQ_S_XOR_B64 … #define SQ_S_ANDN2_B32 … #define SQ_S_ANDN2_B64 … #define SQ_S_ORN2_B32 … #define SQ_S_ORN2_B64 … #define SQ_S_NAND_B32 … #define SQ_S_NAND_B64 … #define SQ_S_NOR_B32 … #define SQ_S_NOR_B64 … #define SQ_S_XNOR_B32 … #define SQ_S_XNOR_B64 … #define SQ_S_LSHL_B32 … #define SQ_S_LSHL_B64 … #define SQ_S_LSHR_B32 … #define SQ_S_LSHR_B64 … #define SQ_S_ASHR_I32 … #define SQ_S_ASHR_I64 … #define SQ_S_BFM_B32 … #define SQ_S_BFM_B64 … #define SQ_S_MUL_I32 … #define SQ_S_BFE_U32 … #define SQ_S_BFE_I32 … #define SQ_S_BFE_U64 … #define SQ_S_BFE_I64 … #define SQ_S_CBRANCH_G_FORK … #define SQ_S_ABSDIFF_I32 … #define SQ_S_RFE_RESTORE_B64 … #define SQ_MSG_INTERRUPT … #define SQ_MSG_GS … #define SQ_MSG_GS_DONE … #define SQ_MSG_SAVEWAVE … #define SQ_MSG_SYSMSG … TEX_BORDER_COLOR_TYPE; TEX_CHROMA_KEY; TEX_CLAMP; TEX_COORD_TYPE; TEX_DEPTH_COMPARE_FUNCTION; TEX_DIM; TEX_FORMAT_COMP; TEX_MAX_ANISO_RATIO; TEX_MIP_FILTER; TEX_REQUEST_SIZE; TEX_SAMPLER_TYPE; TEX_XY_FILTER; TEX_Z_FILTER; VTX_CLAMP; VTX_FETCH_TYPE; VTX_FORMAT_COMP_ALL; VTX_MEM_REQUEST_SIZE; TVX_DATA_FORMAT; TVX_DST_SEL; TVX_ENDIAN_SWAP; TVX_INST; TVX_NUM_FORMAT_ALL; TVX_SRC_SEL; TVX_SRF_MODE_ALL; TVX_TYPE; TC_OP_MASKS; TC_OP; TC_CHUB_REQ_CREDITS_ENUM; CHUB_TC_RET_CREDITS_ENUM; TC_NACKS; TCC_PERF_SEL; TCA_PERF_SEL; TA_TC_ADDR_MODES; TA_PERFCOUNT_SEL; TD_PERFCOUNT_SEL; TCP_PERFCOUNT_SELECT; TCP_CACHE_POLICIES; TCP_CACHE_STORE_POLICIES; TCP_WATCH_MODES; TCP_DSM_DATA_SEL; TCP_DSM_SINGLE_WRITE; VGT_OUT_PRIM_TYPE; VGT_DI_PRIM_TYPE; VGT_DI_SOURCE_SELECT; VGT_DI_MAJOR_MODE_SELECT; VGT_DI_INDEX_SIZE; VGT_EVENT_TYPE; VGT_DMA_SWAP_MODE; VGT_INDEX_TYPE_MODE; VGT_DMA_BUF_TYPE; VGT_OUTPATH_SELECT; VGT_GRP_PRIM_TYPE; VGT_GRP_PRIM_ORDER; VGT_GROUP_CONV_SEL; VGT_GS_MODE_TYPE; VGT_GS_CUT_MODE; VGT_GS_OUTPRIM_TYPE; VGT_CACHE_INVALID_MODE; VGT_TESS_TYPE; VGT_TESS_PARTITION; VGT_TESS_TOPOLOGY; VGT_RDREQ_POLICY; VGT_DIST_MODE; VGT_STAGES_LS_EN; VGT_STAGES_HS_EN; VGT_STAGES_ES_EN; VGT_STAGES_GS_EN; VGT_STAGES_VS_EN; VGT_PERFCOUNT_SELECT; IA_PERFCOUNT_SELECT; WD_PERFCOUNT_SELECT; WD_IA_DRAW_TYPE; WD_IA_DRAW_SOURCE; #define GSTHREADID_SIZE … SurfaceEndian; ArrayMode; PipeTiling; BankTiling; GroupInterleave; RowTiling; BankSwapBytes; SampleSplitBytes; NumPipes; PipeInterleaveSize; BankInterleaveSize; NumShaderEngines; ShaderEngineTileSize; NumGPUs; MultiGPUTileSize; RowSize; NumLowerPipes; DebugBlockId; DebugBlockId_OLD; DebugBlockId_BY2; DebugBlockId_BY4; DebugBlockId_BY8; DebugBlockId_BY16; ColorTransform; CompareRef; ReadSize; DepthFormat; ZFormat; StencilFormat; CmaskMode; QuadExportFormat; QuadExportFormatOld; ColorFormat; SurfaceFormat; BUF_DATA_FORMAT; IMG_DATA_FORMAT; BUF_NUM_FORMAT; IMG_NUM_FORMAT; TileType; NonDispTilingOrder; MicroTileMode; TileSplit; SampleSplit; PipeConfig; NumBanks; BankWidth; BankHeight; BankWidthHeight; MacroTileAspect; GATCL1RequestType; TCC_CACHE_POLICIES; MTYPE; PERFMON_COUNTER_MODE; PERFMON_SPM_MODE; SurfaceTiling; SurfaceArray; ColorArray; DepthArray; ENUM_NUM_SIMD_PER_CU; MEM_PWR_FORCE_CTRL; MEM_PWR_FORCE_CTRL2; MEM_PWR_DIS_CTRL; MEM_PWR_SEL_CTRL; MEM_PWR_SEL_CTRL2; #endif /* GFX_8_0_ENUM_H */
Codebase Browser
linux