/* * Copyright 2023 Advanced Micro Devices, Inc. * * Permission is hereby granted, free of charge, to any person obtaining a * copy of this software and associated documentation files (the "Software"), * to deal in the Software without restriction, including without limitation * the rights to use, copy, modify, merge, publish, distribute, sublicense, * and/or sell copies of the Software, and to permit persons to whom the * Software is furnished to do so, subject to the following conditions: * * The above copyright notice and this permission notice shall be included in * all copies or substantial portions of the Software. * * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR * OTHER DEALINGS IN THE SOFTWARE. * */ #ifndef _vpe_6_1_0_OFFSET_HEADER #define _vpe_6_1_0_OFFSET_HEADER // addressBlock: vpe_vpedec // base address: 0x46000 #define regVPEC_DEC_START … #define regVPEC_DEC_START_BASE_IDX … #define regVPEC_UCODE_ADDR … #define regVPEC_UCODE_ADDR_BASE_IDX … #define regVPEC_UCODE_DATA … #define regVPEC_UCODE_DATA_BASE_IDX … #define regVPEC_F32_CNTL … #define regVPEC_F32_CNTL_BASE_IDX … #define regVPEC_VPEP_CTRL … #define regVPEC_VPEP_CTRL_BASE_IDX … #define regVPEC_CLK_CTRL … #define regVPEC_CLK_CTRL_BASE_IDX … #define regVPEC_PG_CNTL … #define regVPEC_PG_CNTL_BASE_IDX … #define regVPEC_POWER_CNTL … #define regVPEC_POWER_CNTL_BASE_IDX … #define regVPEC_CNTL … #define regVPEC_CNTL_BASE_IDX … #define regVPEC_CNTL1 … #define regVPEC_CNTL1_BASE_IDX … #define regVPEC_CNTL2 … #define regVPEC_CNTL2_BASE_IDX … #define regVPEC_GB_ADDR_CONFIG … #define regVPEC_GB_ADDR_CONFIG_BASE_IDX … #define regVPEC_GB_ADDR_CONFIG_READ … #define regVPEC_GB_ADDR_CONFIG_READ_BASE_IDX … #define regVPEC_PROCESS_QUANTUM0 … #define regVPEC_PROCESS_QUANTUM0_BASE_IDX … #define regVPEC_PROCESS_QUANTUM1 … #define regVPEC_PROCESS_QUANTUM1_BASE_IDX … #define regVPEC_CONTEXT_SWITCH_THRESHOLD … #define regVPEC_CONTEXT_SWITCH_THRESHOLD_BASE_IDX … #define regVPEC_GLOBAL_QUANTUM … #define regVPEC_GLOBAL_QUANTUM_BASE_IDX … #define regVPEC_WATCHDOG_CNTL … #define regVPEC_WATCHDOG_CNTL_BASE_IDX … #define regVPEC_ATOMIC_CNTL … #define regVPEC_ATOMIC_CNTL_BASE_IDX … #define regVPEC_UCODE_VERSION … #define regVPEC_UCODE_VERSION_BASE_IDX … #define regVPEC_MEMREQ_BURST_CNTL … #define regVPEC_MEMREQ_BURST_CNTL_BASE_IDX … #define regVPEC_TIMESTAMP_CNTL … #define regVPEC_TIMESTAMP_CNTL_BASE_IDX … #define regVPEC_GLOBAL_TIMESTAMP_LO … #define regVPEC_GLOBAL_TIMESTAMP_LO_BASE_IDX … #define regVPEC_GLOBAL_TIMESTAMP_HI … #define regVPEC_GLOBAL_TIMESTAMP_HI_BASE_IDX … #define regVPEC_FREEZE … #define regVPEC_FREEZE_BASE_IDX … #define regVPEC_CE_CTRL … #define regVPEC_CE_CTRL_BASE_IDX … #define regVPEC_RELAX_ORDERING_LUT … #define regVPEC_RELAX_ORDERING_LUT_BASE_IDX … #define regVPEC_CREDIT_CNTL … #define regVPEC_CREDIT_CNTL_BASE_IDX … #define regVPEC_SCRATCH_RAM_DATA … #define regVPEC_SCRATCH_RAM_DATA_BASE_IDX … #define regVPEC_SCRATCH_RAM_ADDR … #define regVPEC_SCRATCH_RAM_ADDR_BASE_IDX … #define regVPEC_QUEUE_RESET_REQ … #define regVPEC_QUEUE_RESET_REQ_BASE_IDX … #define regVPEC_PERFCNT_PERFCOUNTER0_CFG … #define regVPEC_PERFCNT_PERFCOUNTER0_CFG_BASE_IDX … #define regVPEC_PERFCNT_PERFCOUNTER1_CFG … #define regVPEC_PERFCNT_PERFCOUNTER1_CFG_BASE_IDX … #define regVPEC_PERFCNT_PERFCOUNTER_RSLT_CNTL … #define regVPEC_PERFCNT_PERFCOUNTER_RSLT_CNTL_BASE_IDX … #define regVPEC_PERFCNT_MISC_CNTL … #define regVPEC_PERFCNT_MISC_CNTL_BASE_IDX … #define regVPEC_PERFCNT_PERFCOUNTER_LO … #define regVPEC_PERFCNT_PERFCOUNTER_LO_BASE_IDX … #define regVPEC_PERFCNT_PERFCOUNTER_HI … #define regVPEC_PERFCNT_PERFCOUNTER_HI_BASE_IDX … #define regVPEC_CRC_CTRL … #define regVPEC_CRC_CTRL_BASE_IDX … #define regVPEC_CRC_DATA … #define regVPEC_CRC_DATA_BASE_IDX … #define regVPEC_PUB_DUMMY0 … #define regVPEC_PUB_DUMMY0_BASE_IDX … #define regVPEC_PUB_DUMMY1 … #define regVPEC_PUB_DUMMY1_BASE_IDX … #define regVPEC_PUB_DUMMY2 … #define regVPEC_PUB_DUMMY2_BASE_IDX … #define regVPEC_PUB_DUMMY3 … #define regVPEC_PUB_DUMMY3_BASE_IDX … #define regVPEC_PUB_DUMMY4 … #define regVPEC_PUB_DUMMY4_BASE_IDX … #define regVPEC_PUB_DUMMY5 … #define regVPEC_PUB_DUMMY5_BASE_IDX … #define regVPEC_PUB_DUMMY6 … #define regVPEC_PUB_DUMMY6_BASE_IDX … #define regVPEC_PUB_DUMMY7 … #define regVPEC_PUB_DUMMY7_BASE_IDX … #define regVPEC_UCODE1_CHECKSUM … #define regVPEC_UCODE1_CHECKSUM_BASE_IDX … #define regVPEC_VERSION … #define regVPEC_VERSION_BASE_IDX … #define regVPEC_UCODE_CHECKSUM … #define regVPEC_UCODE_CHECKSUM_BASE_IDX … #define regVPEC_CLOCK_GATING_STATUS … #define regVPEC_CLOCK_GATING_STATUS_BASE_IDX … #define regVPEC_RB_RPTR_FETCH … #define regVPEC_RB_RPTR_FETCH_BASE_IDX … #define regVPEC_RB_RPTR_FETCH_HI … #define regVPEC_RB_RPTR_FETCH_HI_BASE_IDX … #define regVPEC_IB_OFFSET_FETCH … #define regVPEC_IB_OFFSET_FETCH_BASE_IDX … #define regVPEC_CMDIB_OFFSET_FETCH … #define regVPEC_CMDIB_OFFSET_FETCH_BASE_IDX … #define regVPEC_ATOMIC_PREOP_LO … #define regVPEC_ATOMIC_PREOP_LO_BASE_IDX … #define regVPEC_ATOMIC_PREOP_HI … #define regVPEC_ATOMIC_PREOP_HI_BASE_IDX … #define regVPEC_CE_BUSY … #define regVPEC_CE_BUSY_BASE_IDX … #define regVPEC_F32_COUNTER … #define regVPEC_F32_COUNTER_BASE_IDX … #define regVPEC_HOLE_ADDR_LO … #define regVPEC_HOLE_ADDR_LO_BASE_IDX … #define regVPEC_HOLE_ADDR_HI … #define regVPEC_HOLE_ADDR_HI_BASE_IDX … #define regVPEC_ERROR_LOG … #define regVPEC_ERROR_LOG_BASE_IDX … #define regVPEC_INT_STATUS … #define regVPEC_INT_STATUS_BASE_IDX … #define regVPEC_STATUS … #define regVPEC_STATUS_BASE_IDX … #define regVPEC_STATUS1 … #define regVPEC_STATUS1_BASE_IDX … #define regVPEC_STATUS2 … #define regVPEC_STATUS2_BASE_IDX … #define regVPEC_STATUS3 … #define regVPEC_STATUS3_BASE_IDX … #define regVPEC_STATUS4 … #define regVPEC_STATUS4_BASE_IDX … #define regVPEC_STATUS5 … #define regVPEC_STATUS5_BASE_IDX … #define regVPEC_STATUS6 … #define regVPEC_STATUS6_BASE_IDX … #define regVPEC_STATUS7 … #define regVPEC_STATUS7_BASE_IDX … #define regVPEC_INST … #define regVPEC_INST_BASE_IDX … #define regVPEC_QUEUE_STATUS0 … #define regVPEC_QUEUE_STATUS0_BASE_IDX … #define regVPEC_QUEUE_HANG_STATUS … #define regVPEC_QUEUE_HANG_STATUS_BASE_IDX … #define regVPEC_QUEUE0_RB_CNTL … #define regVPEC_QUEUE0_RB_CNTL_BASE_IDX … #define regVPEC_QUEUE0_SCHEDULE_CNTL … #define regVPEC_QUEUE0_SCHEDULE_CNTL_BASE_IDX … #define regVPEC_QUEUE0_RB_BASE … #define regVPEC_QUEUE0_RB_BASE_BASE_IDX … #define regVPEC_QUEUE0_RB_BASE_HI … #define regVPEC_QUEUE0_RB_BASE_HI_BASE_IDX … #define regVPEC_QUEUE0_RB_RPTR … #define regVPEC_QUEUE0_RB_RPTR_BASE_IDX … #define regVPEC_QUEUE0_RB_RPTR_HI … #define regVPEC_QUEUE0_RB_RPTR_HI_BASE_IDX … #define regVPEC_QUEUE0_RB_WPTR … #define regVPEC_QUEUE0_RB_WPTR_BASE_IDX … #define regVPEC_QUEUE0_RB_WPTR_HI … #define regVPEC_QUEUE0_RB_WPTR_HI_BASE_IDX … #define regVPEC_QUEUE0_RB_RPTR_ADDR_HI … #define regVPEC_QUEUE0_RB_RPTR_ADDR_HI_BASE_IDX … #define regVPEC_QUEUE0_RB_RPTR_ADDR_LO … #define regVPEC_QUEUE0_RB_RPTR_ADDR_LO_BASE_IDX … #define regVPEC_QUEUE0_RB_AQL_CNTL … #define regVPEC_QUEUE0_RB_AQL_CNTL_BASE_IDX … #define regVPEC_QUEUE0_MINOR_PTR_UPDATE … #define regVPEC_QUEUE0_MINOR_PTR_UPDATE_BASE_IDX … #define regVPEC_QUEUE0_CD_INFO … #define regVPEC_QUEUE0_CD_INFO_BASE_IDX … #define regVPEC_QUEUE0_RB_PREEMPT … #define regVPEC_QUEUE0_RB_PREEMPT_BASE_IDX … #define regVPEC_QUEUE0_SKIP_CNTL … #define regVPEC_QUEUE0_SKIP_CNTL_BASE_IDX … #define regVPEC_QUEUE0_DOORBELL … #define regVPEC_QUEUE0_DOORBELL_BASE_IDX … #define regVPEC_QUEUE0_DOORBELL_OFFSET … #define regVPEC_QUEUE0_DOORBELL_OFFSET_BASE_IDX … #define regVPEC_QUEUE0_DUMMY0 … #define regVPEC_QUEUE0_DUMMY0_BASE_IDX … #define regVPEC_QUEUE0_DUMMY1 … #define regVPEC_QUEUE0_DUMMY1_BASE_IDX … #define regVPEC_QUEUE0_DUMMY2 … #define regVPEC_QUEUE0_DUMMY2_BASE_IDX … #define regVPEC_QUEUE0_DUMMY3 … #define regVPEC_QUEUE0_DUMMY3_BASE_IDX … #define regVPEC_QUEUE0_DUMMY4 … #define regVPEC_QUEUE0_DUMMY4_BASE_IDX … #define regVPEC_QUEUE0_IB_CNTL … #define regVPEC_QUEUE0_IB_CNTL_BASE_IDX … #define regVPEC_QUEUE0_IB_RPTR … #define regVPEC_QUEUE0_IB_RPTR_BASE_IDX … #define regVPEC_QUEUE0_IB_OFFSET … #define regVPEC_QUEUE0_IB_OFFSET_BASE_IDX … #define regVPEC_QUEUE0_IB_BASE_LO … #define regVPEC_QUEUE0_IB_BASE_LO_BASE_IDX … #define regVPEC_QUEUE0_IB_BASE_HI … #define regVPEC_QUEUE0_IB_BASE_HI_BASE_IDX … #define regVPEC_QUEUE0_IB_SIZE … #define regVPEC_QUEUE0_IB_SIZE_BASE_IDX … #define regVPEC_QUEUE0_CMDIB_CNTL … #define regVPEC_QUEUE0_CMDIB_CNTL_BASE_IDX … #define regVPEC_QUEUE0_CMDIB_RPTR … #define regVPEC_QUEUE0_CMDIB_RPTR_BASE_IDX … #define regVPEC_QUEUE0_CMDIB_OFFSET … #define regVPEC_QUEUE0_CMDIB_OFFSET_BASE_IDX … #define regVPEC_QUEUE0_CMDIB_BASE_LO … #define regVPEC_QUEUE0_CMDIB_BASE_LO_BASE_IDX … #define regVPEC_QUEUE0_CMDIB_BASE_HI … #define regVPEC_QUEUE0_CMDIB_BASE_HI_BASE_IDX … #define regVPEC_QUEUE0_CMDIB_SIZE … #define regVPEC_QUEUE0_CMDIB_SIZE_BASE_IDX … #define regVPEC_QUEUE0_CSA_ADDR_LO … #define regVPEC_QUEUE0_CSA_ADDR_LO_BASE_IDX … #define regVPEC_QUEUE0_CSA_ADDR_HI … #define regVPEC_QUEUE0_CSA_ADDR_HI_BASE_IDX … #define regVPEC_QUEUE0_CONTEXT_STATUS … #define regVPEC_QUEUE0_CONTEXT_STATUS_BASE_IDX … #define regVPEC_QUEUE0_DOORBELL_LOG … #define regVPEC_QUEUE0_DOORBELL_LOG_BASE_IDX … #define regVPEC_QUEUE0_IB_SUB_REMAIN … #define regVPEC_QUEUE0_IB_SUB_REMAIN_BASE_IDX … #define regVPEC_QUEUE0_PREEMPT … #define regVPEC_QUEUE0_PREEMPT_BASE_IDX … #define regVPEC_QUEUE1_RB_CNTL … #define regVPEC_QUEUE1_RB_CNTL_BASE_IDX … #define regVPEC_QUEUE1_SCHEDULE_CNTL … #define regVPEC_QUEUE1_SCHEDULE_CNTL_BASE_IDX … #define regVPEC_QUEUE1_RB_BASE … #define regVPEC_QUEUE1_RB_BASE_BASE_IDX … #define regVPEC_QUEUE1_RB_BASE_HI … #define regVPEC_QUEUE1_RB_BASE_HI_BASE_IDX … #define regVPEC_QUEUE1_RB_RPTR … #define regVPEC_QUEUE1_RB_RPTR_BASE_IDX … #define regVPEC_QUEUE1_RB_RPTR_HI … #define regVPEC_QUEUE1_RB_RPTR_HI_BASE_IDX … #define regVPEC_QUEUE1_RB_WPTR … #define regVPEC_QUEUE1_RB_WPTR_BASE_IDX … #define regVPEC_QUEUE1_RB_WPTR_HI … #define regVPEC_QUEUE1_RB_WPTR_HI_BASE_IDX … #define regVPEC_QUEUE1_RB_RPTR_ADDR_HI … #define regVPEC_QUEUE1_RB_RPTR_ADDR_HI_BASE_IDX … #define regVPEC_QUEUE1_RB_RPTR_ADDR_LO … #define regVPEC_QUEUE1_RB_RPTR_ADDR_LO_BASE_IDX … #define regVPEC_QUEUE1_RB_AQL_CNTL … #define regVPEC_QUEUE1_RB_AQL_CNTL_BASE_IDX … #define regVPEC_QUEUE1_MINOR_PTR_UPDATE … #define regVPEC_QUEUE1_MINOR_PTR_UPDATE_BASE_IDX … #define regVPEC_QUEUE1_CD_INFO … #define regVPEC_QUEUE1_CD_INFO_BASE_IDX … #define regVPEC_QUEUE1_RB_PREEMPT … #define regVPEC_QUEUE1_RB_PREEMPT_BASE_IDX … #define regVPEC_QUEUE1_SKIP_CNTL … #define regVPEC_QUEUE1_SKIP_CNTL_BASE_IDX … #define regVPEC_QUEUE1_DOORBELL … #define regVPEC_QUEUE1_DOORBELL_BASE_IDX … #define regVPEC_QUEUE1_DOORBELL_OFFSET … #define regVPEC_QUEUE1_DOORBELL_OFFSET_BASE_IDX … #define regVPEC_QUEUE1_DUMMY0 … #define regVPEC_QUEUE1_DUMMY0_BASE_IDX … #define regVPEC_QUEUE1_DUMMY1 … #define regVPEC_QUEUE1_DUMMY1_BASE_IDX … #define regVPEC_QUEUE1_DUMMY2 … #define regVPEC_QUEUE1_DUMMY2_BASE_IDX … #define regVPEC_QUEUE1_DUMMY3 … #define regVPEC_QUEUE1_DUMMY3_BASE_IDX … #define regVPEC_QUEUE1_DUMMY4 … #define regVPEC_QUEUE1_DUMMY4_BASE_IDX … #define regVPEC_QUEUE1_IB_CNTL … #define regVPEC_QUEUE1_IB_CNTL_BASE_IDX … #define regVPEC_QUEUE1_IB_RPTR … #define regVPEC_QUEUE1_IB_RPTR_BASE_IDX … #define regVPEC_QUEUE1_IB_OFFSET … #define regVPEC_QUEUE1_IB_OFFSET_BASE_IDX … #define regVPEC_QUEUE1_IB_BASE_LO … #define regVPEC_QUEUE1_IB_BASE_LO_BASE_IDX … #define regVPEC_QUEUE1_IB_BASE_HI … #define regVPEC_QUEUE1_IB_BASE_HI_BASE_IDX … #define regVPEC_QUEUE1_IB_SIZE … #define regVPEC_QUEUE1_IB_SIZE_BASE_IDX … #define regVPEC_QUEUE1_CMDIB_CNTL … #define regVPEC_QUEUE1_CMDIB_CNTL_BASE_IDX … #define regVPEC_QUEUE1_CMDIB_RPTR … #define regVPEC_QUEUE1_CMDIB_RPTR_BASE_IDX … #define regVPEC_QUEUE1_CMDIB_OFFSET … #define regVPEC_QUEUE1_CMDIB_OFFSET_BASE_IDX … #define regVPEC_QUEUE1_CMDIB_BASE_LO … #define regVPEC_QUEUE1_CMDIB_BASE_LO_BASE_IDX … #define regVPEC_QUEUE1_CMDIB_BASE_HI … #define regVPEC_QUEUE1_CMDIB_BASE_HI_BASE_IDX … #define regVPEC_QUEUE1_CMDIB_SIZE … #define regVPEC_QUEUE1_CMDIB_SIZE_BASE_IDX … #define regVPEC_QUEUE1_CSA_ADDR_LO … #define regVPEC_QUEUE1_CSA_ADDR_LO_BASE_IDX … #define regVPEC_QUEUE1_CSA_ADDR_HI … #define regVPEC_QUEUE1_CSA_ADDR_HI_BASE_IDX … #define regVPEC_QUEUE1_CONTEXT_STATUS … #define regVPEC_QUEUE1_CONTEXT_STATUS_BASE_IDX … #define regVPEC_QUEUE1_DOORBELL_LOG … #define regVPEC_QUEUE1_DOORBELL_LOG_BASE_IDX … #define regVPEC_QUEUE1_IB_SUB_REMAIN … #define regVPEC_QUEUE1_IB_SUB_REMAIN_BASE_IDX … #define regVPEC_QUEUE1_PREEMPT … #define regVPEC_QUEUE1_PREEMPT_BASE_IDX … #define regVPEC_QUEUE2_RB_CNTL … #define regVPEC_QUEUE2_RB_CNTL_BASE_IDX … #define regVPEC_QUEUE2_SCHEDULE_CNTL … #define regVPEC_QUEUE2_SCHEDULE_CNTL_BASE_IDX … #define regVPEC_QUEUE2_RB_BASE … #define regVPEC_QUEUE2_RB_BASE_BASE_IDX … #define regVPEC_QUEUE2_RB_BASE_HI … #define regVPEC_QUEUE2_RB_BASE_HI_BASE_IDX … #define regVPEC_QUEUE2_RB_RPTR … #define regVPEC_QUEUE2_RB_RPTR_BASE_IDX … #define regVPEC_QUEUE2_RB_RPTR_HI … #define regVPEC_QUEUE2_RB_RPTR_HI_BASE_IDX … #define regVPEC_QUEUE2_RB_WPTR … #define regVPEC_QUEUE2_RB_WPTR_BASE_IDX … #define regVPEC_QUEUE2_RB_WPTR_HI … #define regVPEC_QUEUE2_RB_WPTR_HI_BASE_IDX … #define regVPEC_QUEUE2_RB_RPTR_ADDR_HI … #define regVPEC_QUEUE2_RB_RPTR_ADDR_HI_BASE_IDX … #define regVPEC_QUEUE2_RB_RPTR_ADDR_LO … #define regVPEC_QUEUE2_RB_RPTR_ADDR_LO_BASE_IDX … #define regVPEC_QUEUE2_RB_AQL_CNTL … #define regVPEC_QUEUE2_RB_AQL_CNTL_BASE_IDX … #define regVPEC_QUEUE2_MINOR_PTR_UPDATE … #define regVPEC_QUEUE2_MINOR_PTR_UPDATE_BASE_IDX … #define regVPEC_QUEUE2_CD_INFO … #define regVPEC_QUEUE2_CD_INFO_BASE_IDX … #define regVPEC_QUEUE2_RB_PREEMPT … #define regVPEC_QUEUE2_RB_PREEMPT_BASE_IDX … #define regVPEC_QUEUE2_SKIP_CNTL … #define regVPEC_QUEUE2_SKIP_CNTL_BASE_IDX … #define regVPEC_QUEUE2_DOORBELL … #define regVPEC_QUEUE2_DOORBELL_BASE_IDX … #define regVPEC_QUEUE2_DOORBELL_OFFSET … #define regVPEC_QUEUE2_DOORBELL_OFFSET_BASE_IDX … #define regVPEC_QUEUE2_DUMMY0 … #define regVPEC_QUEUE2_DUMMY0_BASE_IDX … #define regVPEC_QUEUE2_DUMMY1 … #define regVPEC_QUEUE2_DUMMY1_BASE_IDX … #define regVPEC_QUEUE2_DUMMY2 … #define regVPEC_QUEUE2_DUMMY2_BASE_IDX … #define regVPEC_QUEUE2_DUMMY3 … #define regVPEC_QUEUE2_DUMMY3_BASE_IDX … #define regVPEC_QUEUE2_DUMMY4 … #define regVPEC_QUEUE2_DUMMY4_BASE_IDX … #define regVPEC_QUEUE2_IB_CNTL … #define regVPEC_QUEUE2_IB_CNTL_BASE_IDX … #define regVPEC_QUEUE2_IB_RPTR … #define regVPEC_QUEUE2_IB_RPTR_BASE_IDX … #define regVPEC_QUEUE2_IB_OFFSET … #define regVPEC_QUEUE2_IB_OFFSET_BASE_IDX … #define regVPEC_QUEUE2_IB_BASE_LO … #define regVPEC_QUEUE2_IB_BASE_LO_BASE_IDX … #define regVPEC_QUEUE2_IB_BASE_HI … #define regVPEC_QUEUE2_IB_BASE_HI_BASE_IDX … #define regVPEC_QUEUE2_IB_SIZE … #define regVPEC_QUEUE2_IB_SIZE_BASE_IDX … #define regVPEC_QUEUE2_CMDIB_CNTL … #define regVPEC_QUEUE2_CMDIB_CNTL_BASE_IDX … #define regVPEC_QUEUE2_CMDIB_RPTR … #define regVPEC_QUEUE2_CMDIB_RPTR_BASE_IDX … #define regVPEC_QUEUE2_CMDIB_OFFSET … #define regVPEC_QUEUE2_CMDIB_OFFSET_BASE_IDX … #define regVPEC_QUEUE2_CMDIB_BASE_LO … #define regVPEC_QUEUE2_CMDIB_BASE_LO_BASE_IDX … #define regVPEC_QUEUE2_CMDIB_BASE_HI … #define regVPEC_QUEUE2_CMDIB_BASE_HI_BASE_IDX … #define regVPEC_QUEUE2_CMDIB_SIZE … #define regVPEC_QUEUE2_CMDIB_SIZE_BASE_IDX … #define regVPEC_QUEUE2_CSA_ADDR_LO … #define regVPEC_QUEUE2_CSA_ADDR_LO_BASE_IDX … #define regVPEC_QUEUE2_CSA_ADDR_HI … #define regVPEC_QUEUE2_CSA_ADDR_HI_BASE_IDX … #define regVPEC_QUEUE2_CONTEXT_STATUS … #define regVPEC_QUEUE2_CONTEXT_STATUS_BASE_IDX … #define regVPEC_QUEUE2_DOORBELL_LOG … #define regVPEC_QUEUE2_DOORBELL_LOG_BASE_IDX … #define regVPEC_QUEUE2_IB_SUB_REMAIN … #define regVPEC_QUEUE2_IB_SUB_REMAIN_BASE_IDX … #define regVPEC_QUEUE2_PREEMPT … #define regVPEC_QUEUE2_PREEMPT_BASE_IDX … #define regVPEC_QUEUE3_RB_CNTL … #define regVPEC_QUEUE3_RB_CNTL_BASE_IDX … #define regVPEC_QUEUE3_SCHEDULE_CNTL … #define regVPEC_QUEUE3_SCHEDULE_CNTL_BASE_IDX … #define regVPEC_QUEUE3_RB_BASE … #define regVPEC_QUEUE3_RB_BASE_BASE_IDX … #define regVPEC_QUEUE3_RB_BASE_HI … #define regVPEC_QUEUE3_RB_BASE_HI_BASE_IDX … #define regVPEC_QUEUE3_RB_RPTR … #define regVPEC_QUEUE3_RB_RPTR_BASE_IDX … #define regVPEC_QUEUE3_RB_RPTR_HI … #define regVPEC_QUEUE3_RB_RPTR_HI_BASE_IDX … #define regVPEC_QUEUE3_RB_WPTR … #define regVPEC_QUEUE3_RB_WPTR_BASE_IDX … #define regVPEC_QUEUE3_RB_WPTR_HI … #define regVPEC_QUEUE3_RB_WPTR_HI_BASE_IDX … #define regVPEC_QUEUE3_RB_RPTR_ADDR_HI … #define regVPEC_QUEUE3_RB_RPTR_ADDR_HI_BASE_IDX … #define regVPEC_QUEUE3_RB_RPTR_ADDR_LO … #define regVPEC_QUEUE3_RB_RPTR_ADDR_LO_BASE_IDX … #define regVPEC_QUEUE3_RB_AQL_CNTL … #define regVPEC_QUEUE3_RB_AQL_CNTL_BASE_IDX … #define regVPEC_QUEUE3_MINOR_PTR_UPDATE … #define regVPEC_QUEUE3_MINOR_PTR_UPDATE_BASE_IDX … #define regVPEC_QUEUE3_CD_INFO … #define regVPEC_QUEUE3_CD_INFO_BASE_IDX … #define regVPEC_QUEUE3_RB_PREEMPT … #define regVPEC_QUEUE3_RB_PREEMPT_BASE_IDX … #define regVPEC_QUEUE3_SKIP_CNTL … #define regVPEC_QUEUE3_SKIP_CNTL_BASE_IDX … #define regVPEC_QUEUE3_DOORBELL … #define regVPEC_QUEUE3_DOORBELL_BASE_IDX … #define regVPEC_QUEUE3_DOORBELL_OFFSET … #define regVPEC_QUEUE3_DOORBELL_OFFSET_BASE_IDX … #define regVPEC_QUEUE3_DUMMY0 … #define regVPEC_QUEUE3_DUMMY0_BASE_IDX … #define regVPEC_QUEUE3_DUMMY1 … #define regVPEC_QUEUE3_DUMMY1_BASE_IDX … #define regVPEC_QUEUE3_DUMMY2 … #define regVPEC_QUEUE3_DUMMY2_BASE_IDX … #define regVPEC_QUEUE3_DUMMY3 … #define regVPEC_QUEUE3_DUMMY3_BASE_IDX … #define regVPEC_QUEUE3_DUMMY4 … #define regVPEC_QUEUE3_DUMMY4_BASE_IDX … #define regVPEC_QUEUE3_IB_CNTL … #define regVPEC_QUEUE3_IB_CNTL_BASE_IDX … #define regVPEC_QUEUE3_IB_RPTR … #define regVPEC_QUEUE3_IB_RPTR_BASE_IDX … #define regVPEC_QUEUE3_IB_OFFSET … #define regVPEC_QUEUE3_IB_OFFSET_BASE_IDX … #define regVPEC_QUEUE3_IB_BASE_LO … #define regVPEC_QUEUE3_IB_BASE_LO_BASE_IDX … #define regVPEC_QUEUE3_IB_BASE_HI … #define regVPEC_QUEUE3_IB_BASE_HI_BASE_IDX … #define regVPEC_QUEUE3_IB_SIZE … #define regVPEC_QUEUE3_IB_SIZE_BASE_IDX … #define regVPEC_QUEUE3_CMDIB_CNTL … #define regVPEC_QUEUE3_CMDIB_CNTL_BASE_IDX … #define regVPEC_QUEUE3_CMDIB_RPTR … #define regVPEC_QUEUE3_CMDIB_RPTR_BASE_IDX … #define regVPEC_QUEUE3_CMDIB_OFFSET … #define regVPEC_QUEUE3_CMDIB_OFFSET_BASE_IDX … #define regVPEC_QUEUE3_CMDIB_BASE_LO … #define regVPEC_QUEUE3_CMDIB_BASE_LO_BASE_IDX … #define regVPEC_QUEUE3_CMDIB_BASE_HI … #define regVPEC_QUEUE3_CMDIB_BASE_HI_BASE_IDX … #define regVPEC_QUEUE3_CMDIB_SIZE … #define regVPEC_QUEUE3_CMDIB_SIZE_BASE_IDX … #define regVPEC_QUEUE3_CSA_ADDR_LO … #define regVPEC_QUEUE3_CSA_ADDR_LO_BASE_IDX … #define regVPEC_QUEUE3_CSA_ADDR_HI … #define regVPEC_QUEUE3_CSA_ADDR_HI_BASE_IDX … #define regVPEC_QUEUE3_CONTEXT_STATUS … #define regVPEC_QUEUE3_CONTEXT_STATUS_BASE_IDX … #define regVPEC_QUEUE3_DOORBELL_LOG … #define regVPEC_QUEUE3_DOORBELL_LOG_BASE_IDX … #define regVPEC_QUEUE3_IB_SUB_REMAIN … #define regVPEC_QUEUE3_IB_SUB_REMAIN_BASE_IDX … #define regVPEC_QUEUE3_PREEMPT … #define regVPEC_QUEUE3_PREEMPT_BASE_IDX … #define regVPEC_QUEUE4_RB_CNTL … #define regVPEC_QUEUE4_RB_CNTL_BASE_IDX … #define regVPEC_QUEUE4_SCHEDULE_CNTL … #define regVPEC_QUEUE4_SCHEDULE_CNTL_BASE_IDX … #define regVPEC_QUEUE4_RB_BASE … #define regVPEC_QUEUE4_RB_BASE_BASE_IDX … #define regVPEC_QUEUE4_RB_BASE_HI … #define regVPEC_QUEUE4_RB_BASE_HI_BASE_IDX … #define regVPEC_QUEUE4_RB_RPTR … #define regVPEC_QUEUE4_RB_RPTR_BASE_IDX … #define regVPEC_QUEUE4_RB_RPTR_HI … #define regVPEC_QUEUE4_RB_RPTR_HI_BASE_IDX … #define regVPEC_QUEUE4_RB_WPTR … #define regVPEC_QUEUE4_RB_WPTR_BASE_IDX … #define regVPEC_QUEUE4_RB_WPTR_HI … #define regVPEC_QUEUE4_RB_WPTR_HI_BASE_IDX … #define regVPEC_QUEUE4_RB_RPTR_ADDR_HI … #define regVPEC_QUEUE4_RB_RPTR_ADDR_HI_BASE_IDX … #define regVPEC_QUEUE4_RB_RPTR_ADDR_LO … #define regVPEC_QUEUE4_RB_RPTR_ADDR_LO_BASE_IDX … #define regVPEC_QUEUE4_RB_AQL_CNTL … #define regVPEC_QUEUE4_RB_AQL_CNTL_BASE_IDX … #define regVPEC_QUEUE4_MINOR_PTR_UPDATE … #define regVPEC_QUEUE4_MINOR_PTR_UPDATE_BASE_IDX … #define regVPEC_QUEUE4_CD_INFO … #define regVPEC_QUEUE4_CD_INFO_BASE_IDX … #define regVPEC_QUEUE4_RB_PREEMPT … #define regVPEC_QUEUE4_RB_PREEMPT_BASE_IDX … #define regVPEC_QUEUE4_SKIP_CNTL … #define regVPEC_QUEUE4_SKIP_CNTL_BASE_IDX … #define regVPEC_QUEUE4_DOORBELL … #define regVPEC_QUEUE4_DOORBELL_BASE_IDX … #define regVPEC_QUEUE4_DOORBELL_OFFSET … #define regVPEC_QUEUE4_DOORBELL_OFFSET_BASE_IDX … #define regVPEC_QUEUE4_DUMMY0 … #define regVPEC_QUEUE4_DUMMY0_BASE_IDX … #define regVPEC_QUEUE4_DUMMY1 … #define regVPEC_QUEUE4_DUMMY1_BASE_IDX … #define regVPEC_QUEUE4_DUMMY2 … #define regVPEC_QUEUE4_DUMMY2_BASE_IDX … #define regVPEC_QUEUE4_DUMMY3 … #define regVPEC_QUEUE4_DUMMY3_BASE_IDX … #define regVPEC_QUEUE4_DUMMY4 … #define regVPEC_QUEUE4_DUMMY4_BASE_IDX … #define regVPEC_QUEUE4_IB_CNTL … #define regVPEC_QUEUE4_IB_CNTL_BASE_IDX … #define regVPEC_QUEUE4_IB_RPTR … #define regVPEC_QUEUE4_IB_RPTR_BASE_IDX … #define regVPEC_QUEUE4_IB_OFFSET … #define regVPEC_QUEUE4_IB_OFFSET_BASE_IDX … #define regVPEC_QUEUE4_IB_BASE_LO … #define regVPEC_QUEUE4_IB_BASE_LO_BASE_IDX … #define regVPEC_QUEUE4_IB_BASE_HI … #define regVPEC_QUEUE4_IB_BASE_HI_BASE_IDX … #define regVPEC_QUEUE4_IB_SIZE … #define regVPEC_QUEUE4_IB_SIZE_BASE_IDX … #define regVPEC_QUEUE4_CMDIB_CNTL … #define regVPEC_QUEUE4_CMDIB_CNTL_BASE_IDX … #define regVPEC_QUEUE4_CMDIB_RPTR … #define regVPEC_QUEUE4_CMDIB_RPTR_BASE_IDX … #define regVPEC_QUEUE4_CMDIB_OFFSET … #define regVPEC_QUEUE4_CMDIB_OFFSET_BASE_IDX … #define regVPEC_QUEUE4_CMDIB_BASE_LO … #define regVPEC_QUEUE4_CMDIB_BASE_LO_BASE_IDX … #define regVPEC_QUEUE4_CMDIB_BASE_HI … #define regVPEC_QUEUE4_CMDIB_BASE_HI_BASE_IDX … #define regVPEC_QUEUE4_CMDIB_SIZE … #define regVPEC_QUEUE4_CMDIB_SIZE_BASE_IDX … #define regVPEC_QUEUE4_CSA_ADDR_LO … #define regVPEC_QUEUE4_CSA_ADDR_LO_BASE_IDX … #define regVPEC_QUEUE4_CSA_ADDR_HI … #define regVPEC_QUEUE4_CSA_ADDR_HI_BASE_IDX … #define regVPEC_QUEUE4_CONTEXT_STATUS … #define regVPEC_QUEUE4_CONTEXT_STATUS_BASE_IDX … #define regVPEC_QUEUE4_DOORBELL_LOG … #define regVPEC_QUEUE4_DOORBELL_LOG_BASE_IDX … #define regVPEC_QUEUE4_IB_SUB_REMAIN … #define regVPEC_QUEUE4_IB_SUB_REMAIN_BASE_IDX … #define regVPEC_QUEUE4_PREEMPT … #define regVPEC_QUEUE4_PREEMPT_BASE_IDX … #define regVPEC_QUEUE5_RB_CNTL … #define regVPEC_QUEUE5_RB_CNTL_BASE_IDX … #define regVPEC_QUEUE5_SCHEDULE_CNTL … #define regVPEC_QUEUE5_SCHEDULE_CNTL_BASE_IDX … #define regVPEC_QUEUE5_RB_BASE … #define regVPEC_QUEUE5_RB_BASE_BASE_IDX … #define regVPEC_QUEUE5_RB_BASE_HI … #define regVPEC_QUEUE5_RB_BASE_HI_BASE_IDX … #define regVPEC_QUEUE5_RB_RPTR … #define regVPEC_QUEUE5_RB_RPTR_BASE_IDX … #define regVPEC_QUEUE5_RB_RPTR_HI … #define regVPEC_QUEUE5_RB_RPTR_HI_BASE_IDX … #define regVPEC_QUEUE5_RB_WPTR … #define regVPEC_QUEUE5_RB_WPTR_BASE_IDX … #define regVPEC_QUEUE5_RB_WPTR_HI … #define regVPEC_QUEUE5_RB_WPTR_HI_BASE_IDX … #define regVPEC_QUEUE5_RB_RPTR_ADDR_HI … #define regVPEC_QUEUE5_RB_RPTR_ADDR_HI_BASE_IDX … #define regVPEC_QUEUE5_RB_RPTR_ADDR_LO … #define regVPEC_QUEUE5_RB_RPTR_ADDR_LO_BASE_IDX … #define regVPEC_QUEUE5_RB_AQL_CNTL … #define regVPEC_QUEUE5_RB_AQL_CNTL_BASE_IDX … #define regVPEC_QUEUE5_MINOR_PTR_UPDATE … #define regVPEC_QUEUE5_MINOR_PTR_UPDATE_BASE_IDX … #define regVPEC_QUEUE5_CD_INFO … #define regVPEC_QUEUE5_CD_INFO_BASE_IDX … #define regVPEC_QUEUE5_RB_PREEMPT … #define regVPEC_QUEUE5_RB_PREEMPT_BASE_IDX … #define regVPEC_QUEUE5_SKIP_CNTL … #define regVPEC_QUEUE5_SKIP_CNTL_BASE_IDX … #define regVPEC_QUEUE5_DOORBELL … #define regVPEC_QUEUE5_DOORBELL_BASE_IDX … #define regVPEC_QUEUE5_DOORBELL_OFFSET … #define regVPEC_QUEUE5_DOORBELL_OFFSET_BASE_IDX … #define regVPEC_QUEUE5_DUMMY0 … #define regVPEC_QUEUE5_DUMMY0_BASE_IDX … #define regVPEC_QUEUE5_DUMMY1 … #define regVPEC_QUEUE5_DUMMY1_BASE_IDX … #define regVPEC_QUEUE5_DUMMY2 … #define regVPEC_QUEUE5_DUMMY2_BASE_IDX … #define regVPEC_QUEUE5_DUMMY3 … #define regVPEC_QUEUE5_DUMMY3_BASE_IDX … #define regVPEC_QUEUE5_DUMMY4 … #define regVPEC_QUEUE5_DUMMY4_BASE_IDX … #define regVPEC_QUEUE5_IB_CNTL … #define regVPEC_QUEUE5_IB_CNTL_BASE_IDX … #define regVPEC_QUEUE5_IB_RPTR … #define regVPEC_QUEUE5_IB_RPTR_BASE_IDX … #define regVPEC_QUEUE5_IB_OFFSET … #define regVPEC_QUEUE5_IB_OFFSET_BASE_IDX … #define regVPEC_QUEUE5_IB_BASE_LO … #define regVPEC_QUEUE5_IB_BASE_LO_BASE_IDX … #define regVPEC_QUEUE5_IB_BASE_HI … #define regVPEC_QUEUE5_IB_BASE_HI_BASE_IDX … #define regVPEC_QUEUE5_IB_SIZE … #define regVPEC_QUEUE5_IB_SIZE_BASE_IDX … #define regVPEC_QUEUE5_CMDIB_CNTL … #define regVPEC_QUEUE5_CMDIB_CNTL_BASE_IDX … #define regVPEC_QUEUE5_CMDIB_RPTR … #define regVPEC_QUEUE5_CMDIB_RPTR_BASE_IDX … #define regVPEC_QUEUE5_CMDIB_OFFSET … #define regVPEC_QUEUE5_CMDIB_OFFSET_BASE_IDX … #define regVPEC_QUEUE5_CMDIB_BASE_LO … #define regVPEC_QUEUE5_CMDIB_BASE_LO_BASE_IDX … #define regVPEC_QUEUE5_CMDIB_BASE_HI … #define regVPEC_QUEUE5_CMDIB_BASE_HI_BASE_IDX … #define regVPEC_QUEUE5_CMDIB_SIZE … #define regVPEC_QUEUE5_CMDIB_SIZE_BASE_IDX … #define regVPEC_QUEUE5_CSA_ADDR_LO … #define regVPEC_QUEUE5_CSA_ADDR_LO_BASE_IDX … #define regVPEC_QUEUE5_CSA_ADDR_HI … #define regVPEC_QUEUE5_CSA_ADDR_HI_BASE_IDX … #define regVPEC_QUEUE5_CONTEXT_STATUS … #define regVPEC_QUEUE5_CONTEXT_STATUS_BASE_IDX … #define regVPEC_QUEUE5_DOORBELL_LOG … #define regVPEC_QUEUE5_DOORBELL_LOG_BASE_IDX … #define regVPEC_QUEUE5_IB_SUB_REMAIN … #define regVPEC_QUEUE5_IB_SUB_REMAIN_BASE_IDX … #define regVPEC_QUEUE5_PREEMPT … #define regVPEC_QUEUE5_PREEMPT_BASE_IDX … #define regVPEC_QUEUE6_RB_CNTL … #define regVPEC_QUEUE6_RB_CNTL_BASE_IDX … #define regVPEC_QUEUE6_SCHEDULE_CNTL … #define regVPEC_QUEUE6_SCHEDULE_CNTL_BASE_IDX … #define regVPEC_QUEUE6_RB_BASE … #define regVPEC_QUEUE6_RB_BASE_BASE_IDX … #define regVPEC_QUEUE6_RB_BASE_HI … #define regVPEC_QUEUE6_RB_BASE_HI_BASE_IDX … #define regVPEC_QUEUE6_RB_RPTR … #define regVPEC_QUEUE6_RB_RPTR_BASE_IDX … #define regVPEC_QUEUE6_RB_RPTR_HI … #define regVPEC_QUEUE6_RB_RPTR_HI_BASE_IDX … #define regVPEC_QUEUE6_RB_WPTR … #define regVPEC_QUEUE6_RB_WPTR_BASE_IDX … #define regVPEC_QUEUE6_RB_WPTR_HI … #define regVPEC_QUEUE6_RB_WPTR_HI_BASE_IDX … #define regVPEC_QUEUE6_RB_RPTR_ADDR_HI … #define regVPEC_QUEUE6_RB_RPTR_ADDR_HI_BASE_IDX … #define regVPEC_QUEUE6_RB_RPTR_ADDR_LO … #define regVPEC_QUEUE6_RB_RPTR_ADDR_LO_BASE_IDX … #define regVPEC_QUEUE6_RB_AQL_CNTL … #define regVPEC_QUEUE6_RB_AQL_CNTL_BASE_IDX … #define regVPEC_QUEUE6_MINOR_PTR_UPDATE … #define regVPEC_QUEUE6_MINOR_PTR_UPDATE_BASE_IDX … #define regVPEC_QUEUE6_CD_INFO … #define regVPEC_QUEUE6_CD_INFO_BASE_IDX … #define regVPEC_QUEUE6_RB_PREEMPT … #define regVPEC_QUEUE6_RB_PREEMPT_BASE_IDX … #define regVPEC_QUEUE6_SKIP_CNTL … #define regVPEC_QUEUE6_SKIP_CNTL_BASE_IDX … #define regVPEC_QUEUE6_DOORBELL … #define regVPEC_QUEUE6_DOORBELL_BASE_IDX … #define regVPEC_QUEUE6_DOORBELL_OFFSET … #define regVPEC_QUEUE6_DOORBELL_OFFSET_BASE_IDX … #define regVPEC_QUEUE6_DUMMY0 … #define regVPEC_QUEUE6_DUMMY0_BASE_IDX … #define regVPEC_QUEUE6_DUMMY1 … #define regVPEC_QUEUE6_DUMMY1_BASE_IDX … #define regVPEC_QUEUE6_DUMMY2 … #define regVPEC_QUEUE6_DUMMY2_BASE_IDX … #define regVPEC_QUEUE6_DUMMY3 … #define regVPEC_QUEUE6_DUMMY3_BASE_IDX … #define regVPEC_QUEUE6_DUMMY4 … #define regVPEC_QUEUE6_DUMMY4_BASE_IDX … #define regVPEC_QUEUE6_IB_CNTL … #define regVPEC_QUEUE6_IB_CNTL_BASE_IDX … #define regVPEC_QUEUE6_IB_RPTR … #define regVPEC_QUEUE6_IB_RPTR_BASE_IDX … #define regVPEC_QUEUE6_IB_OFFSET … #define regVPEC_QUEUE6_IB_OFFSET_BASE_IDX … #define regVPEC_QUEUE6_IB_BASE_LO … #define regVPEC_QUEUE6_IB_BASE_LO_BASE_IDX … #define regVPEC_QUEUE6_IB_BASE_HI … #define regVPEC_QUEUE6_IB_BASE_HI_BASE_IDX … #define regVPEC_QUEUE6_IB_SIZE … #define regVPEC_QUEUE6_IB_SIZE_BASE_IDX … #define regVPEC_QUEUE6_CMDIB_CNTL … #define regVPEC_QUEUE6_CMDIB_CNTL_BASE_IDX … #define regVPEC_QUEUE6_CMDIB_RPTR … #define regVPEC_QUEUE6_CMDIB_RPTR_BASE_IDX … #define regVPEC_QUEUE6_CMDIB_OFFSET … #define regVPEC_QUEUE6_CMDIB_OFFSET_BASE_IDX … #define regVPEC_QUEUE6_CMDIB_BASE_LO … #define regVPEC_QUEUE6_CMDIB_BASE_LO_BASE_IDX … #define regVPEC_QUEUE6_CMDIB_BASE_HI … #define regVPEC_QUEUE6_CMDIB_BASE_HI_BASE_IDX … #define regVPEC_QUEUE6_CMDIB_SIZE … #define regVPEC_QUEUE6_CMDIB_SIZE_BASE_IDX … #define regVPEC_QUEUE6_CSA_ADDR_LO … #define regVPEC_QUEUE6_CSA_ADDR_LO_BASE_IDX … #define regVPEC_QUEUE6_CSA_ADDR_HI … #define regVPEC_QUEUE6_CSA_ADDR_HI_BASE_IDX … #define regVPEC_QUEUE6_CONTEXT_STATUS … #define regVPEC_QUEUE6_CONTEXT_STATUS_BASE_IDX … #define regVPEC_QUEUE6_DOORBELL_LOG … #define regVPEC_QUEUE6_DOORBELL_LOG_BASE_IDX … #define regVPEC_QUEUE6_IB_SUB_REMAIN … #define regVPEC_QUEUE6_IB_SUB_REMAIN_BASE_IDX … #define regVPEC_QUEUE6_PREEMPT … #define regVPEC_QUEUE6_PREEMPT_BASE_IDX … #define regVPEC_QUEUE7_RB_CNTL … #define regVPEC_QUEUE7_RB_CNTL_BASE_IDX … #define regVPEC_QUEUE7_SCHEDULE_CNTL … #define regVPEC_QUEUE7_SCHEDULE_CNTL_BASE_IDX … #define regVPEC_QUEUE7_RB_BASE … #define regVPEC_QUEUE7_RB_BASE_BASE_IDX … #define regVPEC_QUEUE7_RB_BASE_HI … #define regVPEC_QUEUE7_RB_BASE_HI_BASE_IDX … #define regVPEC_QUEUE7_RB_RPTR … #define regVPEC_QUEUE7_RB_RPTR_BASE_IDX … #define regVPEC_QUEUE7_RB_RPTR_HI … #define regVPEC_QUEUE7_RB_RPTR_HI_BASE_IDX … #define regVPEC_QUEUE7_RB_WPTR … #define regVPEC_QUEUE7_RB_WPTR_BASE_IDX … #define regVPEC_QUEUE7_RB_WPTR_HI … #define regVPEC_QUEUE7_RB_WPTR_HI_BASE_IDX … #define regVPEC_QUEUE7_RB_RPTR_ADDR_HI … #define regVPEC_QUEUE7_RB_RPTR_ADDR_HI_BASE_IDX … #define regVPEC_QUEUE7_RB_RPTR_ADDR_LO … #define regVPEC_QUEUE7_RB_RPTR_ADDR_LO_BASE_IDX … #define regVPEC_QUEUE7_RB_AQL_CNTL … #define regVPEC_QUEUE7_RB_AQL_CNTL_BASE_IDX … #define regVPEC_QUEUE7_MINOR_PTR_UPDATE … #define regVPEC_QUEUE7_MINOR_PTR_UPDATE_BASE_IDX … #define regVPEC_QUEUE7_CD_INFO … #define regVPEC_QUEUE7_CD_INFO_BASE_IDX … #define regVPEC_QUEUE7_RB_PREEMPT … #define regVPEC_QUEUE7_RB_PREEMPT_BASE_IDX … #define regVPEC_QUEUE7_SKIP_CNTL … #define regVPEC_QUEUE7_SKIP_CNTL_BASE_IDX … #define regVPEC_QUEUE7_DOORBELL … #define regVPEC_QUEUE7_DOORBELL_BASE_IDX … #define regVPEC_QUEUE7_DOORBELL_OFFSET … #define regVPEC_QUEUE7_DOORBELL_OFFSET_BASE_IDX … #define regVPEC_QUEUE7_DUMMY0 … #define regVPEC_QUEUE7_DUMMY0_BASE_IDX … #define regVPEC_QUEUE7_DUMMY1 … #define regVPEC_QUEUE7_DUMMY1_BASE_IDX … #define regVPEC_QUEUE7_DUMMY2 … #define regVPEC_QUEUE7_DUMMY2_BASE_IDX … #define regVPEC_QUEUE7_DUMMY3 … #define regVPEC_QUEUE7_DUMMY3_BASE_IDX … #define regVPEC_QUEUE7_DUMMY4 … #define regVPEC_QUEUE7_DUMMY4_BASE_IDX … #define regVPEC_QUEUE7_IB_CNTL … #define regVPEC_QUEUE7_IB_CNTL_BASE_IDX … #define regVPEC_QUEUE7_IB_RPTR … #define regVPEC_QUEUE7_IB_RPTR_BASE_IDX … #define regVPEC_QUEUE7_IB_OFFSET … #define regVPEC_QUEUE7_IB_OFFSET_BASE_IDX … #define regVPEC_QUEUE7_IB_BASE_LO … #define regVPEC_QUEUE7_IB_BASE_LO_BASE_IDX … #define regVPEC_QUEUE7_IB_BASE_HI … #define regVPEC_QUEUE7_IB_BASE_HI_BASE_IDX … #define regVPEC_QUEUE7_IB_SIZE … #define regVPEC_QUEUE7_IB_SIZE_BASE_IDX … #define regVPEC_QUEUE7_CMDIB_CNTL … #define regVPEC_QUEUE7_CMDIB_CNTL_BASE_IDX … #define regVPEC_QUEUE7_CMDIB_RPTR … #define regVPEC_QUEUE7_CMDIB_RPTR_BASE_IDX … #define regVPEC_QUEUE7_CMDIB_OFFSET … #define regVPEC_QUEUE7_CMDIB_OFFSET_BASE_IDX … #define regVPEC_QUEUE7_CMDIB_BASE_LO … #define regVPEC_QUEUE7_CMDIB_BASE_LO_BASE_IDX … #define regVPEC_QUEUE7_CMDIB_BASE_HI … #define regVPEC_QUEUE7_CMDIB_BASE_HI_BASE_IDX … #define regVPEC_QUEUE7_CMDIB_SIZE … #define regVPEC_QUEUE7_CMDIB_SIZE_BASE_IDX … #define regVPEC_QUEUE7_CSA_ADDR_LO … #define regVPEC_QUEUE7_CSA_ADDR_LO_BASE_IDX … #define regVPEC_QUEUE7_CSA_ADDR_HI … #define regVPEC_QUEUE7_CSA_ADDR_HI_BASE_IDX … #define regVPEC_QUEUE7_CONTEXT_STATUS … #define regVPEC_QUEUE7_CONTEXT_STATUS_BASE_IDX … #define regVPEC_QUEUE7_DOORBELL_LOG … #define regVPEC_QUEUE7_DOORBELL_LOG_BASE_IDX … #define regVPEC_QUEUE7_IB_SUB_REMAIN … #define regVPEC_QUEUE7_IB_SUB_REMAIN_BASE_IDX … #define regVPEC_QUEUE7_PREEMPT … #define regVPEC_QUEUE7_PREEMPT_BASE_IDX … // addressBlock: vpe_vpep_vpdpp0_dispdec_vpcnvc_cfg_dispdec // base address: 0x0 #define regVPCNVC_SURFACE_PIXEL_FORMAT … #define regVPCNVC_SURFACE_PIXEL_FORMAT_BASE_IDX … #define regVPCNVC_FORMAT_CONTROL … #define regVPCNVC_FORMAT_CONTROL_BASE_IDX … #define regVPCNVC_FCNV_FP_BIAS_R … #define regVPCNVC_FCNV_FP_BIAS_R_BASE_IDX … #define regVPCNVC_FCNV_FP_BIAS_G … #define regVPCNVC_FCNV_FP_BIAS_G_BASE_IDX … #define regVPCNVC_FCNV_FP_BIAS_B … #define regVPCNVC_FCNV_FP_BIAS_B_BASE_IDX … #define regVPCNVC_FCNV_FP_SCALE_R … #define regVPCNVC_FCNV_FP_SCALE_R_BASE_IDX … #define regVPCNVC_FCNV_FP_SCALE_G … #define regVPCNVC_FCNV_FP_SCALE_G_BASE_IDX … #define regVPCNVC_FCNV_FP_SCALE_B … #define regVPCNVC_FCNV_FP_SCALE_B_BASE_IDX … #define regVPCNVC_COLOR_KEYER_CONTROL … #define regVPCNVC_COLOR_KEYER_CONTROL_BASE_IDX … #define regVPCNVC_COLOR_KEYER_ALPHA … #define regVPCNVC_COLOR_KEYER_ALPHA_BASE_IDX … #define regVPCNVC_COLOR_KEYER_RED … #define regVPCNVC_COLOR_KEYER_RED_BASE_IDX … #define regVPCNVC_COLOR_KEYER_GREEN … #define regVPCNVC_COLOR_KEYER_GREEN_BASE_IDX … #define regVPCNVC_COLOR_KEYER_BLUE … #define regVPCNVC_COLOR_KEYER_BLUE_BASE_IDX … #define regVPCNVC_ALPHA_2BIT_LUT … #define regVPCNVC_ALPHA_2BIT_LUT_BASE_IDX … #define regVPCNVC_PRE_DEALPHA … #define regVPCNVC_PRE_DEALPHA_BASE_IDX … #define regVPCNVC_PRE_CSC_MODE … #define regVPCNVC_PRE_CSC_MODE_BASE_IDX … #define regVPCNVC_PRE_CSC_C11_C12 … #define regVPCNVC_PRE_CSC_C11_C12_BASE_IDX … #define regVPCNVC_PRE_CSC_C13_C14 … #define regVPCNVC_PRE_CSC_C13_C14_BASE_IDX … #define regVPCNVC_PRE_CSC_C21_C22 … #define regVPCNVC_PRE_CSC_C21_C22_BASE_IDX … #define regVPCNVC_PRE_CSC_C23_C24 … #define regVPCNVC_PRE_CSC_C23_C24_BASE_IDX … #define regVPCNVC_PRE_CSC_C31_C32 … #define regVPCNVC_PRE_CSC_C31_C32_BASE_IDX … #define regVPCNVC_PRE_CSC_C33_C34 … #define regVPCNVC_PRE_CSC_C33_C34_BASE_IDX … #define regVPCNVC_COEF_FORMAT … #define regVPCNVC_COEF_FORMAT_BASE_IDX … #define regVPCNVC_PRE_DEGAM … #define regVPCNVC_PRE_DEGAM_BASE_IDX … #define regVPCNVC_PRE_REALPHA … #define regVPCNVC_PRE_REALPHA_BASE_IDX … // addressBlock: vpe_vpep_vpdpp0_dispdec_vpdscl_dispdec // base address: 0x0 #define regVPDSCL_COEF_RAM_TAP_SELECT … #define regVPDSCL_COEF_RAM_TAP_SELECT_BASE_IDX … #define regVPDSCL_COEF_RAM_TAP_DATA … #define regVPDSCL_COEF_RAM_TAP_DATA_BASE_IDX … #define regVPDSCL_MODE … #define regVPDSCL_MODE_BASE_IDX … #define regVPDSCL_TAP_CONTROL … #define regVPDSCL_TAP_CONTROL_BASE_IDX … #define regVPDSCL_CONTROL … #define regVPDSCL_CONTROL_BASE_IDX … #define regVPDSCL_2TAP_CONTROL … #define regVPDSCL_2TAP_CONTROL_BASE_IDX … #define regVPDSCL_MANUAL_REPLICATE_CONTROL … #define regVPDSCL_MANUAL_REPLICATE_CONTROL_BASE_IDX … #define regVPDSCL_HORZ_FILTER_SCALE_RATIO … #define regVPDSCL_HORZ_FILTER_SCALE_RATIO_BASE_IDX … #define regVPDSCL_HORZ_FILTER_INIT … #define regVPDSCL_HORZ_FILTER_INIT_BASE_IDX … #define regVPDSCL_HORZ_FILTER_SCALE_RATIO_C … #define regVPDSCL_HORZ_FILTER_SCALE_RATIO_C_BASE_IDX … #define regVPDSCL_HORZ_FILTER_INIT_C … #define regVPDSCL_HORZ_FILTER_INIT_C_BASE_IDX … #define regVPDSCL_VERT_FILTER_SCALE_RATIO … #define regVPDSCL_VERT_FILTER_SCALE_RATIO_BASE_IDX … #define regVPDSCL_VERT_FILTER_INIT … #define regVPDSCL_VERT_FILTER_INIT_BASE_IDX … #define regVPDSCL_VERT_FILTER_INIT_BOT … #define regVPDSCL_VERT_FILTER_INIT_BOT_BASE_IDX … #define regVPDSCL_VERT_FILTER_SCALE_RATIO_C … #define regVPDSCL_VERT_FILTER_SCALE_RATIO_C_BASE_IDX … #define regVPDSCL_VERT_FILTER_INIT_C … #define regVPDSCL_VERT_FILTER_INIT_C_BASE_IDX … #define regVPDSCL_VERT_FILTER_INIT_BOT_C … #define regVPDSCL_VERT_FILTER_INIT_BOT_C_BASE_IDX … #define regVPDSCL_BLACK_COLOR … #define regVPDSCL_BLACK_COLOR_BASE_IDX … #define regVPDSCL_UPDATE … #define regVPDSCL_UPDATE_BASE_IDX … #define regVPDSCL_AUTOCAL … #define regVPDSCL_AUTOCAL_BASE_IDX … #define regVPDSCL_EXT_OVERSCAN_LEFT_RIGHT … #define regVPDSCL_EXT_OVERSCAN_LEFT_RIGHT_BASE_IDX … #define regVPDSCL_EXT_OVERSCAN_TOP_BOTTOM … #define regVPDSCL_EXT_OVERSCAN_TOP_BOTTOM_BASE_IDX … #define regVPOTG_H_BLANK … #define regVPOTG_H_BLANK_BASE_IDX … #define regVPOTG_V_BLANK … #define regVPOTG_V_BLANK_BASE_IDX … #define regVPDSCL_RECOUT_START … #define regVPDSCL_RECOUT_START_BASE_IDX … #define regVPDSCL_RECOUT_SIZE … #define regVPDSCL_RECOUT_SIZE_BASE_IDX … #define regVPMPC_SIZE … #define regVPMPC_SIZE_BASE_IDX … #define regVPLB_DATA_FORMAT … #define regVPLB_DATA_FORMAT_BASE_IDX … #define regVPLB_MEMORY_CTRL … #define regVPLB_MEMORY_CTRL_BASE_IDX … #define regVPLB_V_COUNTER … #define regVPLB_V_COUNTER_BASE_IDX … #define regVPDSCL_MEM_PWR_CTRL … #define regVPDSCL_MEM_PWR_CTRL_BASE_IDX … #define regVPDSCL_MEM_PWR_STATUS … #define regVPDSCL_MEM_PWR_STATUS_BASE_IDX … // addressBlock: vpe_vpep_vpdpp0_dispdec_vpcm_dispdec // base address: 0x0 #define regVPCM_CONTROL … #define regVPCM_CONTROL_BASE_IDX … #define regVPCM_POST_CSC_CONTROL … #define regVPCM_POST_CSC_CONTROL_BASE_IDX … #define regVPCM_POST_CSC_C11_C12 … #define regVPCM_POST_CSC_C11_C12_BASE_IDX … #define regVPCM_POST_CSC_C13_C14 … #define regVPCM_POST_CSC_C13_C14_BASE_IDX … #define regVPCM_POST_CSC_C21_C22 … #define regVPCM_POST_CSC_C21_C22_BASE_IDX … #define regVPCM_POST_CSC_C23_C24 … #define regVPCM_POST_CSC_C23_C24_BASE_IDX … #define regVPCM_POST_CSC_C31_C32 … #define regVPCM_POST_CSC_C31_C32_BASE_IDX … #define regVPCM_POST_CSC_C33_C34 … #define regVPCM_POST_CSC_C33_C34_BASE_IDX … #define regVPCM_GAMUT_REMAP_CONTROL … #define regVPCM_GAMUT_REMAP_CONTROL_BASE_IDX … #define regVPCM_GAMUT_REMAP_C11_C12 … #define regVPCM_GAMUT_REMAP_C11_C12_BASE_IDX … #define regVPCM_GAMUT_REMAP_C13_C14 … #define regVPCM_GAMUT_REMAP_C13_C14_BASE_IDX … #define regVPCM_GAMUT_REMAP_C21_C22 … #define regVPCM_GAMUT_REMAP_C21_C22_BASE_IDX … #define regVPCM_GAMUT_REMAP_C23_C24 … #define regVPCM_GAMUT_REMAP_C23_C24_BASE_IDX … #define regVPCM_GAMUT_REMAP_C31_C32 … #define regVPCM_GAMUT_REMAP_C31_C32_BASE_IDX … #define regVPCM_GAMUT_REMAP_C33_C34 … #define regVPCM_GAMUT_REMAP_C33_C34_BASE_IDX … #define regVPCM_BIAS_CR_R … #define regVPCM_BIAS_CR_R_BASE_IDX … #define regVPCM_BIAS_Y_G_CB_B … #define regVPCM_BIAS_Y_G_CB_B_BASE_IDX … #define regVPCM_GAMCOR_CONTROL … #define regVPCM_GAMCOR_CONTROL_BASE_IDX … #define regVPCM_GAMCOR_LUT_INDEX … #define regVPCM_GAMCOR_LUT_INDEX_BASE_IDX … #define regVPCM_GAMCOR_LUT_DATA … #define regVPCM_GAMCOR_LUT_DATA_BASE_IDX … #define regVPCM_GAMCOR_LUT_CONTROL … #define regVPCM_GAMCOR_LUT_CONTROL_BASE_IDX … #define regVPCM_GAMCOR_RAMA_START_CNTL_B … #define regVPCM_GAMCOR_RAMA_START_CNTL_B_BASE_IDX … #define regVPCM_GAMCOR_RAMA_START_CNTL_G … #define regVPCM_GAMCOR_RAMA_START_CNTL_G_BASE_IDX … #define regVPCM_GAMCOR_RAMA_START_CNTL_R … #define regVPCM_GAMCOR_RAMA_START_CNTL_R_BASE_IDX … #define regVPCM_GAMCOR_RAMA_START_SLOPE_CNTL_B … #define regVPCM_GAMCOR_RAMA_START_SLOPE_CNTL_B_BASE_IDX … #define regVPCM_GAMCOR_RAMA_START_SLOPE_CNTL_G … #define regVPCM_GAMCOR_RAMA_START_SLOPE_CNTL_G_BASE_IDX … #define regVPCM_GAMCOR_RAMA_START_SLOPE_CNTL_R … #define regVPCM_GAMCOR_RAMA_START_SLOPE_CNTL_R_BASE_IDX … #define regVPCM_GAMCOR_RAMA_START_BASE_CNTL_B … #define regVPCM_GAMCOR_RAMA_START_BASE_CNTL_B_BASE_IDX … #define regVPCM_GAMCOR_RAMA_START_BASE_CNTL_G … #define regVPCM_GAMCOR_RAMA_START_BASE_CNTL_G_BASE_IDX … #define regVPCM_GAMCOR_RAMA_START_BASE_CNTL_R … #define regVPCM_GAMCOR_RAMA_START_BASE_CNTL_R_BASE_IDX … #define regVPCM_GAMCOR_RAMA_END_CNTL1_B … #define regVPCM_GAMCOR_RAMA_END_CNTL1_B_BASE_IDX … #define regVPCM_GAMCOR_RAMA_END_CNTL2_B … #define regVPCM_GAMCOR_RAMA_END_CNTL2_B_BASE_IDX … #define regVPCM_GAMCOR_RAMA_END_CNTL1_G … #define regVPCM_GAMCOR_RAMA_END_CNTL1_G_BASE_IDX … #define regVPCM_GAMCOR_RAMA_END_CNTL2_G … #define regVPCM_GAMCOR_RAMA_END_CNTL2_G_BASE_IDX … #define regVPCM_GAMCOR_RAMA_END_CNTL1_R … #define regVPCM_GAMCOR_RAMA_END_CNTL1_R_BASE_IDX … #define regVPCM_GAMCOR_RAMA_END_CNTL2_R … #define regVPCM_GAMCOR_RAMA_END_CNTL2_R_BASE_IDX … #define regVPCM_GAMCOR_RAMA_OFFSET_B … #define regVPCM_GAMCOR_RAMA_OFFSET_B_BASE_IDX … #define regVPCM_GAMCOR_RAMA_OFFSET_G … #define regVPCM_GAMCOR_RAMA_OFFSET_G_BASE_IDX … #define regVPCM_GAMCOR_RAMA_OFFSET_R … #define regVPCM_GAMCOR_RAMA_OFFSET_R_BASE_IDX … #define regVPCM_GAMCOR_RAMA_REGION_0_1 … #define regVPCM_GAMCOR_RAMA_REGION_0_1_BASE_IDX … #define regVPCM_GAMCOR_RAMA_REGION_2_3 … #define regVPCM_GAMCOR_RAMA_REGION_2_3_BASE_IDX … #define regVPCM_GAMCOR_RAMA_REGION_4_5 … #define regVPCM_GAMCOR_RAMA_REGION_4_5_BASE_IDX … #define regVPCM_GAMCOR_RAMA_REGION_6_7 … #define regVPCM_GAMCOR_RAMA_REGION_6_7_BASE_IDX … #define regVPCM_GAMCOR_RAMA_REGION_8_9 … #define regVPCM_GAMCOR_RAMA_REGION_8_9_BASE_IDX … #define regVPCM_GAMCOR_RAMA_REGION_10_11 … #define regVPCM_GAMCOR_RAMA_REGION_10_11_BASE_IDX … #define regVPCM_GAMCOR_RAMA_REGION_12_13 … #define regVPCM_GAMCOR_RAMA_REGION_12_13_BASE_IDX … #define regVPCM_GAMCOR_RAMA_REGION_14_15 … #define regVPCM_GAMCOR_RAMA_REGION_14_15_BASE_IDX … #define regVPCM_GAMCOR_RAMA_REGION_16_17 … #define regVPCM_GAMCOR_RAMA_REGION_16_17_BASE_IDX … #define regVPCM_GAMCOR_RAMA_REGION_18_19 … #define regVPCM_GAMCOR_RAMA_REGION_18_19_BASE_IDX … #define regVPCM_GAMCOR_RAMA_REGION_20_21 … #define regVPCM_GAMCOR_RAMA_REGION_20_21_BASE_IDX … #define regVPCM_GAMCOR_RAMA_REGION_22_23 … #define regVPCM_GAMCOR_RAMA_REGION_22_23_BASE_IDX … #define regVPCM_GAMCOR_RAMA_REGION_24_25 … #define regVPCM_GAMCOR_RAMA_REGION_24_25_BASE_IDX … #define regVPCM_GAMCOR_RAMA_REGION_26_27 … #define regVPCM_GAMCOR_RAMA_REGION_26_27_BASE_IDX … #define regVPCM_GAMCOR_RAMA_REGION_28_29 … #define regVPCM_GAMCOR_RAMA_REGION_28_29_BASE_IDX … #define regVPCM_GAMCOR_RAMA_REGION_30_31 … #define regVPCM_GAMCOR_RAMA_REGION_30_31_BASE_IDX … #define regVPCM_GAMCOR_RAMA_REGION_32_33 … #define regVPCM_GAMCOR_RAMA_REGION_32_33_BASE_IDX … #define regVPCM_HDR_MULT_COEF … #define regVPCM_HDR_MULT_COEF_BASE_IDX … #define regVPCM_MEM_PWR_CTRL … #define regVPCM_MEM_PWR_CTRL_BASE_IDX … #define regVPCM_MEM_PWR_STATUS … #define regVPCM_MEM_PWR_STATUS_BASE_IDX … #define regVPCM_DEALPHA … #define regVPCM_DEALPHA_BASE_IDX … #define regVPCM_COEF_FORMAT … #define regVPCM_COEF_FORMAT_BASE_IDX … #define regVPCM_TEST_DEBUG_INDEX … #define regVPCM_TEST_DEBUG_INDEX_BASE_IDX … #define regVPCM_TEST_DEBUG_DATA … #define regVPCM_TEST_DEBUG_DATA_BASE_IDX … // addressBlock: vpe_vpep_vpdpp0_dispdec_vpdpp_top_dispdec // base address: 0x0 #define regVPDPP_CONTROL … #define regVPDPP_CONTROL_BASE_IDX … #define regVPDPP_SOFT_RESET … #define regVPDPP_SOFT_RESET_BASE_IDX … #define regVPDPP_CRC_VAL_R_G … #define regVPDPP_CRC_VAL_R_G_BASE_IDX … #define regVPDPP_CRC_VAL_B_A … #define regVPDPP_CRC_VAL_B_A_BASE_IDX … #define regVPDPP_CRC_CTRL … #define regVPDPP_CRC_CTRL_BASE_IDX … #define regVPHOST_READ_CONTROL … #define regVPHOST_READ_CONTROL_BASE_IDX … // addressBlock: vpe_vpep_vpmpc_vpmpcc0_dispdec // base address: 0x0 #define regVPMPCC_TOP_SEL … #define regVPMPCC_TOP_SEL_BASE_IDX … #define regVPMPCC_BOT_SEL … #define regVPMPCC_BOT_SEL_BASE_IDX … #define regVPMPCC_VPOPP_ID … #define regVPMPCC_VPOPP_ID_BASE_IDX … #define regVPMPCC_CONTROL … #define regVPMPCC_CONTROL_BASE_IDX … #define regVPMPCC_TOP_GAIN … #define regVPMPCC_TOP_GAIN_BASE_IDX … #define regVPMPCC_BOT_GAIN_INSIDE … #define regVPMPCC_BOT_GAIN_INSIDE_BASE_IDX … #define regVPMPCC_BOT_GAIN_OUTSIDE … #define regVPMPCC_BOT_GAIN_OUTSIDE_BASE_IDX … #define regVPMPCC_MOVABLE_CM_LOCATION_CONTROL … #define regVPMPCC_MOVABLE_CM_LOCATION_CONTROL_BASE_IDX … #define regVPMPCC_BG_R_CR … #define regVPMPCC_BG_R_CR_BASE_IDX … #define regVPMPCC_BG_G_Y … #define regVPMPCC_BG_G_Y_BASE_IDX … #define regVPMPCC_BG_B_CB … #define regVPMPCC_BG_B_CB_BASE_IDX … #define regVPMPCC_MEM_PWR_CTRL … #define regVPMPCC_MEM_PWR_CTRL_BASE_IDX … #define regVPMPCC_STATUS … #define regVPMPCC_STATUS_BASE_IDX … // addressBlock: vpe_vpep_vpmpc_vpmpc_cfg_dispdec // base address: 0x0 #define regVPMPC_CLOCK_CONTROL … #define regVPMPC_CLOCK_CONTROL_BASE_IDX … #define regVPMPC_SOFT_RESET … #define regVPMPC_SOFT_RESET_BASE_IDX … #define regVPMPC_CRC_CTRL … #define regVPMPC_CRC_CTRL_BASE_IDX … #define regVPMPC_CRC_SEL_CONTROL … #define regVPMPC_CRC_SEL_CONTROL_BASE_IDX … #define regVPMPC_CRC_RESULT_AR … #define regVPMPC_CRC_RESULT_AR_BASE_IDX … #define regVPMPC_CRC_RESULT_GB … #define regVPMPC_CRC_RESULT_GB_BASE_IDX … #define regVPMPC_CRC_RESULT_C … #define regVPMPC_CRC_RESULT_C_BASE_IDX … #define regVPMPC_BYPASS_BG_AR … #define regVPMPC_BYPASS_BG_AR_BASE_IDX … #define regVPMPC_BYPASS_BG_GB … #define regVPMPC_BYPASS_BG_GB_BASE_IDX … #define regVPMPC_HOST_READ_CONTROL … #define regVPMPC_HOST_READ_CONTROL_BASE_IDX … #define regVPMPC_PENDING_STATUS_MISC … #define regVPMPC_PENDING_STATUS_MISC_BASE_IDX … // addressBlock: vpe_vpep_vpmpc_vpmpcc_ogam0_dispdec // base address: 0x0 #define regVPMPCC_OGAM_CONTROL … #define regVPMPCC_OGAM_CONTROL_BASE_IDX … #define regVPMPCC_OGAM_LUT_INDEX … #define regVPMPCC_OGAM_LUT_INDEX_BASE_IDX … #define regVPMPCC_OGAM_LUT_DATA … #define regVPMPCC_OGAM_LUT_DATA_BASE_IDX … #define regVPMPCC_OGAM_LUT_CONTROL … #define regVPMPCC_OGAM_LUT_CONTROL_BASE_IDX … #define regVPMPCC_OGAM_RAMA_START_CNTL_B … #define regVPMPCC_OGAM_RAMA_START_CNTL_B_BASE_IDX … #define regVPMPCC_OGAM_RAMA_START_CNTL_G … #define regVPMPCC_OGAM_RAMA_START_CNTL_G_BASE_IDX … #define regVPMPCC_OGAM_RAMA_START_CNTL_R … #define regVPMPCC_OGAM_RAMA_START_CNTL_R_BASE_IDX … #define regVPMPCC_OGAM_RAMA_START_SLOPE_CNTL_B … #define regVPMPCC_OGAM_RAMA_START_SLOPE_CNTL_B_BASE_IDX … #define regVPMPCC_OGAM_RAMA_START_SLOPE_CNTL_G … #define regVPMPCC_OGAM_RAMA_START_SLOPE_CNTL_G_BASE_IDX … #define regVPMPCC_OGAM_RAMA_START_SLOPE_CNTL_R … #define regVPMPCC_OGAM_RAMA_START_SLOPE_CNTL_R_BASE_IDX … #define regVPMPCC_OGAM_RAMA_START_BASE_CNTL_B … #define regVPMPCC_OGAM_RAMA_START_BASE_CNTL_B_BASE_IDX … #define regVPMPCC_OGAM_RAMA_START_BASE_CNTL_G … #define regVPMPCC_OGAM_RAMA_START_BASE_CNTL_G_BASE_IDX … #define regVPMPCC_OGAM_RAMA_START_BASE_CNTL_R … #define regVPMPCC_OGAM_RAMA_START_BASE_CNTL_R_BASE_IDX … #define regVPMPCC_OGAM_RAMA_END_CNTL1_B … #define regVPMPCC_OGAM_RAMA_END_CNTL1_B_BASE_IDX … #define regVPMPCC_OGAM_RAMA_END_CNTL2_B … #define regVPMPCC_OGAM_RAMA_END_CNTL2_B_BASE_IDX … #define regVPMPCC_OGAM_RAMA_END_CNTL1_G … #define regVPMPCC_OGAM_RAMA_END_CNTL1_G_BASE_IDX … #define regVPMPCC_OGAM_RAMA_END_CNTL2_G … #define regVPMPCC_OGAM_RAMA_END_CNTL2_G_BASE_IDX … #define regVPMPCC_OGAM_RAMA_END_CNTL1_R … #define regVPMPCC_OGAM_RAMA_END_CNTL1_R_BASE_IDX … #define regVPMPCC_OGAM_RAMA_END_CNTL2_R … #define regVPMPCC_OGAM_RAMA_END_CNTL2_R_BASE_IDX … #define regVPMPCC_OGAM_RAMA_OFFSET_B … #define regVPMPCC_OGAM_RAMA_OFFSET_B_BASE_IDX … #define regVPMPCC_OGAM_RAMA_OFFSET_G … #define regVPMPCC_OGAM_RAMA_OFFSET_G_BASE_IDX … #define regVPMPCC_OGAM_RAMA_OFFSET_R … #define regVPMPCC_OGAM_RAMA_OFFSET_R_BASE_IDX … #define regVPMPCC_OGAM_RAMA_REGION_0_1 … #define regVPMPCC_OGAM_RAMA_REGION_0_1_BASE_IDX … #define regVPMPCC_OGAM_RAMA_REGION_2_3 … #define regVPMPCC_OGAM_RAMA_REGION_2_3_BASE_IDX … #define regVPMPCC_OGAM_RAMA_REGION_4_5 … #define regVPMPCC_OGAM_RAMA_REGION_4_5_BASE_IDX … #define regVPMPCC_OGAM_RAMA_REGION_6_7 … #define regVPMPCC_OGAM_RAMA_REGION_6_7_BASE_IDX … #define regVPMPCC_OGAM_RAMA_REGION_8_9 … #define regVPMPCC_OGAM_RAMA_REGION_8_9_BASE_IDX … #define regVPMPCC_OGAM_RAMA_REGION_10_11 … #define regVPMPCC_OGAM_RAMA_REGION_10_11_BASE_IDX … #define regVPMPCC_OGAM_RAMA_REGION_12_13 … #define regVPMPCC_OGAM_RAMA_REGION_12_13_BASE_IDX … #define regVPMPCC_OGAM_RAMA_REGION_14_15 … #define regVPMPCC_OGAM_RAMA_REGION_14_15_BASE_IDX … #define regVPMPCC_OGAM_RAMA_REGION_16_17 … #define regVPMPCC_OGAM_RAMA_REGION_16_17_BASE_IDX … #define regVPMPCC_OGAM_RAMA_REGION_18_19 … #define regVPMPCC_OGAM_RAMA_REGION_18_19_BASE_IDX … #define regVPMPCC_OGAM_RAMA_REGION_20_21 … #define regVPMPCC_OGAM_RAMA_REGION_20_21_BASE_IDX … #define regVPMPCC_OGAM_RAMA_REGION_22_23 … #define regVPMPCC_OGAM_RAMA_REGION_22_23_BASE_IDX … #define regVPMPCC_OGAM_RAMA_REGION_24_25 … #define regVPMPCC_OGAM_RAMA_REGION_24_25_BASE_IDX … #define regVPMPCC_OGAM_RAMA_REGION_26_27 … #define regVPMPCC_OGAM_RAMA_REGION_26_27_BASE_IDX … #define regVPMPCC_OGAM_RAMA_REGION_28_29 … #define regVPMPCC_OGAM_RAMA_REGION_28_29_BASE_IDX … #define regVPMPCC_OGAM_RAMA_REGION_30_31 … #define regVPMPCC_OGAM_RAMA_REGION_30_31_BASE_IDX … #define regVPMPCC_OGAM_RAMA_REGION_32_33 … #define regVPMPCC_OGAM_RAMA_REGION_32_33_BASE_IDX … #define regVPMPCC_GAMUT_REMAP_COEF_FORMAT … #define regVPMPCC_GAMUT_REMAP_COEF_FORMAT_BASE_IDX … #define regVPMPCC_GAMUT_REMAP_MODE … #define regVPMPCC_GAMUT_REMAP_MODE_BASE_IDX … #define regVPMPC_GAMUT_REMAP_C11_C12_A … #define regVPMPC_GAMUT_REMAP_C11_C12_A_BASE_IDX … #define regVPMPC_GAMUT_REMAP_C13_C14_A … #define regVPMPC_GAMUT_REMAP_C13_C14_A_BASE_IDX … #define regVPMPC_GAMUT_REMAP_C21_C22_A … #define regVPMPC_GAMUT_REMAP_C21_C22_A_BASE_IDX … #define regVPMPC_GAMUT_REMAP_C23_C24_A … #define regVPMPC_GAMUT_REMAP_C23_C24_A_BASE_IDX … #define regVPMPC_GAMUT_REMAP_C31_C32_A … #define regVPMPC_GAMUT_REMAP_C31_C32_A_BASE_IDX … #define regVPMPC_GAMUT_REMAP_C33_C34_A … #define regVPMPC_GAMUT_REMAP_C33_C34_A_BASE_IDX … // addressBlock: vpe_vpep_vpmpc_vpmpcc_mcm0_dispdec // base address: 0x0 #define regVPMPCC_MCM_SHAPER_CONTROL … #define regVPMPCC_MCM_SHAPER_CONTROL_BASE_IDX … #define regVPMPCC_MCM_SHAPER_OFFSET_R … #define regVPMPCC_MCM_SHAPER_OFFSET_R_BASE_IDX … #define regVPMPCC_MCM_SHAPER_OFFSET_G … #define regVPMPCC_MCM_SHAPER_OFFSET_G_BASE_IDX … #define regVPMPCC_MCM_SHAPER_OFFSET_B … #define regVPMPCC_MCM_SHAPER_OFFSET_B_BASE_IDX … #define regVPMPCC_MCM_SHAPER_SCALE_R … #define regVPMPCC_MCM_SHAPER_SCALE_R_BASE_IDX … #define regVPMPCC_MCM_SHAPER_SCALE_G_B … #define regVPMPCC_MCM_SHAPER_SCALE_G_B_BASE_IDX … #define regVPMPCC_MCM_SHAPER_LUT_INDEX … #define regVPMPCC_MCM_SHAPER_LUT_INDEX_BASE_IDX … #define regVPMPCC_MCM_SHAPER_LUT_DATA … #define regVPMPCC_MCM_SHAPER_LUT_DATA_BASE_IDX … #define regVPMPCC_MCM_SHAPER_LUT_WRITE_EN_MASK … #define regVPMPCC_MCM_SHAPER_LUT_WRITE_EN_MASK_BASE_IDX … #define regVPMPCC_MCM_SHAPER_RAMA_START_CNTL_B … #define regVPMPCC_MCM_SHAPER_RAMA_START_CNTL_B_BASE_IDX … #define regVPMPCC_MCM_SHAPER_RAMA_START_CNTL_G … #define regVPMPCC_MCM_SHAPER_RAMA_START_CNTL_G_BASE_IDX … #define regVPMPCC_MCM_SHAPER_RAMA_START_CNTL_R … #define regVPMPCC_MCM_SHAPER_RAMA_START_CNTL_R_BASE_IDX … #define regVPMPCC_MCM_SHAPER_RAMA_END_CNTL_B … #define regVPMPCC_MCM_SHAPER_RAMA_END_CNTL_B_BASE_IDX … #define regVPMPCC_MCM_SHAPER_RAMA_END_CNTL_G … #define regVPMPCC_MCM_SHAPER_RAMA_END_CNTL_G_BASE_IDX … #define regVPMPCC_MCM_SHAPER_RAMA_END_CNTL_R … #define regVPMPCC_MCM_SHAPER_RAMA_END_CNTL_R_BASE_IDX … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_0_1 … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_0_1_BASE_IDX … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_2_3 … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_2_3_BASE_IDX … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_4_5 … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_4_5_BASE_IDX … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_6_7 … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_6_7_BASE_IDX … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_8_9 … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_8_9_BASE_IDX … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_10_11 … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_10_11_BASE_IDX … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_12_13 … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_12_13_BASE_IDX … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_14_15 … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_14_15_BASE_IDX … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_16_17 … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_16_17_BASE_IDX … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_18_19 … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_18_19_BASE_IDX … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_20_21 … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_20_21_BASE_IDX … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_22_23 … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_22_23_BASE_IDX … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_24_25 … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_24_25_BASE_IDX … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_26_27 … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_26_27_BASE_IDX … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_28_29 … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_28_29_BASE_IDX … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_30_31 … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_30_31_BASE_IDX … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_32_33 … #define regVPMPCC_MCM_SHAPER_RAMA_REGION_32_33_BASE_IDX … #define regVPMPCC_MCM_3DLUT_MODE … #define regVPMPCC_MCM_3DLUT_MODE_BASE_IDX … #define regVPMPCC_MCM_3DLUT_INDEX … #define regVPMPCC_MCM_3DLUT_INDEX_BASE_IDX … #define regVPMPCC_MCM_3DLUT_DATA … #define regVPMPCC_MCM_3DLUT_DATA_BASE_IDX … #define regVPMPCC_MCM_3DLUT_DATA_30BIT … #define regVPMPCC_MCM_3DLUT_DATA_30BIT_BASE_IDX … #define regVPMPCC_MCM_3DLUT_READ_WRITE_CONTROL … #define regVPMPCC_MCM_3DLUT_READ_WRITE_CONTROL_BASE_IDX … #define regVPMPCC_MCM_3DLUT_OUT_NORM_FACTOR … #define regVPMPCC_MCM_3DLUT_OUT_NORM_FACTOR_BASE_IDX … #define regVPMPCC_MCM_3DLUT_OUT_OFFSET_R … #define regVPMPCC_MCM_3DLUT_OUT_OFFSET_R_BASE_IDX … #define regVPMPCC_MCM_3DLUT_OUT_OFFSET_G … #define regVPMPCC_MCM_3DLUT_OUT_OFFSET_G_BASE_IDX … #define regVPMPCC_MCM_3DLUT_OUT_OFFSET_B … #define regVPMPCC_MCM_3DLUT_OUT_OFFSET_B_BASE_IDX … #define regVPMPCC_MCM_1DLUT_CONTROL … #define regVPMPCC_MCM_1DLUT_CONTROL_BASE_IDX … #define regVPMPCC_MCM_1DLUT_LUT_INDEX … #define regVPMPCC_MCM_1DLUT_LUT_INDEX_BASE_IDX … #define regVPMPCC_MCM_1DLUT_LUT_DATA … #define regVPMPCC_MCM_1DLUT_LUT_DATA_BASE_IDX … #define regVPMPCC_MCM_1DLUT_LUT_CONTROL … #define regVPMPCC_MCM_1DLUT_LUT_CONTROL_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_START_CNTL_B … #define regVPMPCC_MCM_1DLUT_RAMA_START_CNTL_B_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_START_CNTL_G … #define regVPMPCC_MCM_1DLUT_RAMA_START_CNTL_G_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_START_CNTL_R … #define regVPMPCC_MCM_1DLUT_RAMA_START_CNTL_R_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_START_SLOPE_CNTL_B … #define regVPMPCC_MCM_1DLUT_RAMA_START_SLOPE_CNTL_B_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_START_SLOPE_CNTL_G … #define regVPMPCC_MCM_1DLUT_RAMA_START_SLOPE_CNTL_G_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_START_SLOPE_CNTL_R … #define regVPMPCC_MCM_1DLUT_RAMA_START_SLOPE_CNTL_R_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_START_BASE_CNTL_B … #define regVPMPCC_MCM_1DLUT_RAMA_START_BASE_CNTL_B_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_START_BASE_CNTL_G … #define regVPMPCC_MCM_1DLUT_RAMA_START_BASE_CNTL_G_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_START_BASE_CNTL_R … #define regVPMPCC_MCM_1DLUT_RAMA_START_BASE_CNTL_R_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_END_CNTL1_B … #define regVPMPCC_MCM_1DLUT_RAMA_END_CNTL1_B_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_END_CNTL2_B … #define regVPMPCC_MCM_1DLUT_RAMA_END_CNTL2_B_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_END_CNTL1_G … #define regVPMPCC_MCM_1DLUT_RAMA_END_CNTL1_G_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_END_CNTL2_G … #define regVPMPCC_MCM_1DLUT_RAMA_END_CNTL2_G_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_END_CNTL1_R … #define regVPMPCC_MCM_1DLUT_RAMA_END_CNTL1_R_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_END_CNTL2_R … #define regVPMPCC_MCM_1DLUT_RAMA_END_CNTL2_R_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_OFFSET_B … #define regVPMPCC_MCM_1DLUT_RAMA_OFFSET_B_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_OFFSET_G … #define regVPMPCC_MCM_1DLUT_RAMA_OFFSET_G_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_OFFSET_R … #define regVPMPCC_MCM_1DLUT_RAMA_OFFSET_R_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_0_1 … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_0_1_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_2_3 … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_2_3_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_4_5 … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_4_5_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_6_7 … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_6_7_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_8_9 … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_8_9_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_10_11 … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_10_11_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_12_13 … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_12_13_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_14_15 … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_14_15_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_16_17 … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_16_17_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_18_19 … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_18_19_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_20_21 … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_20_21_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_22_23 … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_22_23_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_24_25 … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_24_25_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_26_27 … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_26_27_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_28_29 … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_28_29_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_30_31 … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_30_31_BASE_IDX … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_32_33 … #define regVPMPCC_MCM_1DLUT_RAMA_REGION_32_33_BASE_IDX … #define regVPMPCC_MCM_MEM_PWR_CTRL … #define regVPMPCC_MCM_MEM_PWR_CTRL_BASE_IDX … #define regVPMPCC_MCM_TEST_DEBUG_INDEX … #define regVPMPCC_MCM_TEST_DEBUG_INDEX_BASE_IDX … #define regVPMPCC_MCM_TEST_DEBUG_DATA … #define regVPMPCC_MCM_TEST_DEBUG_DATA_BASE_IDX … // addressBlock: vpe_vpep_vpmpc_vpmpc_ocsc_dispdec // base address: 0x0 #define regVPMPC_OUT0_MUX … #define regVPMPC_OUT0_MUX_BASE_IDX … #define regVPMPC_OUT0_FLOAT_CONTROL … #define regVPMPC_OUT0_FLOAT_CONTROL_BASE_IDX … #define regVPMPC_OUT0_DENORM_CONTROL … #define regVPMPC_OUT0_DENORM_CONTROL_BASE_IDX … #define regVPMPC_OUT0_DENORM_CLAMP_G_Y … #define regVPMPC_OUT0_DENORM_CLAMP_G_Y_BASE_IDX … #define regVPMPC_OUT0_DENORM_CLAMP_B_CB … #define regVPMPC_OUT0_DENORM_CLAMP_B_CB_BASE_IDX … #define regVPMPC_OUT_CSC_COEF_FORMAT … #define regVPMPC_OUT_CSC_COEF_FORMAT_BASE_IDX … #define regVPMPC_OUT0_CSC_MODE … #define regVPMPC_OUT0_CSC_MODE_BASE_IDX … #define regVPMPC_OUT0_CSC_C11_C12_A … #define regVPMPC_OUT0_CSC_C11_C12_A_BASE_IDX … #define regVPMPC_OUT0_CSC_C13_C14_A … #define regVPMPC_OUT0_CSC_C13_C14_A_BASE_IDX … #define regVPMPC_OUT0_CSC_C21_C22_A … #define regVPMPC_OUT0_CSC_C21_C22_A_BASE_IDX … #define regVPMPC_OUT0_CSC_C23_C24_A … #define regVPMPC_OUT0_CSC_C23_C24_A_BASE_IDX … #define regVPMPC_OUT0_CSC_C31_C32_A … #define regVPMPC_OUT0_CSC_C31_C32_A_BASE_IDX … #define regVPMPC_OUT0_CSC_C33_C34_A … #define regVPMPC_OUT0_CSC_C33_C34_A_BASE_IDX … // addressBlock: vpe_vpep_vpopp_vpfmt0_dispdec // base address: 0x0 #define regVPFMT_CLAMP_COMPONENT_R … #define regVPFMT_CLAMP_COMPONENT_R_BASE_IDX … #define regVPFMT_CLAMP_COMPONENT_G … #define regVPFMT_CLAMP_COMPONENT_G_BASE_IDX … #define regVPFMT_CLAMP_COMPONENT_B … #define regVPFMT_CLAMP_COMPONENT_B_BASE_IDX … #define regVPFMT_DYNAMIC_EXP_CNTL … #define regVPFMT_DYNAMIC_EXP_CNTL_BASE_IDX … #define regVPFMT_CONTROL … #define regVPFMT_CONTROL_BASE_IDX … #define regVPFMT_BIT_DEPTH_CONTROL … #define regVPFMT_BIT_DEPTH_CONTROL_BASE_IDX … #define regVPFMT_DITHER_RAND_R_SEED … #define regVPFMT_DITHER_RAND_R_SEED_BASE_IDX … #define regVPFMT_DITHER_RAND_G_SEED … #define regVPFMT_DITHER_RAND_G_SEED_BASE_IDX … #define regVPFMT_DITHER_RAND_B_SEED … #define regVPFMT_DITHER_RAND_B_SEED_BASE_IDX … #define regVPFMT_CLAMP_CNTL … #define regVPFMT_CLAMP_CNTL_BASE_IDX … // addressBlock: vpe_vpep_vpopp_vpopp_pipe0_dispdec // base address: 0x0 #define regVPOPP_PIPE_CONTROL … #define regVPOPP_PIPE_CONTROL_BASE_IDX … // addressBlock: vpe_vpep_vpopp_vpopp_pipe_crc0_dispdec // base address: 0x0 #define regVPOPP_PIPE_CRC_CONTROL … #define regVPOPP_PIPE_CRC_CONTROL_BASE_IDX … #define regVPOPP_PIPE_CRC_MASK … #define regVPOPP_PIPE_CRC_MASK_BASE_IDX … #define regVPOPP_PIPE_CRC_RESULT0 … #define regVPOPP_PIPE_CRC_RESULT0_BASE_IDX … #define regVPOPP_PIPE_CRC_RESULT1 … #define regVPOPP_PIPE_CRC_RESULT1_BASE_IDX … #define regVPOPP_PIPE_CRC_RESULT2 … #define regVPOPP_PIPE_CRC_RESULT2_BASE_IDX … // addressBlock: vpe_vpep_vpopp_vpopp_top_dispdec // base address: 0x0 #define regVPOPP_TOP_CLK_CONTROL … #define regVPOPP_TOP_CLK_CONTROL_BASE_IDX … // addressBlock: vpe_vpep_vpcdc_cdc_dispdec // base address: 0x0 #define regVPEP_MGCG_CNTL … #define regVPEP_MGCG_CNTL_BASE_IDX … #define regVPCDC_SOFT_RESET … #define regVPCDC_SOFT_RESET_BASE_IDX … #define regVPCDC_FE0_SURFACE_CONFIG … #define regVPCDC_FE0_SURFACE_CONFIG_BASE_IDX … #define regVPCDC_FE0_CROSSBAR_CONFIG … #define regVPCDC_FE0_CROSSBAR_CONFIG_BASE_IDX … #define regVPCDC_FE0_VIEWPORT_START_CONFIG … #define regVPCDC_FE0_VIEWPORT_START_CONFIG_BASE_IDX … #define regVPCDC_FE0_VIEWPORT_DIMENSION_CONFIG … #define regVPCDC_FE0_VIEWPORT_DIMENSION_CONFIG_BASE_IDX … #define regVPCDC_FE0_VIEWPORT_START_C_CONFIG … #define regVPCDC_FE0_VIEWPORT_START_C_CONFIG_BASE_IDX … #define regVPCDC_FE0_VIEWPORT_DIMENSION_C_CONFIG … #define regVPCDC_FE0_VIEWPORT_DIMENSION_C_CONFIG_BASE_IDX … #define regVPCDC_BE0_P2B_CONFIG … #define regVPCDC_BE0_P2B_CONFIG_BASE_IDX … #define regVPCDC_BE0_GLOBAL_SYNC_CONFIG … #define regVPCDC_BE0_GLOBAL_SYNC_CONFIG_BASE_IDX … #define regVPCDC_GLOBAL_SYNC_TRIGGER … #define regVPCDC_GLOBAL_SYNC_TRIGGER_BASE_IDX … #define regVPCDC_VREADY_STATUS … #define regVPCDC_VREADY_STATUS_BASE_IDX … #define regVPEP_MEM_GLOBAL_PWR_REQ_CNTL … #define regVPEP_MEM_GLOBAL_PWR_REQ_CNTL_BASE_IDX … #define regVPFE_MEM_PWR_CNTL … #define regVPFE_MEM_PWR_CNTL_BASE_IDX … #define regVPBE_MEM_PWR_CNTL … #define regVPBE_MEM_PWR_CNTL_BASE_IDX … #define regVPEP_RBBMIF_TIMEOUT … #define regVPEP_RBBMIF_TIMEOUT_BASE_IDX … #define regVPEP_RBBMIF_STATUS … #define regVPEP_RBBMIF_STATUS_BASE_IDX … #define regVPEP_RBBMIF_TIMEOUT_DIS … #define regVPEP_RBBMIF_TIMEOUT_DIS_BASE_IDX … // addressBlock: vpe_vpep_vpcdc_vpcdc_dcperfmon_dc_perfmon_dispdec // base address: 0x3a708 #define regPERFCOUNTER_CNTL … #define regPERFCOUNTER_CNTL_BASE_IDX … #define regPERFCOUNTER_CNTL2 … #define regPERFCOUNTER_CNTL2_BASE_IDX … #define regPERFCOUNTER_STATE … #define regPERFCOUNTER_STATE_BASE_IDX … #define regPERFMON_CNTL … #define regPERFMON_CNTL_BASE_IDX … #define regPERFMON_CNTL2 … #define regPERFMON_CNTL2_BASE_IDX … #define regPERFMON_CVALUE_INT_MISC … #define regPERFMON_CVALUE_INT_MISC_BASE_IDX … #define regPERFMON_CVALUE_LOW … #define regPERFMON_CVALUE_LOW_BASE_IDX … #define regPERFMON_HI … #define regPERFMON_HI_BASE_IDX … #define regPERFMON_LOW … #define regPERFMON_LOW_BASE_IDX … #endif
Codebase Browser
linux