/* * Copyright (C) 2017 Advanced Micro Devices, Inc. * * Permission is hereby granted, free of charge, to any person obtaining a * copy of this software and associated documentation files (the "Software"), * to deal in the Software without restriction, including without limitation * the rights to use, copy, modify, merge, publish, distribute, sublicense, * and/or sell copies of the Software, and to permit persons to whom the * Software is furnished to do so, subject to the following conditions: * * The above copyright notice and this permission notice shall be included * in all copies or substantial portions of the Software. * * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS * OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL * THE COPYRIGHT HOLDER(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN * AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE. */ #ifndef _smuio_9_0_OFFSET_HEADER #define _smuio_9_0_OFFSET_HEADER // addressBlock: smuio_smuio_SmuSmuioDec // base address: 0x5a000 #define mmROM_CNTL … #define mmROM_CNTL_BASE_IDX … #define mmROM_STATUS … #define mmROM_STATUS_BASE_IDX … #define mmCGTT_ROM_CLK_CTRL0 … #define mmCGTT_ROM_CLK_CTRL0_BASE_IDX … #define mmROM_INDEX … #define mmROM_INDEX_BASE_IDX … #define mmROM_DATA … #define mmROM_DATA_BASE_IDX … #define mmROM_START … #define mmROM_START_BASE_IDX … #define mmROM_SW_CNTL … #define mmROM_SW_CNTL_BASE_IDX … #define mmROM_SW_STATUS … #define mmROM_SW_STATUS_BASE_IDX … #define mmROM_SW_COMMAND … #define mmROM_SW_COMMAND_BASE_IDX … #define mmROM_SW_DATA_1 … #define mmROM_SW_DATA_1_BASE_IDX … #define mmROM_SW_DATA_2 … #define mmROM_SW_DATA_2_BASE_IDX … #define mmROM_SW_DATA_3 … #define mmROM_SW_DATA_3_BASE_IDX … #define mmROM_SW_DATA_4 … #define mmROM_SW_DATA_4_BASE_IDX … #define mmROM_SW_DATA_5 … #define mmROM_SW_DATA_5_BASE_IDX … #define mmROM_SW_DATA_6 … #define mmROM_SW_DATA_6_BASE_IDX … #define mmROM_SW_DATA_7 … #define mmROM_SW_DATA_7_BASE_IDX … #define mmROM_SW_DATA_8 … #define mmROM_SW_DATA_8_BASE_IDX … #define mmROM_SW_DATA_9 … #define mmROM_SW_DATA_9_BASE_IDX … #define mmROM_SW_DATA_10 … #define mmROM_SW_DATA_10_BASE_IDX … #define mmROM_SW_DATA_11 … #define mmROM_SW_DATA_11_BASE_IDX … #define mmROM_SW_DATA_12 … #define mmROM_SW_DATA_12_BASE_IDX … #define mmROM_SW_DATA_13 … #define mmROM_SW_DATA_13_BASE_IDX … #define mmROM_SW_DATA_14 … #define mmROM_SW_DATA_14_BASE_IDX … #define mmROM_SW_DATA_15 … #define mmROM_SW_DATA_15_BASE_IDX … #define mmROM_SW_DATA_16 … #define mmROM_SW_DATA_16_BASE_IDX … #define mmROM_SW_DATA_17 … #define mmROM_SW_DATA_17_BASE_IDX … #define mmROM_SW_DATA_18 … #define mmROM_SW_DATA_18_BASE_IDX … #define mmROM_SW_DATA_19 … #define mmROM_SW_DATA_19_BASE_IDX … #define mmROM_SW_DATA_20 … #define mmROM_SW_DATA_20_BASE_IDX … #define mmROM_SW_DATA_21 … #define mmROM_SW_DATA_21_BASE_IDX … #define mmROM_SW_DATA_22 … #define mmROM_SW_DATA_22_BASE_IDX … #define mmROM_SW_DATA_23 … #define mmROM_SW_DATA_23_BASE_IDX … #define mmROM_SW_DATA_24 … #define mmROM_SW_DATA_24_BASE_IDX … #define mmROM_SW_DATA_25 … #define mmROM_SW_DATA_25_BASE_IDX … #define mmROM_SW_DATA_26 … #define mmROM_SW_DATA_26_BASE_IDX … #define mmROM_SW_DATA_27 … #define mmROM_SW_DATA_27_BASE_IDX … #define mmROM_SW_DATA_28 … #define mmROM_SW_DATA_28_BASE_IDX … #define mmROM_SW_DATA_29 … #define mmROM_SW_DATA_29_BASE_IDX … #define mmROM_SW_DATA_30 … #define mmROM_SW_DATA_30_BASE_IDX … #define mmROM_SW_DATA_31 … #define mmROM_SW_DATA_31_BASE_IDX … #define mmROM_SW_DATA_32 … #define mmROM_SW_DATA_32_BASE_IDX … #define mmROM_SW_DATA_33 … #define mmROM_SW_DATA_33_BASE_IDX … #define mmROM_SW_DATA_34 … #define mmROM_SW_DATA_34_BASE_IDX … #define mmROM_SW_DATA_35 … #define mmROM_SW_DATA_35_BASE_IDX … #define mmROM_SW_DATA_36 … #define mmROM_SW_DATA_36_BASE_IDX … #define mmROM_SW_DATA_37 … #define mmROM_SW_DATA_37_BASE_IDX … #define mmROM_SW_DATA_38 … #define mmROM_SW_DATA_38_BASE_IDX … #define mmROM_SW_DATA_39 … #define mmROM_SW_DATA_39_BASE_IDX … #define mmROM_SW_DATA_40 … #define mmROM_SW_DATA_40_BASE_IDX … #define mmROM_SW_DATA_41 … #define mmROM_SW_DATA_41_BASE_IDX … #define mmROM_SW_DATA_42 … #define mmROM_SW_DATA_42_BASE_IDX … #define mmROM_SW_DATA_43 … #define mmROM_SW_DATA_43_BASE_IDX … #define mmROM_SW_DATA_44 … #define mmROM_SW_DATA_44_BASE_IDX … #define mmROM_SW_DATA_45 … #define mmROM_SW_DATA_45_BASE_IDX … #define mmROM_SW_DATA_46 … #define mmROM_SW_DATA_46_BASE_IDX … #define mmROM_SW_DATA_47 … #define mmROM_SW_DATA_47_BASE_IDX … #define mmROM_SW_DATA_48 … #define mmROM_SW_DATA_48_BASE_IDX … #define mmROM_SW_DATA_49 … #define mmROM_SW_DATA_49_BASE_IDX … #define mmROM_SW_DATA_50 … #define mmROM_SW_DATA_50_BASE_IDX … #define mmROM_SW_DATA_51 … #define mmROM_SW_DATA_51_BASE_IDX … #define mmROM_SW_DATA_52 … #define mmROM_SW_DATA_52_BASE_IDX … #define mmROM_SW_DATA_53 … #define mmROM_SW_DATA_53_BASE_IDX … #define mmROM_SW_DATA_54 … #define mmROM_SW_DATA_54_BASE_IDX … #define mmROM_SW_DATA_55 … #define mmROM_SW_DATA_55_BASE_IDX … #define mmROM_SW_DATA_56 … #define mmROM_SW_DATA_56_BASE_IDX … #define mmROM_SW_DATA_57 … #define mmROM_SW_DATA_57_BASE_IDX … #define mmROM_SW_DATA_58 … #define mmROM_SW_DATA_58_BASE_IDX … #define mmROM_SW_DATA_59 … #define mmROM_SW_DATA_59_BASE_IDX … #define mmROM_SW_DATA_60 … #define mmROM_SW_DATA_60_BASE_IDX … #define mmROM_SW_DATA_61 … #define mmROM_SW_DATA_61_BASE_IDX … #define mmROM_SW_DATA_62 … #define mmROM_SW_DATA_62_BASE_IDX … #define mmROM_SW_DATA_63 … #define mmROM_SW_DATA_63_BASE_IDX … #define mmROM_SW_DATA_64 … #define mmROM_SW_DATA_64_BASE_IDX … #define mmSMUSVI0_PLANE0_CURRENTVID_BASE_IDX … #define mmSMUSVI0_PLANE0_CURRENTVID … #define mmSMUSVI0_TEL_PLANE0_BASE_IDX … #define mmSMUSVI0_TEL_PLANE0 … #endif
Codebase Browser
linux