/* SPDX-License-Identifier: GPL-2.0-only OR BSD-2-Clause */ /* * Copyright (C) 2023 Sophgo Ltd. */ #ifndef __DT_BINDINGS_SOPHGO_CV1800_CLK_H__ #define __DT_BINDINGS_SOPHGO_CV1800_CLK_H__ #define CLK_MPLL … #define CLK_TPLL … #define CLK_FPLL … #define CLK_MIPIMPLL … #define CLK_A0PLL … #define CLK_DISPPLL … #define CLK_CAM0PLL … #define CLK_CAM1PLL … #define CLK_MIPIMPLL_D3 … #define CLK_CAM0PLL_D2 … #define CLK_CAM0PLL_D3 … #define CLK_TPU … #define CLK_TPU_FAB … #define CLK_AHB_ROM … #define CLK_DDR_AXI_REG … #define CLK_RTC_25M … #define CLK_SRC_RTC_SYS_0 … #define CLK_TEMPSEN … #define CLK_SARADC … #define CLK_EFUSE … #define CLK_APB_EFUSE … #define CLK_DEBUG … #define CLK_AP_DEBUG … #define CLK_XTAL_MISC … #define CLK_AXI4_EMMC … #define CLK_EMMC … #define CLK_EMMC_100K … #define CLK_AXI4_SD0 … #define CLK_SD0 … #define CLK_SD0_100K … #define CLK_AXI4_SD1 … #define CLK_SD1 … #define CLK_SD1_100K … #define CLK_SPI_NAND … #define CLK_ETH0_500M … #define CLK_AXI4_ETH0 … #define CLK_ETH1_500M … #define CLK_AXI4_ETH1 … #define CLK_APB_GPIO … #define CLK_APB_GPIO_INTR … #define CLK_GPIO_DB … #define CLK_AHB_SF … #define CLK_AHB_SF1 … #define CLK_A24M … #define CLK_AUDSRC … #define CLK_APB_AUDSRC … #define CLK_SDMA_AXI … #define CLK_SDMA_AUD0 … #define CLK_SDMA_AUD1 … #define CLK_SDMA_AUD2 … #define CLK_SDMA_AUD3 … #define CLK_I2C … #define CLK_APB_I2C … #define CLK_APB_I2C0 … #define CLK_APB_I2C1 … #define CLK_APB_I2C2 … #define CLK_APB_I2C3 … #define CLK_APB_I2C4 … #define CLK_APB_WDT … #define CLK_PWM_SRC … #define CLK_PWM … #define CLK_SPI … #define CLK_APB_SPI0 … #define CLK_APB_SPI1 … #define CLK_APB_SPI2 … #define CLK_APB_SPI3 … #define CLK_1M … #define CLK_CAM0_200 … #define CLK_PM … #define CLK_TIMER0 … #define CLK_TIMER1 … #define CLK_TIMER2 … #define CLK_TIMER3 … #define CLK_TIMER4 … #define CLK_TIMER5 … #define CLK_TIMER6 … #define CLK_TIMER7 … #define CLK_UART0 … #define CLK_APB_UART0 … #define CLK_UART1 … #define CLK_APB_UART1 … #define CLK_UART2 … #define CLK_APB_UART2 … #define CLK_UART3 … #define CLK_APB_UART3 … #define CLK_UART4 … #define CLK_APB_UART4 … #define CLK_APB_I2S0 … #define CLK_APB_I2S1 … #define CLK_APB_I2S2 … #define CLK_APB_I2S3 … #define CLK_AXI4_USB … #define CLK_APB_USB … #define CLK_USB_125M … #define CLK_USB_33K … #define CLK_USB_12M … #define CLK_AXI4 … #define CLK_AXI6 … #define CLK_DSI_ESC … #define CLK_AXI_VIP … #define CLK_SRC_VIP_SYS_0 … #define CLK_SRC_VIP_SYS_1 … #define CLK_SRC_VIP_SYS_2 … #define CLK_SRC_VIP_SYS_3 … #define CLK_SRC_VIP_SYS_4 … #define CLK_CSI_BE_VIP … #define CLK_CSI_MAC0_VIP … #define CLK_CSI_MAC1_VIP … #define CLK_CSI_MAC2_VIP … #define CLK_CSI0_RX_VIP … #define CLK_CSI1_RX_VIP … #define CLK_ISP_TOP_VIP … #define CLK_IMG_D_VIP … #define CLK_IMG_V_VIP … #define CLK_SC_TOP_VIP … #define CLK_SC_D_VIP … #define CLK_SC_V1_VIP … #define CLK_SC_V2_VIP … #define CLK_SC_V3_VIP … #define CLK_DWA_VIP … #define CLK_BT_VIP … #define CLK_DISP_VIP … #define CLK_DSI_MAC_VIP … #define CLK_LVDS0_VIP … #define CLK_LVDS1_VIP … #define CLK_PAD_VI_VIP … #define CLK_PAD_VI1_VIP … #define CLK_PAD_VI2_VIP … #define CLK_CFG_REG_VIP … #define CLK_VIP_IP0 … #define CLK_VIP_IP1 … #define CLK_VIP_IP2 … #define CLK_VIP_IP3 … #define CLK_IVE_VIP … #define CLK_RAW_VIP … #define CLK_OSDC_VIP … #define CLK_CAM0_VIP … #define CLK_AXI_VIDEO_CODEC … #define CLK_VC_SRC0 … #define CLK_VC_SRC1 … #define CLK_VC_SRC2 … #define CLK_H264C … #define CLK_APB_H264C … #define CLK_H265C … #define CLK_APB_H265C … #define CLK_JPEG … #define CLK_APB_JPEG … #define CLK_CAM0 … #define CLK_CAM1 … #define CLK_WGN … #define CLK_WGN0 … #define CLK_WGN1 … #define CLK_WGN2 … #define CLK_KEYSCAN … #define CLK_CFG_REG_VC … #define CLK_C906_0 … #define CLK_C906_1 … #define CLK_A53 … #define CLK_CPU_AXI0 … #define CLK_CPU_GIC … #define CLK_XTAL_AP … // Only for CV181x #define CLK_DISP_SRC_VIP … #endif /* __DT_BINDINGS_SOPHGO_CV1800_CLK_H__ */
Codebase Browser
linux