#ifndef SMU9_DRIVER_IF_H
#define SMU9_DRIVER_IF_H
#include "smu9.h"
#define SMU9_DRIVER_IF_VERSION …
#define PPTABLE_V10_SMU_VERSION …
#define NUM_GFXCLK_DPM_LEVELS …
#define NUM_UVD_DPM_LEVELS …
#define NUM_VCE_DPM_LEVELS …
#define NUM_MP0CLK_DPM_LEVELS …
#define NUM_UCLK_DPM_LEVELS …
#define NUM_SOCCLK_DPM_LEVELS …
#define NUM_DCEFCLK_DPM_LEVELS …
#define NUM_LINK_LEVELS …
#define MAX_GFXCLK_DPM_LEVEL …
#define MAX_UVD_DPM_LEVEL …
#define MAX_VCE_DPM_LEVEL …
#define MAX_MP0CLK_DPM_LEVEL …
#define MAX_UCLK_DPM_LEVEL …
#define MAX_SOCCLK_DPM_LEVEL …
#define MAX_DCEFCLK_DPM_LEVEL …
#define MAX_LINK_DPM_LEVEL …
#define MIN_GFXCLK_DPM_LEVEL …
#define MIN_UVD_DPM_LEVEL …
#define MIN_VCE_DPM_LEVEL …
#define MIN_MP0CLK_DPM_LEVEL …
#define MIN_UCLK_DPM_LEVEL …
#define MIN_SOCCLK_DPM_LEVEL …
#define MIN_DCEFCLK_DPM_LEVEL …
#define MIN_LINK_DPM_LEVEL …
#define NUM_EVV_VOLTAGE_LEVELS …
#define MAX_EVV_VOLTAGE_LEVEL …
#define MIN_EVV_VOLTAGE_LEVEL …
#define NUM_PSP_LEVEL_MAP …
#define PPSMC_GeminiModeNone …
#define PPSMC_GeminiModeMaster …
#define PPSMC_GeminiModeSlave …
#define VOLTAGE_MODE_AVFS_INTERPOLATE …
#define VOLTAGE_MODE_AVFS_WORST_CASE …
#define VOLTAGE_MODE_STATIC …
PllSetting_t;
GbVdroopTable_t;
QuadraticInt_t;
#define NUM_DSPCLK_LEVELS …
DSPCLK_e;
DisplayClockTable_t;
#pragma pack(push, 1)
PPTable_t;
#pragma pack(pop)
WatermarkRowGeneric_t;
#define NUM_WM_RANGES …
WM_CLOCK_e;
Watermarks_t;
#ifdef PPTABLE_V10_SMU_VERSION
AvfsTable_t;
#else
typedef struct {
uint32_t AvfsGbCksOn[NUM_GFXCLK_DPM_LEVELS];
uint32_t AcBtcGbCksOn[NUM_GFXCLK_DPM_LEVELS];
uint32_t AvfsGbCksOff[NUM_GFXCLK_DPM_LEVELS];
uint32_t AcBtcGbCksOff[NUM_GFXCLK_DPM_LEVELS];
uint32_t DcBtcGb;
uint32_t MmHubPadding[7];
} AvfsTable_t;
#endif
AvfsDebugTable_t;
AvfsFuseOverride_t;
#define TABLE_PPTABLE …
#define TABLE_WATERMARKS …
#define TABLE_AVFS …
#define TABLE_AVFS_PSM_DEBUG …
#define TABLE_AVFS_FUSE_OVERRIDE …
#define TABLE_PMSTATUSLOG …
#define TABLE_COUNT …
#define UCLK_SWITCH_SLOW …
#define UCLK_SWITCH_FAST …
#define SQ_Enable_MASK …
#define SQ_IR_MASK …
#define SQ_PCC_MASK …
#define SQ_EDC_MASK …
#define TCP_Enable_MASK …
#define TCP_IR_MASK …
#define TCP_PCC_MASK …
#define TCP_EDC_MASK …
#define TD_Enable_MASK …
#define TD_IR_MASK …
#define TD_PCC_MASK …
#define TD_EDC_MASK …
#define DB_Enable_MASK …
#define DB_IR_MASK …
#define DB_PCC_MASK …
#define DB_EDC_MASK …
#define SQ_Enable_SHIFT …
#define SQ_IR_SHIFT …
#define SQ_PCC_SHIFT …
#define SQ_EDC_SHIFT …
#define TCP_Enable_SHIFT …
#define TCP_IR_SHIFT …
#define TCP_PCC_SHIFT …
#define TCP_EDC_SHIFT …
#define TD_Enable_SHIFT …
#define TD_IR_SHIFT …
#define TD_PCC_SHIFT …
#define TD_EDC_SHIFT …
#define DB_Enable_SHIFT …
#define DB_IR_SHIFT …
#define DB_PCC_SHIFT …
#define DB_EDC_SHIFT …
#define REMOVE_FMAX_MARGIN_BIT …
#define REMOVE_DCTOL_MARGIN_BIT …
#define REMOVE_PLATFORM_MARGIN_BIT …
#endif