/* SPDX-License-Identifier: GPL-2.0 */ /* * Copyright (c) 2022 MediaTek Inc. * Copyright (c) 2022 BayLibre, SAS */ #ifndef _MTK_HDMI_PHY_8195_H #define _MTK_HDMI_PHY_8195_H #include <linux/clk.h> #include <linux/clk-provider.h> #include <linux/types.h> #define PCW_DECIMAL_WIDTH … #define PLL_PREDIV … #define PLL_FBKDIV_HS3 … #define HDMI20_CLK_CFG … #define REG_TXC_DIV … #define HDMI_1_CFG_0 … #define RG_HDMITX21_DRV_IBIAS_CLK … #define RG_HDMITX21_DRV_IMP_EN … #define RG_HDMITX21_DRV_EN … #define RG_HDMITX21_SER_EN … #define HDMI_1_CFG_1 … #define RG_HDMITX21_DRV_IBIAS_D0 … #define RG_HDMITX21_DRV_IBIAS_D1 … #define RG_HDMITX21_DRV_IBIAS_D2 … #define HDMI_1_CFG_10 … #define RG_HDMITXPLL_REF_CK_SEL … #define RG_HDMITX21_VREF_SEL … #define RG_HDMITX21_BIAS_PE_VREF_SELB … #define RG_HDMITX21_BIAS_PE_BG_VREF_SEL … #define RG_HDMITX21_BG_PWD … #define HDMI_1_CFG_2 … #define RG_HDMITX21_DRV_IMP_D0_EN1 … #define RG_HDMITX21_DRV_IMP_D1_EN1 … #define RG_HDMITX21_DRV_IMP_D2_EN1 … #define RG_HDMITX21_DRV_IMP_CLK_EN1 … #define HDMI_1_CFG_3 … #define RG_HDMITX21_CKLDO_EN … #define RG_HDMITX21_SLDOLPF_EN … #define RG_HDMITX21_SLDO_EN … #define HDMI_1_CFG_6 … #define RG_HDMITX21_D2_DRV_OP_EN … #define RG_HDMITX21_D1_DRV_OP_EN … #define RG_HDMITX21_D0_DRV_OP_EN … #define RG_HDMITX21_CK_DRV_OP_EN … #define RG_HDMITX21_FRL_EN … #define RG_HDMITX21_FRL_CK_EN … #define RG_HDMITX21_FRL_D0_EN … #define RG_HDMITX21_FRL_D1_EN … #define RG_HDMITX21_FRL_D2_EN … #define RG_HDMITX21_INTR_CAL … #define RG_HDMITX21_TX_POSDIV … #define RG_HDMITX21_TX_POSDIV_EN … #define RG_HDMITX21_BIAS_EN … #define HDMI_1_CFG_9 … #define RG_HDMITX21_SLDO_VREF_SEL … #define HDMI_1_PLL_CFG_0 … #define RG_HDMITXPLL_HREN … #define RG_HDMITXPLL_IBAND_FIX_EN … #define RG_HDMITXPLL_LVR_SEL … #define RG_HDMITXPLL_BP2 … #define RG_HDMITXPLL_TCL_EN … #define HDMI_1_PLL_CFG_1 … #define RG_HDMITXPLL_RESERVE_BIT1_0 … #define RG_HDMITXPLL_RESERVE_BIT3_2 … #define RG_HDMITXPLL_RESERVE_BIT12_11 … #define RG_HDMITXPLL_RESERVE_BIT13 … #define RG_HDMITXPLL_RESERVE_BIT14 … #define HDMI_1_PLL_CFG_2 … #define RG_HDMITXPLL_BC … #define RG_HDMITXPLL_IC … #define RG_HDMITXPLL_BR … #define RG_HDMITXPLL_IR … #define RG_HDMITXPLL_BP … #define RG_HDMITXPLL_HIKVCO … #define RG_HDMITXPLL_PWD … #define HDMI_1_PLL_CFG_3 … #define RG_HDMITXPLL_FBKDIV_LOW … #define HDMI_1_PLL_CFG_4 … #define DA_HDMITXPLL_ISO_EN … #define DA_HDMITXPLL_PWR_ON … #define RG_HDMITXPLL_POSDIV_DIV3_CTRL … #define RG_HDMITXPLL_POSDIV … #define RG_HDMITXPLL_DIV_CTRL … #define RG_HDMITXPLL_PREDIV … #define RG_HDMITXPLL_FBKDIV_HIGH … #define HDMI_ANA_CTL … #define REG_ANA_HDMI20_FIFO_EN … #define HDMI_CTL_3 … #define REG_HDMITXPLL_DIV … #define REG_HDMITX_REF_XTAL_SEL … #define REG_HDMITX_REF_RESPLL_SEL … #define REG_PIXEL_CLOCK_SEL … #define REG_HDMITX_PIXEL_CLOCK … #endif /* MTK_HDMI_PHY_8195_H */
Codebase Browser
linux