linux/drivers/phy/mediatek/phy-mtk-mipi-dsi-mt8183.c

// SPDX-License-Identifier: GPL-2.0
/*
 * Copyright (c) 2019 MediaTek Inc.
 * Author: jitao.shi <[email protected]>
 */

#include "phy-mtk-io.h"
#include "phy-mtk-mipi-dsi.h"

#define MIPITX_LANE_CON …
#define RG_DSI_CPHY_T1DRV_EN …
#define RG_DSI_ANA_CK_SEL …
#define RG_DSI_PHY_CK_SEL …
#define RG_DSI_CPHY_EN …
#define RG_DSI_PHYCK_INV_EN …
#define RG_DSI_PWR04_EN …
#define RG_DSI_BG_LPF_EN …
#define RG_DSI_BG_CORE_EN …
#define RG_DSI_PAD_TIEL_SEL …

#define MIPITX_VOLTAGE_SEL …
#define RG_DSI_HSTX_LDO_REF_SEL …

#define MIPITX_PLL_PWR …
#define MIPITX_PLL_CON0 …
#define MIPITX_PLL_CON1 …
#define MIPITX_PLL_CON2 …
#define MIPITX_PLL_CON3 …
#define MIPITX_PLL_CON4 …
#define RG_DSI_PLL_IBIAS …

#define MIPITX_D2P_RTCODE …
#define MIPITX_D2_SW_CTL_EN …
#define MIPITX_D0_SW_CTL_EN …
#define MIPITX_CK_CKMODE_EN …
#define DSI_CK_CKMODE_EN …
#define MIPITX_CK_SW_CTL_EN …
#define MIPITX_D1_SW_CTL_EN …
#define MIPITX_D3_SW_CTL_EN …
#define DSI_SW_CTL_EN …
#define AD_DSI_PLL_SDM_PWR_ON …
#define AD_DSI_PLL_SDM_ISO_EN …

#define RG_DSI_PLL_EN …
#define RG_DSI_PLL_POSDIV …

static int mtk_mipi_tx_pll_enable(struct clk_hw *hw)
{ … }

static void mtk_mipi_tx_pll_disable(struct clk_hw *hw)
{ … }

static long mtk_mipi_tx_pll_round_rate(struct clk_hw *hw, unsigned long rate,
				       unsigned long *prate)
{ … }

static const struct clk_ops mtk_mipi_tx_pll_ops = …;

static void mtk_mipi_tx_config_calibration_data(struct mtk_mipi_tx *mipi_tx)
{ … }

static void mtk_mipi_tx_power_on_signal(struct phy *phy)
{ … }

static void mtk_mipi_tx_power_off_signal(struct phy *phy)
{ … }

const struct mtk_mipitx_data mt8183_mipitx_data = …;