linux/drivers/phy/qualcomm/phy-qcom-qmp-qserdes-txrx-v6_20.h

/* SPDX-License-Identifier: GPL-2.0 */
/*
 * Copyright (c) 2023, Linaro Limited
 */

#ifndef QCOM_PHY_QMP_QSERDES_TXRX_PCIE_V6_20_H_
#define QCOM_PHY_QMP_QSERDES_TXRX_PCIE_V6_20_H_

#define QSERDES_V6_20_TX_RES_CODE_LANE_OFFSET_TX …
#define QSERDES_V6_20_TX_RES_CODE_LANE_OFFSET_RX …
#define QSERDES_V6_20_TX_TRAN_DRVR_EMP_EN …
#define QSERDES_V6_20_TX_LANE_MODE_1 …
#define QSERDES_V6_20_TX_LANE_MODE_2 …
#define QSERDES_V6_20_TX_LANE_MODE_3 …

#define QSERDES_V6_20_RX_UCDR_FO_GAIN_RATE_2 …
#define QSERDES_V6_20_RX_UCDR_FO_GAIN_RATE_3 …
#define QSERDES_V6_20_RX_UCDR_SO_GAIN_RATE_2 …
#define QSERDES_V6_20_RX_UCDR_PI_CONTROLS …
#define QSERDES_V6_20_RX_UCDR_SO_ACC_DEFAULT_VAL_RATE3 …
#define QSERDES_V6_20_RX_IVCM_CAL_CTRL2 …
#define QSERDES_V6_20_RX_IVCM_POSTCAL_OFFSET …
#define QSERDES_V6_20_RX_DFE_1 …
#define QSERDES_V6_20_RX_DFE_2 …
#define QSERDES_V6_20_RX_DFE_3 …
#define QSERDES_V6_20_RX_TX_ADPT_CTRL …
#define QSERDES_V6_20_VGA_CAL_CNTRL1 …
#define QSERDES_V6_20_RX_VGA_CAL_MAN_VAL …
#define QSERDES_V6_20_RX_GM_CAL …
#define QSERDES_V6_20_RX_EQU_ADAPTOR_CNTRL4 …
#define QSERDES_V6_20_RX_SIGDET_ENABLES …
#define QSERDES_V6_20_RX_PHPRE_CTRL …
#define QSERDES_V6_20_RX_DFE_CTLE_POST_CAL_OFFSET …
#define QSERDES_V6_20_RX_Q_PI_INTRINSIC_BIAS_RATE32 …
#define QSERDES_V6_20_RX_MODE_RATE2_B0 …
#define QSERDES_V6_20_RX_MODE_RATE2_B1 …
#define QSERDES_V6_20_RX_MODE_RATE2_B2 …
#define QSERDES_V6_20_RX_MODE_RATE2_B3 …
#define QSERDES_V6_20_RX_MODE_RATE2_B4 …
#define QSERDES_V6_20_RX_MODE_RATE2_B5 …
#define QSERDES_V6_20_RX_MODE_RATE2_B6 …
#define QSERDES_V6_20_RX_MODE_RATE3_B0 …
#define QSERDES_V6_20_RX_MODE_RATE3_B1 …
#define QSERDES_V6_20_RX_MODE_RATE3_B2 …
#define QSERDES_V6_20_RX_MODE_RATE3_B3 …
#define QSERDES_V6_20_RX_MODE_RATE3_B4 …
#define QSERDES_V6_20_RX_MODE_RATE3_B5 …
#define QSERDES_V6_20_RX_MODE_RATE3_B6 …
#define QSERDES_V6_20_RX_BKUP_CTRL1 …

#endif