linux/drivers/phy/qualcomm/phy-qcom-qmp-pcs-pcie-v6_20.h

/* SPDX-License-Identifier: GPL-2.0 */
/*
 * Copyright (c) 2023, Linaro Limited
 */

#ifndef QCOM_PHY_QMP_PCS_PCIE_V6_20_H_
#define QCOM_PHY_QMP_PCS_PCIE_V6_20_H_

/* Only for QMP V6_20 PHY - PCIE have different offsets than V5 */
#define QPHY_PCIE_V6_20_PCS_POWER_STATE_CONFIG2 …
#define QPHY_PCIE_V6_20_PCS_TX_RX_CONFIG …
#define QPHY_PCIE_V6_20_PCS_ENDPOINT_REFCLK_DRIVE …
#define QPHY_PCIE_V6_20_PCS_OSC_DTCT_ATCIONS …
#define QPHY_PCIE_V6_20_PCS_EQ_CONFIG1 …
#define QPHY_PCIE_V6_20_PCS_G3_RXEQEVAL_TIME …
#define QPHY_PCIE_V6_20_PCS_G4_RXEQEVAL_TIME …
#define QPHY_PCIE_V6_20_PCS_EQ_CONFIG5 …
#define QPHY_PCIE_V6_20_PCS_G4_PRE_GAIN …
#define QPHY_PCIE_V6_20_PCS_RX_MARGINING_CONFIG1 …
#define QPHY_PCIE_V6_20_PCS_RX_MARGINING_CONFIG3 …
#define QPHY_PCIE_V6_20_PCS_RX_MARGINING_CONFIG5 …
#define QPHY_PCIE_V6_20_PCS_G3_FOM_EQ_CONFIG5 …
#define QPHY_PCIE_V6_20_PCS_G4_FOM_EQ_CONFIG5 …

#endif