/* SPDX-License-Identifier: GPL-2.0-only */ /* * * Cloned from drivers/media/video/s5p-tv/regs-hdmi.h * * Copyright (c) 2010-2011 Samsung Electronics Co., Ltd. * http://www.samsung.com/ * * HDMI register header file for Samsung TVOUT driver */ #ifndef SAMSUNG_REGS_HDMI_H #define SAMSUNG_REGS_HDMI_H /* * Register part */ /* HDMI Version 1.3 & Common */ #define HDMI_CTRL_BASE(x) … #define HDMI_CORE_BASE(x) … #define HDMI_I2S_BASE(x) … #define HDMI_TG_BASE(x) … /* Control registers */ #define HDMI_INTC_CON … #define HDMI_INTC_FLAG … #define HDMI_HPD_STATUS … #define HDMI_V13_PHY_RSTOUT … #define HDMI_V13_PHY_VPLL … #define HDMI_V13_PHY_CMU … #define HDMI_V13_CORE_RSTOUT … /* Core registers */ #define HDMI_CON_0 … #define HDMI_CON_1 … #define HDMI_CON_2 … #define HDMI_SYS_STATUS … #define HDMI_V13_PHY_STATUS … #define HDMI_STATUS_EN … #define HDMI_HPD … #define HDMI_MODE_SEL … #define HDMI_ENC_EN … #define HDMI_V13_BLUE_SCREEN_0 … #define HDMI_V13_BLUE_SCREEN_1 … #define HDMI_V13_BLUE_SCREEN_2 … #define HDMI_H_BLANK_0 … #define HDMI_H_BLANK_1 … #define HDMI_V13_V_BLANK_0 … #define HDMI_V13_V_BLANK_1 … #define HDMI_V13_V_BLANK_2 … #define HDMI_V13_H_V_LINE_0 … #define HDMI_V13_H_V_LINE_1 … #define HDMI_V13_H_V_LINE_2 … #define HDMI_VSYNC_POL … #define HDMI_INT_PRO_MODE … #define HDMI_V13_V_BLANK_F_0 … #define HDMI_V13_V_BLANK_F_1 … #define HDMI_V13_V_BLANK_F_2 … #define HDMI_V13_H_SYNC_GEN_0 … #define HDMI_V13_H_SYNC_GEN_1 … #define HDMI_V13_H_SYNC_GEN_2 … #define HDMI_V13_V_SYNC_GEN_1_0 … #define HDMI_V13_V_SYNC_GEN_1_1 … #define HDMI_V13_V_SYNC_GEN_1_2 … #define HDMI_V13_V_SYNC_GEN_2_0 … #define HDMI_V13_V_SYNC_GEN_2_1 … #define HDMI_V13_V_SYNC_GEN_2_2 … #define HDMI_V13_V_SYNC_GEN_3_0 … #define HDMI_V13_V_SYNC_GEN_3_1 … #define HDMI_V13_V_SYNC_GEN_3_2 … #define HDMI_V13_AVI_CON … #define HDMI_V13_AVI_BYTE(n) … #define HDMI_V13_DC_CONTROL … #define HDMI_V13_VIDEO_PATTERN_GEN … #define HDMI_V13_HPD_GEN … #define HDMI_V13_AUI_CON … #define HDMI_V13_SPD_CON … /* Timing generator registers */ #define HDMI_TG_CMD … #define HDMI_TG_H_FSZ_L … #define HDMI_TG_H_FSZ_H … #define HDMI_TG_HACT_ST_L … #define HDMI_TG_HACT_ST_H … #define HDMI_TG_HACT_SZ_L … #define HDMI_TG_HACT_SZ_H … #define HDMI_TG_V_FSZ_L … #define HDMI_TG_V_FSZ_H … #define HDMI_TG_VSYNC_L … #define HDMI_TG_VSYNC_H … #define HDMI_TG_VSYNC2_L … #define HDMI_TG_VSYNC2_H … #define HDMI_TG_VACT_ST_L … #define HDMI_TG_VACT_ST_H … #define HDMI_TG_VACT_SZ_L … #define HDMI_TG_VACT_SZ_H … #define HDMI_TG_FIELD_CHG_L … #define HDMI_TG_FIELD_CHG_H … #define HDMI_TG_VACT_ST2_L … #define HDMI_TG_VACT_ST2_H … #define HDMI_TG_VSYNC_TOP_HDMI_L … #define HDMI_TG_VSYNC_TOP_HDMI_H … #define HDMI_TG_VSYNC_BOT_HDMI_L … #define HDMI_TG_VSYNC_BOT_HDMI_H … #define HDMI_TG_FIELD_TOP_HDMI_L … #define HDMI_TG_FIELD_TOP_HDMI_H … #define HDMI_TG_FIELD_BOT_HDMI_L … #define HDMI_TG_FIELD_BOT_HDMI_H … /* * Bit definition part */ /* HDMI_INTC_CON */ #define HDMI_INTC_EN_GLOBAL … #define HDMI_INTC_EN_HPD_PLUG … #define HDMI_INTC_EN_HPD_UNPLUG … /* HDMI_INTC_FLAG */ #define HDMI_INTC_FLAG_HPD_PLUG … #define HDMI_INTC_FLAG_HPD_UNPLUG … /* HDMI_PHY_RSTOUT */ #define HDMI_PHY_SW_RSTOUT … /* HDMI_CORE_RSTOUT */ #define HDMI_CORE_SW_RSTOUT … /* HDMI_CON_0 */ #define HDMI_BLUE_SCR_EN … #define HDMI_ASP_EN … #define HDMI_ASP_DIS … #define HDMI_ASP_MASK … #define HDMI_EN … /* HDMI_CON_2 */ #define HDMI_VID_PREAMBLE_DIS … #define HDMI_GUARD_BAND_DIS … /* HDMI_PHY_STATUS */ #define HDMI_PHY_STATUS_READY … /* HDMI_MODE_SEL */ #define HDMI_MODE_HDMI_EN … #define HDMI_MODE_DVI_EN … #define HDMI_MODE_MASK … /* HDMI_TG_CMD */ #define HDMI_TG_EN … #define HDMI_FIELD_EN … /* HDMI Version 1.4 */ /* Control registers */ /* #define HDMI_INTC_CON HDMI_CTRL_BASE(0x0000) */ /* #define HDMI_INTC_FLAG HDMI_CTRL_BASE(0x0004) */ #define HDMI_HDCP_KEY_LOAD … /* #define HDMI_HPD_STATUS HDMI_CTRL_BASE(0x000C) */ #define HDMI_INTC_CON_1 … #define HDMI_INTC_FLAG_1 … #define HDMI_PHY_STATUS_0 … #define HDMI_PHY_STATUS_CMU … #define HDMI_PHY_STATUS_PLL … #define HDMI_PHY_CON_0 … #define HDMI_HPD_CTRL … #define HDMI_HPD_ST … #define HDMI_HPD_TH_X … #define HDMI_AUDIO_CLKSEL … #define HDMI_V14_PHY_RSTOUT … #define HDMI_PHY_VPLL … #define HDMI_PHY_CMU … #define HDMI_CORE_RSTOUT … /* PHY Control bit definition */ /* HDMI_PHY_CON_0 */ #define HDMI_PHY_POWER_OFF_EN … /* Video related registers */ #define HDMI_YMAX … #define HDMI_YMIN … #define HDMI_CMAX … #define HDMI_CMIN … #define HDMI_V2_BLANK_0 … #define HDMI_V2_BLANK_1 … #define HDMI_V1_BLANK_0 … #define HDMI_V1_BLANK_1 … #define HDMI_V_LINE_0 … #define HDMI_V_LINE_1 … #define HDMI_H_LINE_0 … #define HDMI_H_LINE_1 … #define HDMI_HSYNC_POL … #define HDMI_V_BLANK_F0_0 … #define HDMI_V_BLANK_F0_1 … #define HDMI_V_BLANK_F1_0 … #define HDMI_V_BLANK_F1_1 … #define HDMI_H_SYNC_START_0 … #define HDMI_H_SYNC_START_1 … #define HDMI_H_SYNC_END_0 … #define HDMI_H_SYNC_END_1 … #define HDMI_V_SYNC_LINE_BEF_2_0 … #define HDMI_V_SYNC_LINE_BEF_2_1 … #define HDMI_V_SYNC_LINE_BEF_1_0 … #define HDMI_V_SYNC_LINE_BEF_1_1 … #define HDMI_V_SYNC_LINE_AFT_2_0 … #define HDMI_V_SYNC_LINE_AFT_2_1 … #define HDMI_V_SYNC_LINE_AFT_1_0 … #define HDMI_V_SYNC_LINE_AFT_1_1 … #define HDMI_V_SYNC_LINE_AFT_PXL_2_0 … #define HDMI_V_SYNC_LINE_AFT_PXL_2_1 … #define HDMI_V_SYNC_LINE_AFT_PXL_1_0 … #define HDMI_V_SYNC_LINE_AFT_PXL_1_1 … #define HDMI_V_BLANK_F2_0 … #define HDMI_V_BLANK_F2_1 … #define HDMI_V_BLANK_F3_0 … #define HDMI_V_BLANK_F3_1 … #define HDMI_V_BLANK_F4_0 … #define HDMI_V_BLANK_F4_1 … #define HDMI_V_BLANK_F5_0 … #define HDMI_V_BLANK_F5_1 … #define HDMI_V_SYNC_LINE_AFT_3_0 … #define HDMI_V_SYNC_LINE_AFT_3_1 … #define HDMI_V_SYNC_LINE_AFT_4_0 … #define HDMI_V_SYNC_LINE_AFT_4_1 … #define HDMI_V_SYNC_LINE_AFT_5_0 … #define HDMI_V_SYNC_LINE_AFT_5_1 … #define HDMI_V_SYNC_LINE_AFT_6_0 … #define HDMI_V_SYNC_LINE_AFT_6_1 … #define HDMI_V_SYNC_LINE_AFT_PXL_3_0 … #define HDMI_V_SYNC_LINE_AFT_PXL_3_1 … #define HDMI_V_SYNC_LINE_AFT_PXL_4_0 … #define HDMI_V_SYNC_LINE_AFT_PXL_4_1 … #define HDMI_V_SYNC_LINE_AFT_PXL_5_0 … #define HDMI_V_SYNC_LINE_AFT_PXL_5_1 … #define HDMI_V_SYNC_LINE_AFT_PXL_6_0 … #define HDMI_V_SYNC_LINE_AFT_PXL_6_1 … #define HDMI_VACT_SPACE_1_0 … #define HDMI_VACT_SPACE_1_1 … #define HDMI_VACT_SPACE_2_0 … #define HDMI_VACT_SPACE_2_1 … #define HDMI_VACT_SPACE_3_0 … #define HDMI_VACT_SPACE_3_1 … #define HDMI_VACT_SPACE_4_0 … #define HDMI_VACT_SPACE_4_1 … #define HDMI_VACT_SPACE_5_0 … #define HDMI_VACT_SPACE_5_1 … #define HDMI_VACT_SPACE_6_0 … #define HDMI_VACT_SPACE_6_1 … #define HDMI_GCP_CON … #define HDMI_GCP_BYTE1 … #define HDMI_GCP_BYTE2 … #define HDMI_GCP_BYTE3 … /* Audio related registers */ #define HDMI_ASP_CON … #define HDMI_ASP_SP_FLAT … #define HDMI_ASP_CHCFG0 … #define HDMI_ASP_CHCFG1 … #define HDMI_ASP_CHCFG2 … #define HDMI_ASP_CHCFG3 … #define HDMI_V13_ACR_CON … #define HDMI_V13_ACR_MCTS0 … #define HDMI_V13_ACR_MCTS1 … #define HDMI_V13_ACR_MCTS2 … #define HDMI_V13_ACR_CTS0 … #define HDMI_V13_ACR_CTS1 … #define HDMI_V13_ACR_CTS2 … #define HDMI_V13_ACR_N0 … #define HDMI_V13_ACR_N1 … #define HDMI_V13_ACR_N2 … #define HDMI_V14_ACR_CON … #define HDMI_V14_ACR_MCTS0 … #define HDMI_V14_ACR_MCTS1 … #define HDMI_V14_ACR_MCTS2 … #define HDMI_V14_ACR_CTS0 … #define HDMI_V14_ACR_CTS1 … #define HDMI_V14_ACR_CTS2 … #define HDMI_V14_ACR_N0 … #define HDMI_V14_ACR_N1 … #define HDMI_V14_ACR_N2 … /* Packet related registers */ #define HDMI_ACP_CON … #define HDMI_ACP_TYPE … #define HDMI_ACP_DATA(n) … #define HDMI_ISRC_CON … #define HDMI_ISRC1_HEADER1 … #define HDMI_ISRC1_DATA(n) … #define HDMI_ISRC2_DATA(n) … #define HDMI_AVI_CON … #define HDMI_AVI_HEADER0 … #define HDMI_AVI_HEADER1 … #define HDMI_AVI_HEADER2 … #define HDMI_AVI_CHECK_SUM … #define HDMI_AVI_BYTE(n) … #define HDMI_AUI_CON … #define HDMI_AUI_HEADER0 … #define HDMI_AUI_HEADER1 … #define HDMI_AUI_HEADER2 … #define HDMI_AUI_CHECK_SUM … #define HDMI_AUI_BYTE(n) … #define HDMI_MPG_CON … #define HDMI_MPG_CHECK_SUM … #define HDMI_MPG_DATA(n) … #define HDMI_SPD_CON … #define HDMI_SPD_HEADER0 … #define HDMI_SPD_HEADER1 … #define HDMI_SPD_HEADER2 … #define HDMI_SPD_DATA(n) … #define HDMI_GAMUT_CON … #define HDMI_GAMUT_HEADER0 … #define HDMI_GAMUT_HEADER1 … #define HDMI_GAMUT_HEADER2 … #define HDMI_GAMUT_METADATA(n) … #define HDMI_VSI_CON … #define HDMI_VSI_HEADER0 … #define HDMI_VSI_HEADER1 … #define HDMI_VSI_HEADER2 … #define HDMI_VSI_DATA(n) … #define HDMI_DC_CONTROL … #define HDMI_VIDEO_PATTERN_GEN … #define HDMI_AN_SEED_SEL … #define HDMI_AN_SEED_0 … #define HDMI_AN_SEED_1 … #define HDMI_AN_SEED_2 … #define HDMI_AN_SEED_3 … /* AVI bit definition */ #define HDMI_AVI_CON_DO_NOT_TRANSMIT … #define HDMI_AVI_CON_EVERY_VSYNC … #define AVI_ACTIVE_FORMAT_VALID … #define AVI_UNDERSCANNED_DISPLAY_VALID … /* AUI bit definition */ #define HDMI_AUI_CON_NO_TRAN … #define HDMI_AUI_CON_EVERY_VSYNC … /* VSI bit definition */ #define HDMI_VSI_CON_DO_NOT_TRANSMIT … #define HDMI_VSI_CON_EVERY_VSYNC … /* HDCP related registers */ #define HDMI_HDCP_SHA1(n) … #define HDMI_HDCP_KSV_LIST(n) … #define HDMI_HDCP_KSV_LIST_CON … #define HDMI_HDCP_SHA_RESULT … #define HDMI_HDCP_CTRL1 … #define HDMI_HDCP_CTRL2 … #define HDMI_HDCP_CHECK_RESULT … #define HDMI_HDCP_BKSV(n) … #define HDMI_HDCP_AKSV(n) … #define HDMI_HDCP_AN(n) … #define HDMI_HDCP_BCAPS … #define HDMI_HDCP_BSTATUS_0 … #define HDMI_HDCP_BSTATUS_1 … #define HDMI_HDCP_RI_0 … #define HDMI_HDCP_RI_1 … #define HDMI_HDCP_I2C_INT … #define HDMI_HDCP_AN_INT … #define HDMI_HDCP_WDT_INT … #define HDMI_HDCP_RI_INT … #define HDMI_HDCP_RI_COMPARE_0 … #define HDMI_HDCP_RI_COMPARE_1 … #define HDMI_HDCP_FRAME_COUNT … #define HDMI_RGB_ROUND_EN … #define HDMI_VACT_SPACE_R_0 … #define HDMI_VACT_SPACE_R_1 … #define HDMI_VACT_SPACE_G_0 … #define HDMI_VACT_SPACE_G_1 … #define HDMI_VACT_SPACE_B_0 … #define HDMI_VACT_SPACE_B_1 … #define HDMI_BLUE_SCREEN_B_0 … #define HDMI_BLUE_SCREEN_B_1 … #define HDMI_BLUE_SCREEN_G_0 … #define HDMI_BLUE_SCREEN_G_1 … #define HDMI_BLUE_SCREEN_R_0 … #define HDMI_BLUE_SCREEN_R_1 … /* HDMI I2S register */ #define HDMI_I2S_CLK_CON … #define HDMI_I2S_CON_1 … #define HDMI_I2S_CON_2 … #define HDMI_I2S_PIN_SEL_0 … #define HDMI_I2S_PIN_SEL_1 … #define HDMI_I2S_PIN_SEL_2 … #define HDMI_I2S_PIN_SEL_3 … #define HDMI_I2S_DSD_CON … #define HDMI_I2S_MUX_CON … #define HDMI_I2S_CH_ST_CON … /* n must be within range 0...(HDMI_I2S_CH_ST_MAXNUM - 1) */ #define HDMI_I2S_CH_ST_MAXNUM … #define HDMI_I2S_CH_ST(n) … #define HDMI_I2S_CH_ST_SH_0 … #define HDMI_I2S_CH_ST_SH_1 … #define HDMI_I2S_CH_ST_SH_2 … #define HDMI_I2S_CH_ST_SH_3 … #define HDMI_I2S_CH_ST_SH_4 … #define HDMI_I2S_MUX_CH … #define HDMI_I2S_MUX_CUV … /* I2S bit definition */ /* I2S_CLK_CON */ #define HDMI_I2S_CLK_DIS … #define HDMI_I2S_CLK_EN … /* I2S_CON_1 */ #define HDMI_I2S_SCLK_FALLING_EDGE … #define HDMI_I2S_SCLK_RISING_EDGE … #define HDMI_I2S_L_CH_LOW_POL … #define HDMI_I2S_L_CH_HIGH_POL … /* I2S_CON_2 */ #define HDMI_I2S_MSB_FIRST_MODE … #define HDMI_I2S_LSB_FIRST_MODE … #define HDMI_I2S_BIT_CH_32FS … #define HDMI_I2S_BIT_CH_48FS … #define HDMI_I2S_BIT_CH_RESERVED … #define HDMI_I2S_SDATA_16BIT … #define HDMI_I2S_SDATA_20BIT … #define HDMI_I2S_SDATA_24BIT … #define HDMI_I2S_BASIC_FORMAT … #define HDMI_I2S_L_JUST_FORMAT … #define HDMI_I2S_R_JUST_FORMAT … #define HDMI_I2S_CON_2_CLR … #define HDMI_I2S_SET_BIT_CH(x) … #define HDMI_I2S_SET_SDATA_BIT(x) … /* I2S_PIN_SEL_0 */ #define HDMI_I2S_SEL_SCLK(x) … #define HDMI_I2S_SEL_LRCK(x) … /* I2S_PIN_SEL_1 */ #define HDMI_I2S_SEL_SDATA1(x) … #define HDMI_I2S_SEL_SDATA0(x) … /* I2S_PIN_SEL_2 */ #define HDMI_I2S_SEL_SDATA3(x) … #define HDMI_I2S_SEL_SDATA2(x) … /* I2S_PIN_SEL_3 */ #define HDMI_I2S_SEL_DSD(x) … /* I2S_DSD_CON */ #define HDMI_I2S_DSD_CLK_RI_EDGE … #define HDMI_I2S_DSD_CLK_FA_EDGE … #define HDMI_I2S_DSD_ENABLE … #define HDMI_I2S_DSD_DISABLE … /* I2S_MUX_CON */ #define HDMI_I2S_NOISE_FILTER_ZERO … #define HDMI_I2S_NOISE_FILTER_2_STAGE … #define HDMI_I2S_NOISE_FILTER_3_STAGE … #define HDMI_I2S_NOISE_FILTER_4_STAGE … #define HDMI_I2S_NOISE_FILTER_5_STAGE … #define HDMI_I2S_IN_DISABLE … #define HDMI_I2S_IN_ENABLE … #define HDMI_I2S_AUD_SPDIF … #define HDMI_I2S_AUD_I2S … #define HDMI_I2S_AUD_DSD … #define HDMI_I2S_CUV_SPDIF_ENABLE … #define HDMI_I2S_CUV_I2S_ENABLE … #define HDMI_I2S_MUX_DISABLE … #define HDMI_I2S_MUX_ENABLE … #define HDMI_I2S_MUX_CON_CLR … /* I2S_CH_ST_CON */ #define HDMI_I2S_CH_STATUS_RELOAD … #define HDMI_I2S_CH_ST_CON_CLR … /* I2S_CH_ST_0 / I2S_CH_ST_SH_0 */ #define HDMI_I2S_CH_STATUS_MODE_0 … #define HDMI_I2S_2AUD_CH_WITHOUT_PREEMPH … #define HDMI_I2S_2AUD_CH_WITH_PREEMPH … #define HDMI_I2S_DEFAULT_EMPHASIS … #define HDMI_I2S_COPYRIGHT … #define HDMI_I2S_NO_COPYRIGHT … #define HDMI_I2S_LINEAR_PCM … #define HDMI_I2S_NO_LINEAR_PCM … #define HDMI_I2S_CONSUMER_FORMAT … #define HDMI_I2S_PROF_FORMAT … #define HDMI_I2S_CH_ST_0_CLR … /* I2S_CH_ST_1 / I2S_CH_ST_SH_1 */ #define HDMI_I2S_CD_PLAYER … #define HDMI_I2S_DAT_PLAYER … #define HDMI_I2S_DCC_PLAYER … #define HDMI_I2S_MINI_DISC_PLAYER … /* I2S_CH_ST_2 / I2S_CH_ST_SH_2 */ #define HDMI_I2S_CHANNEL_NUM_MASK … #define HDMI_I2S_SOURCE_NUM_MASK … #define HDMI_I2S_SET_CHANNEL_NUM(x) … #define HDMI_I2S_SET_SOURCE_NUM(x) … /* I2S_CH_ST_3 / I2S_CH_ST_SH_3 */ #define HDMI_I2S_CLK_ACCUR_LEVEL_1 … #define HDMI_I2S_CLK_ACCUR_LEVEL_2 … #define HDMI_I2S_CLK_ACCUR_LEVEL_3 … #define HDMI_I2S_SMP_FREQ_44_1 … #define HDMI_I2S_SMP_FREQ_48 … #define HDMI_I2S_SMP_FREQ_32 … #define HDMI_I2S_SMP_FREQ_96 … #define HDMI_I2S_SET_SMP_FREQ(x) … /* I2S_CH_ST_4 / I2S_CH_ST_SH_4 */ #define HDMI_I2S_ORG_SMP_FREQ_44_1 … #define HDMI_I2S_ORG_SMP_FREQ_88_2 … #define HDMI_I2S_ORG_SMP_FREQ_22_05 … #define HDMI_I2S_ORG_SMP_FREQ_176_4 … #define HDMI_I2S_WORD_LEN_NOT_DEFINE … #define HDMI_I2S_WORD_LEN_MAX24_20BITS … #define HDMI_I2S_WORD_LEN_MAX24_22BITS … #define HDMI_I2S_WORD_LEN_MAX24_23BITS … #define HDMI_I2S_WORD_LEN_MAX24_24BITS … #define HDMI_I2S_WORD_LEN_MAX24_21BITS … #define HDMI_I2S_WORD_LEN_MAX20_16BITS … #define HDMI_I2S_WORD_LEN_MAX20_18BITS … #define HDMI_I2S_WORD_LEN_MAX20_19BITS … #define HDMI_I2S_WORD_LEN_MAX20_20BITS … #define HDMI_I2S_WORD_LEN_MAX20_17BITS … #define HDMI_I2S_WORD_LEN_MAX_24BITS … #define HDMI_I2S_WORD_LEN_MAX_20BITS … /* I2S_MUX_CH */ #define HDMI_I2S_CH3_R_EN … #define HDMI_I2S_CH3_L_EN … #define HDMI_I2S_CH3_EN … #define HDMI_I2S_CH2_R_EN … #define HDMI_I2S_CH2_L_EN … #define HDMI_I2S_CH2_EN … #define HDMI_I2S_CH1_R_EN … #define HDMI_I2S_CH1_L_EN … #define HDMI_I2S_CH1_EN … #define HDMI_I2S_CH0_R_EN … #define HDMI_I2S_CH0_L_EN … #define HDMI_I2S_CH0_EN … #define HDMI_I2S_CH_ALL_EN … #define HDMI_I2S_MUX_CH_CLR … /* I2S_MUX_CUV */ #define HDMI_I2S_CUV_R_EN … #define HDMI_I2S_CUV_L_EN … #define HDMI_I2S_CUV_RL_EN … /* I2S_CUV_L_R */ #define HDMI_I2S_CUV_R_DATA_MASK … #define HDMI_I2S_CUV_L_DATA_MASK … /* Timing generator registers */ /* TG configure/status registers */ #define HDMI_TG_VACT_ST3_L … #define HDMI_TG_VACT_ST3_H … #define HDMI_TG_VACT_ST4_L … #define HDMI_TG_VACT_ST4_H … #define HDMI_TG_3D … #define HDMI_TG_DECON_EN … /* HDMI PHY Registers Offsets*/ #define HDMIPHY_POWER … #define HDMIPHY_MODE_SET_DONE … #define HDMIPHY5433_MODE_SET_DONE … /* HDMI PHY Values */ #define HDMI_PHY_POWER_ON … #define HDMI_PHY_POWER_OFF … /* HDMI PHY Values */ #define HDMI_PHY_DISABLE_MODE_SET … #define HDMI_PHY_ENABLE_MODE_SET … /* PMU Registers for PHY */ #define PMU_HDMI_PHY_CONTROL … #define PMU_HDMI_PHY_ENABLE_BIT … #define EXYNOS5433_SYSREG_DISP_HDMI_PHY … #define SYSREG_HDMI_REFCLK_INT_CLK … #endif /* SAMSUNG_REGS_HDMI_H */
Codebase Browser
linux