/* SPDX-License-Identifier: GPL-2.0+ */ /* * shmob_drm_regs.h -- SH Mobile DRM registers * * Copyright (C) 2012 Renesas Electronics Corporation * * Laurent Pinchart ([email protected]) */ #ifndef __SHMOB_DRM_REGS_H__ #define __SHMOB_DRM_REGS_H__ #include <linux/io.h> #include <linux/jiffies.h> #include "shmob_drm_drv.h" /* Register definitions */ #define LDDCKPAT1R … #define LDDCKPAT2R … #define LDDCKR … #define LDDCKR_ICKSEL_BUS … #define LDDCKR_ICKSEL_MIPI … #define LDDCKR_ICKSEL_HDMI … #define LDDCKR_ICKSEL_EXT … #define LDDCKR_ICKSEL_MASK … #define LDDCKR_MOSEL … #define LDDCKSTPR … #define LDDCKSTPR_DCKSTS … #define LDDCKSTPR_DCKSTP … #define LDMT1R … #define LDMT1R_VPOL … #define LDMT1R_HPOL … #define LDMT1R_DWPOL … #define LDMT1R_DIPOL … #define LDMT1R_DAPOL … #define LDMT1R_HSCNT … #define LDMT1R_DWCNT … #define LDMT1R_IFM … #define LDMT1R_MIFTYP_RGB8 … #define LDMT1R_MIFTYP_RGB9 … #define LDMT1R_MIFTYP_RGB12A … #define LDMT1R_MIFTYP_RGB12B … #define LDMT1R_MIFTYP_RGB16 … #define LDMT1R_MIFTYP_RGB18 … #define LDMT1R_MIFTYP_RGB24 … #define LDMT1R_MIFTYP_YCBCR … #define LDMT1R_MIFTYP_SYS8A … #define LDMT1R_MIFTYP_SYS8B … #define LDMT1R_MIFTYP_SYS8C … #define LDMT1R_MIFTYP_SYS8D … #define LDMT1R_MIFTYP_SYS9 … #define LDMT1R_MIFTYP_SYS12 … #define LDMT1R_MIFTYP_SYS16A … #define LDMT1R_MIFTYP_SYS16B … #define LDMT1R_MIFTYP_SYS16C … #define LDMT1R_MIFTYP_SYS18 … #define LDMT1R_MIFTYP_SYS24 … #define LDMT1R_MIFTYP_MASK … #define LDMT2R … #define LDMT2R_CSUP_MASK … #define LDMT2R_CSUP_SHIFT … #define LDMT2R_RSV … #define LDMT2R_VSEL … #define LDMT2R_WCSC_MASK … #define LDMT2R_WCSC_SHIFT … #define LDMT2R_WCEC_MASK … #define LDMT2R_WCEC_SHIFT … #define LDMT2R_WCLW_MASK … #define LDMT2R_WCLW_SHIFT … #define LDMT3R … #define LDMT3R_RDLC_MASK … #define LDMT3R_RDLC_SHIFT … #define LDMT3R_RCSC_MASK … #define LDMT3R_RCSC_SHIFT … #define LDMT3R_RCEC_MASK … #define LDMT3R_RCEC_SHIFT … #define LDMT3R_RCLW_MASK … #define LDMT3R_RCLW_SHIFT … #define LDDFR … #define LDDFR_CF1 … #define LDDFR_CF0 … #define LDDFR_CC … #define LDDFR_YF_420 … #define LDDFR_YF_422 … #define LDDFR_YF_444 … #define LDDFR_YF_MASK … #define LDDFR_PKF_ARGB32 … #define LDDFR_PKF_RGB16 … #define LDDFR_PKF_RGB24 … #define LDDFR_PKF_MASK … #define LDSM1R … #define LDSM1R_OS … #define LDSM2R … #define LDSM2R_OSTRG … #define LDSA1R … #define LDSA2R … #define LDMLSR … #define LDWBFR … #define LDWBCNTR … #define LDWBAR … #define LDHCNR … #define LDHSYNR … #define LDVLNR … #define LDVSYNR … #define LDHPDR … #define LDVPDR … #define LDPMR … #define LDPMR_LPS … #define LDINTR … #define LDINTR_FE … #define LDINTR_VSE … #define LDINTR_VEE … #define LDINTR_FS … #define LDINTR_VSS … #define LDINTR_VES … #define LDINTR_STATUS_MASK … #define LDSR … #define LDSR_MSS … #define LDSR_MRS … #define LDSR_AS … #define LDCNT1R … #define LDCNT1R_DE … #define LDCNT2R … #define LDCNT2R_BR … #define LDCNT2R_MD … #define LDCNT2R_SE … #define LDCNT2R_ME … #define LDCNT2R_DO … #define LDRCNTR … #define LDRCNTR_SRS … #define LDRCNTR_SRC … #define LDRCNTR_MRS … #define LDRCNTR_MRC … #define LDDDSR … #define LDDDSR_LS … #define LDDDSR_WS … #define LDDDSR_BS … #define LDHAJR … #define LDDWD0R … #define LDDWDxR_WDACT … #define LDDWDxR_RSW … #define LDDRDR … #define LDDRDR_RSR … #define LDDRDR_DRD_MASK … #define LDDWAR … #define LDDWAR_WA … #define LDDRAR … #define LDDRAR_RA … #define LDBCR … #define LDBCR_UPC(n) … #define LDBCR_UPF(n) … #define LDBCR_UPD(n) … #define LDBnBSIFR(n) … #define LDBBSIFR_EN … #define LDBBSIFR_VS … #define LDBBSIFR_BRSEL … #define LDBBSIFR_MX … #define LDBBSIFR_MY … #define LDBBSIFR_CV3 … #define LDBBSIFR_CV2 … #define LDBBSIFR_CV1 … #define LDBBSIFR_CV0 … #define LDBBSIFR_CV_MASK … #define LDBBSIFR_LAY_MASK … #define LDBBSIFR_LAY_SHIFT … #define LDBBSIFR_ROP3_MASK … #define LDBBSIFR_ROP3_SHIFT … #define LDBBSIFR_AL_PL8 … #define LDBBSIFR_AL_PL1 … #define LDBBSIFR_AL_PK … #define LDBBSIFR_AL_1 … #define LDBBSIFR_AL_MASK … #define LDBBSIFR_SWPL … #define LDBBSIFR_SWPW … #define LDBBSIFR_SWPB … #define LDBBSIFR_RY … #define LDBBSIFR_CHRR_420 … #define LDBBSIFR_CHRR_422 … #define LDBBSIFR_CHRR_444 … #define LDBBSIFR_RPKF_ARGB32 … #define LDBBSIFR_RPKF_RGB16 … #define LDBBSIFR_RPKF_RGB24 … #define LDBBSIFR_RPKF_MASK … #define LDBnBSSZR(n) … #define LDBBSSZR_BVSS_MASK … #define LDBBSSZR_BVSS_SHIFT … #define LDBBSSZR_BHSS_MASK … #define LDBBSSZR_BHSS_SHIFT … #define LDBnBLOCR(n) … #define LDBBLOCR_CVLC_MASK … #define LDBBLOCR_CVLC_SHIFT … #define LDBBLOCR_CHLC_MASK … #define LDBBLOCR_CHLC_SHIFT … #define LDBnBSMWR(n) … #define LDBBSMWR_BSMWA_MASK … #define LDBBSMWR_BSMWA_SHIFT … #define LDBBSMWR_BSMW_MASK … #define LDBBSMWR_BSMW_SHIFT … #define LDBnBSAYR(n) … #define LDBBSAYR_FG1A_MASK … #define LDBBSAYR_FG1A_SHIFT … #define LDBBSAYR_FG1R_MASK … #define LDBBSAYR_FG1R_SHIFT … #define LDBBSAYR_FG1G_MASK … #define LDBBSAYR_FG1G_SHIFT … #define LDBBSAYR_FG1B_MASK … #define LDBBSAYR_FG1B_SHIFT … #define LDBnBSACR(n) … #define LDBBSACR_FG2A_MASK … #define LDBBSACR_FG2A_SHIFT … #define LDBBSACR_FG2R_MASK … #define LDBBSACR_FG2R_SHIFT … #define LDBBSACR_FG2G_MASK … #define LDBBSACR_FG2G_SHIFT … #define LDBBSACR_FG2B_MASK … #define LDBBSACR_FG2B_SHIFT … #define LDBnBSAAR(n) … #define LDBBSAAR_AP_MASK … #define LDBBSAAR_AP_SHIFT … #define LDBBSAAR_R_MASK … #define LDBBSAAR_R_SHIFT … #define LDBBSAAR_GY_MASK … #define LDBBSAAR_GY_SHIFT … #define LDBBSAAR_B_MASK … #define LDBBSAAR_B_SHIFT … #define LDBnBPPCR(n) … #define LDBBPPCR_AP_MASK … #define LDBBPPCR_AP_SHIFT … #define LDBBPPCR_R_MASK … #define LDBBPPCR_R_SHIFT … #define LDBBPPCR_GY_MASK … #define LDBBPPCR_GY_SHIFT … #define LDBBPPCR_B_MASK … #define LDBBPPCR_B_SHIFT … #define LDBnBBGCL(n) … #define LDBBBGCL_BGA_MASK … #define LDBBBGCL_BGA_SHIFT … #define LDBBBGCL_BGR_MASK … #define LDBBBGCL_BGR_SHIFT … #define LDBBBGCL_BGG_MASK … #define LDBBBGCL_BGG_SHIFT … #define LDBBBGCL_BGB_MASK … #define LDBBBGCL_BGB_SHIFT … #define LCDC_SIDE_B_OFFSET … #define LCDC_MIRROR_OFFSET … static inline bool lcdc_is_banked(u32 reg) { … } static inline void lcdc_write_mirror(struct shmob_drm_device *sdev, u32 reg, u32 data) { … } static inline void lcdc_write(struct shmob_drm_device *sdev, u32 reg, u32 data) { … } static inline u32 lcdc_read(struct shmob_drm_device *sdev, u32 reg) { … } static inline int lcdc_wait_bit(struct shmob_drm_device *sdev, u32 reg, u32 mask, u32 until) { … } #endif /* __SHMOB_DRM_REGS_H__ */
Codebase Browser
linux