/* SPDX-License-Identifier: GPL-2.0-only */ /* * Copyright (C) 2013 NVIDIA Corporation */ #ifndef TEGRA_GR2D_H #define TEGRA_GR2D_H #define GR2D_UA_BASE_ADDR … #define GR2D_VA_BASE_ADDR … #define GR2D_PAT_BASE_ADDR … #define GR2D_DSTA_BASE_ADDR … #define GR2D_DSTB_BASE_ADDR … #define GR2D_DSTC_BASE_ADDR … #define GR2D_SRCA_BASE_ADDR … #define GR2D_SRCB_BASE_ADDR … #define GR2D_PATBASE_ADDR … #define GR2D_SRC_BASE_ADDR_SB … #define GR2D_DSTA_BASE_ADDR_SB … #define GR2D_DSTB_BASE_ADDR_SB … #define GR2D_UA_BASE_ADDR_SB … #define GR2D_VA_BASE_ADDR_SB … #define GR2D_NUM_REGS … #endif