/* SPDX-License-Identifier: GPL-2.0-only */ /* * Copyright (C) 2013 NVIDIA Corporation */ #ifndef DRM_TEGRA_DPAUX_H #define DRM_TEGRA_DPAUX_H #define DPAUX_CTXSW … #define DPAUX_INTR_EN_AUX … #define DPAUX_INTR_AUX … #define DPAUX_INTR_AUX_DONE … #define DPAUX_INTR_IRQ_EVENT … #define DPAUX_INTR_UNPLUG_EVENT … #define DPAUX_INTR_PLUG_EVENT … #define DPAUX_DP_AUXDATA_WRITE(x) … #define DPAUX_DP_AUXDATA_READ(x) … #define DPAUX_DP_AUXADDR … #define DPAUX_DP_AUXCTL … #define DPAUX_DP_AUXCTL_TRANSACTREQ … #define DPAUX_DP_AUXCTL_CMD_AUX_RD … #define DPAUX_DP_AUXCTL_CMD_AUX_WR … #define DPAUX_DP_AUXCTL_CMD_MOT_RQ … #define DPAUX_DP_AUXCTL_CMD_MOT_RD … #define DPAUX_DP_AUXCTL_CMD_MOT_WR … #define DPAUX_DP_AUXCTL_CMD_I2C_RQ … #define DPAUX_DP_AUXCTL_CMD_I2C_RD … #define DPAUX_DP_AUXCTL_CMD_I2C_WR … #define DPAUX_DP_AUXCTL_CMD_ADDRESS_ONLY … #define DPAUX_DP_AUXCTL_CMDLEN(x) … #define DPAUX_DP_AUXSTAT … #define DPAUX_DP_AUXSTAT_HPD_STATUS … #define DPAUX_DP_AUXSTAT_REPLY_TYPE_MASK … #define DPAUX_DP_AUXSTAT_NO_STOP_ERROR … #define DPAUX_DP_AUXSTAT_SINKSTAT_ERROR … #define DPAUX_DP_AUXSTAT_RX_ERROR … #define DPAUX_DP_AUXSTAT_TIMEOUT_ERROR … #define DPAUX_DP_AUXSTAT_REPLY_MASK … #define DPAUX_DP_AUX_SINKSTAT_LO … #define DPAUX_DP_AUX_SINKSTAT_HI … #define DPAUX_HPD_CONFIG … #define DPAUX_HPD_CONFIG_UNPLUG_MIN_TIME(x) … #define DPAUX_HPD_CONFIG_PLUG_MIN_TIME(x) … #define DPAUX_HPD_IRQ_CONFIG … #define DPAUX_HPD_IRQ_CONFIG_MIN_LOW_TIME(x) … #define DPAUX_DP_AUX_CONFIG … #define DPAUX_HYBRID_PADCTL … #define DPAUX_HYBRID_PADCTL_I2C_SDA_INPUT_RCV … #define DPAUX_HYBRID_PADCTL_I2C_SCL_INPUT_RCV … #define DPAUX_HYBRID_PADCTL_AUX_CMH(x) … #define DPAUX_HYBRID_PADCTL_AUX_DRVZ(x) … #define DPAUX_HYBRID_PADCTL_AUX_DRVI(x) … #define DPAUX_HYBRID_PADCTL_AUX_INPUT_RCV … #define DPAUX_HYBRID_PADCTL_MODE_I2C … #define DPAUX_HYBRID_PADCTL_MODE_AUX … #define DPAUX_HYBRID_SPARE … #define DPAUX_HYBRID_SPARE_PAD_POWER_DOWN … #define DPAUX_SCRATCH_REG0 … #define DPAUX_SCRATCH_REG1 … #define DPAUX_SCRATCH_REG2 … #endif
Codebase Browser
linux