/* SPDX-License-Identifier: GPL-2.0 */ #ifndef __DRM_MCDE_DISPLAY_REGS #define __DRM_MCDE_DISPLAY_REGS /* PP (pixel processor) interrupts */ #define MCDE_IMSCPP … #define MCDE_RISPP … #define MCDE_MISPP … #define MCDE_SISPP … #define MCDE_PP_VCMPA … #define MCDE_PP_VCMPB … #define MCDE_PP_VSCC0 … #define MCDE_PP_VSCC1 … #define MCDE_PP_VCMPC0 … #define MCDE_PP_VCMPC1 … #define MCDE_PP_ROTFD_A … #define MCDE_PP_ROTFD_B … /* Overlay interrupts */ #define MCDE_IMSCOVL … #define MCDE_RISOVL … #define MCDE_MISOVL … #define MCDE_SISOVL … /* Channel interrupts */ #define MCDE_IMSCCHNL … #define MCDE_RISCHNL … #define MCDE_MISCHNL … #define MCDE_SISCHNL … /* X = 0..9 */ #define MCDE_EXTSRCXA0 … #define MCDE_EXTSRCXA0_GROUPOFFSET … #define MCDE_EXTSRCXA0_BASEADDRESS0_SHIFT … #define MCDE_EXTSRCXA0_BASEADDRESS0_MASK … #define MCDE_EXTSRCXA1 … #define MCDE_EXTSRCXA1_GROUPOFFSET … #define MCDE_EXTSRCXA1_BASEADDRESS1_SHIFT … #define MCDE_EXTSRCXA1_BASEADDRESS1_MASK … /* External sources 0..9 */ #define MCDE_EXTSRC0CONF … #define MCDE_EXTSRC1CONF … #define MCDE_EXTSRC2CONF … #define MCDE_EXTSRC3CONF … #define MCDE_EXTSRC4CONF … #define MCDE_EXTSRC5CONF … #define MCDE_EXTSRC6CONF … #define MCDE_EXTSRC7CONF … #define MCDE_EXTSRC8CONF … #define MCDE_EXTSRC9CONF … #define MCDE_EXTSRCXCONF_GROUPOFFSET … #define MCDE_EXTSRCXCONF_BUF_ID_SHIFT … #define MCDE_EXTSRCXCONF_BUF_ID_MASK … #define MCDE_EXTSRCXCONF_BUF_NB_SHIFT … #define MCDE_EXTSRCXCONF_BUF_NB_MASK … #define MCDE_EXTSRCXCONF_PRI_OVLID_SHIFT … #define MCDE_EXTSRCXCONF_PRI_OVLID_MASK … #define MCDE_EXTSRCXCONF_BPP_SHIFT … #define MCDE_EXTSRCXCONF_BPP_MASK … #define MCDE_EXTSRCXCONF_BPP_1BPP_PAL … #define MCDE_EXTSRCXCONF_BPP_2BPP_PAL … #define MCDE_EXTSRCXCONF_BPP_4BPP_PAL … #define MCDE_EXTSRCXCONF_BPP_8BPP_PAL … #define MCDE_EXTSRCXCONF_BPP_RGB444 … #define MCDE_EXTSRCXCONF_BPP_ARGB4444 … #define MCDE_EXTSRCXCONF_BPP_IRGB1555 … #define MCDE_EXTSRCXCONF_BPP_RGB565 … #define MCDE_EXTSRCXCONF_BPP_RGB888 … #define MCDE_EXTSRCXCONF_BPP_XRGB8888 … #define MCDE_EXTSRCXCONF_BPP_ARGB8888 … #define MCDE_EXTSRCXCONF_BPP_YCBCR422 … #define MCDE_EXTSRCXCONF_BGR … #define MCDE_EXTSRCXCONF_BEBO … #define MCDE_EXTSRCXCONF_BEPO … #define MCDE_EXTSRCXCONF_TUNNELING_BUFFER_HEIGHT_SHIFT … #define MCDE_EXTSRCXCONF_TUNNELING_BUFFER_HEIGHT_MASK … /* External sources 0..9 */ #define MCDE_EXTSRC0CR … #define MCDE_EXTSRC1CR … #define MCDE_EXTSRC2CR … #define MCDE_EXTSRC3CR … #define MCDE_EXTSRC4CR … #define MCDE_EXTSRC5CR … #define MCDE_EXTSRC6CR … #define MCDE_EXTSRC7CR … #define MCDE_EXTSRC8CR … #define MCDE_EXTSRC9CR … #define MCDE_EXTSRCXCR_SEL_MOD_SHIFT … #define MCDE_EXTSRCXCR_SEL_MOD_MASK … #define MCDE_EXTSRCXCR_SEL_MOD_EXTERNAL_SEL … #define MCDE_EXTSRCXCR_SEL_MOD_AUTO_TOGGLE … #define MCDE_EXTSRCXCR_SEL_MOD_SOFTWARE_SEL … #define MCDE_EXTSRCXCR_MULTIOVL_CTRL_PRIMARY … #define MCDE_EXTSRCXCR_FS_DIV_DISABLE … #define MCDE_EXTSRCXCR_FORCE_FS_DIV … /* Only external source 6 has a second address register */ #define MCDE_EXTSRC6A2 … /* 6 overlays */ #define MCDE_OVL0CR … #define MCDE_OVL1CR … #define MCDE_OVL2CR … #define MCDE_OVL3CR … #define MCDE_OVL4CR … #define MCDE_OVL5CR … #define MCDE_OVLXCR_OVLEN … #define MCDE_OVLXCR_COLCCTRL_DISABLED … #define MCDE_OVLXCR_COLCCTRL_ENABLED_NO_SAT … #define MCDE_OVLXCR_COLCCTRL_ENABLED_SAT … #define MCDE_OVLXCR_CKEYGEN … #define MCDE_OVLXCR_ALPHAPMEN … #define MCDE_OVLXCR_OVLF … #define MCDE_OVLXCR_OVLR … #define MCDE_OVLXCR_OVLB … #define MCDE_OVLXCR_FETCH_ROPC_SHIFT … #define MCDE_OVLXCR_FETCH_ROPC_MASK … #define MCDE_OVLXCR_STBPRIO_SHIFT … #define MCDE_OVLXCR_STBPRIO_MASK … #define MCDE_OVLXCR_BURSTSIZE_SHIFT … #define MCDE_OVLXCR_BURSTSIZE_MASK … #define MCDE_OVLXCR_BURSTSIZE_1W … #define MCDE_OVLXCR_BURSTSIZE_2W … #define MCDE_OVLXCR_BURSTSIZE_4W … #define MCDE_OVLXCR_BURSTSIZE_8W … #define MCDE_OVLXCR_BURSTSIZE_16W … #define MCDE_OVLXCR_BURSTSIZE_HW_1W … #define MCDE_OVLXCR_BURSTSIZE_HW_2W … #define MCDE_OVLXCR_BURSTSIZE_HW_4W … #define MCDE_OVLXCR_BURSTSIZE_HW_8W … #define MCDE_OVLXCR_BURSTSIZE_HW_16W … #define MCDE_OVLXCR_MAXOUTSTANDING_SHIFT … #define MCDE_OVLXCR_MAXOUTSTANDING_MASK … #define MCDE_OVLXCR_MAXOUTSTANDING_1_REQ … #define MCDE_OVLXCR_MAXOUTSTANDING_2_REQ … #define MCDE_OVLXCR_MAXOUTSTANDING_4_REQ … #define MCDE_OVLXCR_MAXOUTSTANDING_8_REQ … #define MCDE_OVLXCR_MAXOUTSTANDING_16_REQ … #define MCDE_OVLXCR_ROTBURSTSIZE_SHIFT … #define MCDE_OVLXCR_ROTBURSTSIZE_MASK … #define MCDE_OVLXCR_ROTBURSTSIZE_1W … #define MCDE_OVLXCR_ROTBURSTSIZE_2W … #define MCDE_OVLXCR_ROTBURSTSIZE_4W … #define MCDE_OVLXCR_ROTBURSTSIZE_8W … #define MCDE_OVLXCR_ROTBURSTSIZE_16W … #define MCDE_OVLXCR_ROTBURSTSIZE_HW_1W … #define MCDE_OVLXCR_ROTBURSTSIZE_HW_2W … #define MCDE_OVLXCR_ROTBURSTSIZE_HW_4W … #define MCDE_OVLXCR_ROTBURSTSIZE_HW_8W … #define MCDE_OVLXCR_ROTBURSTSIZE_HW_16W … #define MCDE_OVL0CONF … #define MCDE_OVL1CONF … #define MCDE_OVL2CONF … #define MCDE_OVL3CONF … #define MCDE_OVL4CONF … #define MCDE_OVL5CONF … #define MCDE_OVLXCONF_PPL_SHIFT … #define MCDE_OVLXCONF_PPL_MASK … #define MCDE_OVLXCONF_EXTSRC_ID_SHIFT … #define MCDE_OVLXCONF_EXTSRC_ID_MASK … #define MCDE_OVLXCONF_LPF_SHIFT … #define MCDE_OVLXCONF_LPF_MASK … #define MCDE_OVL0CONF2 … #define MCDE_OVL1CONF2 … #define MCDE_OVL2CONF2 … #define MCDE_OVL3CONF2 … #define MCDE_OVL4CONF2 … #define MCDE_OVL5CONF2 … #define MCDE_OVLXCONF2_BP_PER_PIXEL_ALPHA … #define MCDE_OVLXCONF2_BP_CONSTANT_ALPHA … #define MCDE_OVLXCONF2_ALPHAVALUE_SHIFT … #define MCDE_OVLXCONF2_ALPHAVALUE_MASK … #define MCDE_OVLXCONF2_OPQ … #define MCDE_OVLXCONF2_PIXOFF_SHIFT … #define MCDE_OVLXCONF2_PIXOFF_MASK … #define MCDE_OVLXCONF2_PIXELFETCHERWATERMARKLEVEL_SHIFT … #define MCDE_OVLXCONF2_PIXELFETCHERWATERMARKLEVEL_MASK … #define MCDE_OVL0LJINC … #define MCDE_OVL1LJINC … #define MCDE_OVL2LJINC … #define MCDE_OVL3LJINC … #define MCDE_OVL4LJINC … #define MCDE_OVL5LJINC … #define MCDE_OVL0CROP … #define MCDE_OVL1CROP … #define MCDE_OVL2CROP … #define MCDE_OVL3CROP … #define MCDE_OVL4CROP … #define MCDE_OVL5CROP … #define MCDE_OVLXCROP_TMRGN_SHIFT … #define MCDE_OVLXCROP_TMRGN_MASK … #define MCDE_OVLXCROP_LMRGN_SHIFT … #define MCDE_OVLXCROP_LMRGN_MASK … #define MCDE_OVL0COMP … #define MCDE_OVL1COMP … #define MCDE_OVL2COMP … #define MCDE_OVL3COMP … #define MCDE_OVL4COMP … #define MCDE_OVL5COMP … #define MCDE_OVLXCOMP_XPOS_SHIFT … #define MCDE_OVLXCOMP_XPOS_MASK … #define MCDE_OVLXCOMP_CH_ID_SHIFT … #define MCDE_OVLXCOMP_CH_ID_MASK … #define MCDE_OVLXCOMP_YPOS_SHIFT … #define MCDE_OVLXCOMP_YPOS_MASK … #define MCDE_OVLXCOMP_Z_SHIFT … #define MCDE_OVLXCOMP_Z_MASK … /* DPI/TV configuration registers, channel A and B */ #define MCDE_TVCRA … #define MCDE_TVCRB … #define MCDE_TVCR_MOD_TV … #define MCDE_TVCR_INTEREN … #define MCDE_TVCR_IFIELD … #define MCDE_TVCR_TVMODE_SDTV_656P … #define MCDE_TVCR_TVMODE_SDTV_656P_LE … #define MCDE_TVCR_TVMODE_SDTV_656P_BE … #define MCDE_TVCR_SDTVMODE_Y0CBY1CR … #define MCDE_TVCR_SDTVMODE_CBY0CRY1 … #define MCDE_TVCR_AVRGEN … #define MCDE_TVCR_CKINV … /* TV blanking control register 1, channel A and B */ #define MCDE_TVBL1A … #define MCDE_TVBL1B … #define MCDE_TVBL1_BEL1_SHIFT … #define MCDE_TVBL1_BSL1_SHIFT … /* Pixel processing TV start line, channel A and B */ #define MCDE_TVISLA … #define MCDE_TVISLB … #define MCDE_TVISL_FSL1_SHIFT … #define MCDE_TVISL_FSL2_SHIFT … /* Pixel processing TV DVO offset */ #define MCDE_TVDVOA … #define MCDE_TVDVOB … #define MCDE_TVDVO_DVO1_SHIFT … #define MCDE_TVDVO_DVO2_SHIFT … /* * Pixel processing TV Timing 1 * HBP horizontal back porch 11 bits horizontal offset * 0 = 1 pixel HBP, 255 = 256 pixels, so actual value - 1 */ #define MCDE_TVTIM1A … #define MCDE_TVTIM1B … /* Pixel processing TV LBALW */ /* 0 = 1 clock cycle, 255 = 256 clock cycles */ #define MCDE_TVLBALWA … #define MCDE_TVLBALWB … #define MCDE_TVLBALW_LBW_SHIFT … #define MCDE_TVLBALW_ALW_SHIFT … /* TV blanking control register 1, channel A and B */ #define MCDE_TVBL2A … #define MCDE_TVBL2B … #define MCDE_TVBL2_BEL2_SHIFT … #define MCDE_TVBL2_BSL2_SHIFT … /* Pixel processing TV background */ #define MCDE_TVBLUA … #define MCDE_TVBLUB … #define MCDE_TVBLU_TVBLU_SHIFT … #define MCDE_TVBLU_TVBCB_SHIFT … #define MCDE_TVBLU_TVBCR_SHIFT … /* Pixel processing LCD timing 1 */ #define MCDE_LCDTIM1A … #define MCDE_LCDTIM1B … /* inverted vertical sync pulse for HRTFT 0 = active low, 1 active high */ #define MCDE_LCDTIM1B_IVP … /* inverted vertical sync, 0 = active high (the normal), 1 = active low */ #define MCDE_LCDTIM1B_IVS … /* inverted horizontal sync, 0 = active high (the normal), 1 = active low */ #define MCDE_LCDTIM1B_IHS … /* inverted panel clock 0 = rising edge data out, 1 = falling edge data out */ #define MCDE_LCDTIM1B_IPC … /* invert output enable 0 = active high, 1 = active low */ #define MCDE_LCDTIM1B_IOE … #define MCDE_CRC … #define MCDE_CRC_C1EN … #define MCDE_CRC_C2EN … #define MCDE_CRC_SYCEN0 … #define MCDE_CRC_SYCEN1 … #define MCDE_CRC_SIZE1 … #define MCDE_CRC_SIZE2 … #define MCDE_CRC_YUVCONVC1EN … #define MCDE_CRC_CS1EN … #define MCDE_CRC_CS2EN … #define MCDE_CRC_CS1POL … #define MCDE_CRC_CS2POL … #define MCDE_CRC_CD1POL … #define MCDE_CRC_CD2POL … #define MCDE_CRC_WR1POL … #define MCDE_CRC_WR2POL … #define MCDE_CRC_RD1POL … #define MCDE_CRC_RD2POL … #define MCDE_CRC_SYNCCTRL_SHIFT … #define MCDE_CRC_SYNCCTRL_MASK … #define MCDE_CRC_SYNCCTRL_NO_SYNC … #define MCDE_CRC_SYNCCTRL_DBI0 … #define MCDE_CRC_SYNCCTRL_DBI1 … #define MCDE_CRC_SYNCCTRL_PING_PONG … #define MCDE_CRC_CLAMPC1EN … #define MCDE_VSCRC0 … #define MCDE_VSCRC1 … #define MCDE_VSCRC_VSPMIN_MASK … #define MCDE_VSCRC_VSPMAX_SHIFT … #define MCDE_VSCRC_VSPMAX_MASK … #define MCDE_VSCRC_VSPDIV_SHIFT … #define MCDE_VSCRC_VSPDIV_MASK … #define MCDE_VSCRC_VSPDIV_MCDECLK_DIV_1 … #define MCDE_VSCRC_VSPDIV_MCDECLK_DIV_2 … #define MCDE_VSCRC_VSPDIV_MCDECLK_DIV_4 … #define MCDE_VSCRC_VSPDIV_MCDECLK_DIV_8 … #define MCDE_VSCRC_VSPDIV_MCDECLK_DIV_16 … #define MCDE_VSCRC_VSPDIV_MCDECLK_DIV_32 … #define MCDE_VSCRC_VSPDIV_MCDECLK_DIV_64 … #define MCDE_VSCRC_VSPDIV_MCDECLK_DIV_128 … #define MCDE_VSCRC_VSPOL … #define MCDE_VSCRC_VSSEL … #define MCDE_VSCRC_VSDBL … /* Channel config 0..3 */ #define MCDE_CHNL0CONF … #define MCDE_CHNL1CONF … #define MCDE_CHNL2CONF … #define MCDE_CHNL3CONF … #define MCDE_CHNLXCONF_PPL_SHIFT … #define MCDE_CHNLXCONF_PPL_MASK … #define MCDE_CHNLXCONF_LPF_SHIFT … #define MCDE_CHNLXCONF_LPF_MASK … #define MCDE_MAX_WIDTH … /* Channel status 0..3 */ #define MCDE_CHNL0STAT … #define MCDE_CHNL1STAT … #define MCDE_CHNL2STAT … #define MCDE_CHNL3STAT … #define MCDE_CHNLXSTAT_CHNLRD … #define MCDE_CHNLXSTAT_CHNLA … #define MCDE_CHNLXSTAT_CHNLBLBCKGND_EN … #define MCDE_CHNLXSTAT_PPLX2_V422 … #define MCDE_CHNLXSTAT_LPFX2_V422 … /* Sync settings for channel 0..3 */ #define MCDE_CHNL0SYNCHMOD … #define MCDE_CHNL1SYNCHMOD … #define MCDE_CHNL2SYNCHMOD … #define MCDE_CHNL3SYNCHMOD … #define MCDE_CHNLXSYNCHMOD_SRC_SYNCH_SHIFT … #define MCDE_CHNLXSYNCHMOD_SRC_SYNCH_MASK … #define MCDE_CHNLXSYNCHMOD_SRC_SYNCH_HARDWARE … #define MCDE_CHNLXSYNCHMOD_SRC_SYNCH_NO_SYNCH … #define MCDE_CHNLXSYNCHMOD_SRC_SYNCH_SOFTWARE … #define MCDE_CHNLXSYNCHMOD_OUT_SYNCH_SRC_SHIFT … #define MCDE_CHNLXSYNCHMOD_OUT_SYNCH_SRC_MASK … #define MCDE_CHNLXSYNCHMOD_OUT_SYNCH_SRC_FORMATTER … #define MCDE_CHNLXSYNCHMOD_OUT_SYNCH_SRC_TE0 … #define MCDE_CHNLXSYNCHMOD_OUT_SYNCH_SRC_TE1 … /* Software sync triggers for channel 0..3 */ #define MCDE_CHNL0SYNCHSW … #define MCDE_CHNL1SYNCHSW … #define MCDE_CHNL2SYNCHSW … #define MCDE_CHNL3SYNCHSW … #define MCDE_CHNLXSYNCHSW_SW_TRIG … #define MCDE_CHNL0BCKGNDCOL … #define MCDE_CHNL1BCKGNDCOL … #define MCDE_CHNL2BCKGNDCOL … #define MCDE_CHNL3BCKGNDCOL … #define MCDE_CHNLXBCKGNDCOL_B_SHIFT … #define MCDE_CHNLXBCKGNDCOL_B_MASK … #define MCDE_CHNLXBCKGNDCOL_G_SHIFT … #define MCDE_CHNLXBCKGNDCOL_G_MASK … #define MCDE_CHNLXBCKGNDCOL_R_SHIFT … #define MCDE_CHNLXBCKGNDCOL_R_MASK … #define MCDE_CHNL0MUXING … #define MCDE_CHNL1MUXING … #define MCDE_CHNL2MUXING … #define MCDE_CHNL3MUXING … #define MCDE_CHNLXMUXING_FIFO_ID_FIFO_A … #define MCDE_CHNLXMUXING_FIFO_ID_FIFO_B … #define MCDE_CHNLXMUXING_FIFO_ID_FIFO_C0 … #define MCDE_CHNLXMUXING_FIFO_ID_FIFO_C1 … /* Pixel processing control registers for channel A B, */ #define MCDE_CRA0 … #define MCDE_CRB0 … #define MCDE_CRX0_FLOEN … #define MCDE_CRX0_POWEREN … #define MCDE_CRX0_BLENDEN … #define MCDE_CRX0_AFLICKEN … #define MCDE_CRX0_PALEN … #define MCDE_CRX0_DITHEN … #define MCDE_CRX0_GAMEN … #define MCDE_CRX0_KEYCTRL_SHIFT … #define MCDE_CRX0_KEYCTRL_MASK … #define MCDE_CRX0_KEYCTRL_OFF … #define MCDE_CRX0_KEYCTRL_ALPHA_RGB … #define MCDE_CRX0_KEYCTRL_RGB … #define MCDE_CRX0_KEYCTRL_FALPHA_FRGB … #define MCDE_CRX0_KEYCTRL_FRGB … #define MCDE_CRX0_BLENDCTRL … #define MCDE_CRX0_FLICKMODE_SHIFT … #define MCDE_CRX0_FLICKMODE_MASK … #define MCDE_CRX0_FLICKMODE_FORCE_FILTER_0 … #define MCDE_CRX0_FLICKMODE_ADAPTIVE … #define MCDE_CRX0_FLICKMODE_TEST_MODE … #define MCDE_CRX0_FLOCKFORMAT_RGB … #define MCDE_CRX0_PALMODE_GAMMA … #define MCDE_CRX0_OLEDEN … #define MCDE_CRX0_ALPHABLEND_SHIFT … #define MCDE_CRX0_ALPHABLEND_MASK … #define MCDE_CRX0_ROTEN … #define MCDE_CRA1 … #define MCDE_CRB1 … #define MCDE_CRX1_PCD_SHIFT … #define MCDE_CRX1_PCD_MASK … #define MCDE_CRX1_PCD_BITS … #define MCDE_CRX1_CLKSEL_SHIFT … #define MCDE_CRX1_CLKSEL_MASK … #define MCDE_CRX1_CLKSEL_CLKPLL72 … #define MCDE_CRX1_CLKSEL_CLKPLL27 … #define MCDE_CRX1_CLKSEL_TV1CLK … #define MCDE_CRX1_CLKSEL_TV2CLK … #define MCDE_CRX1_CLKSEL_MCDECLK … #define MCDE_CRX1_CDWIN_SHIFT … #define MCDE_CRX1_CDWIN_MASK … #define MCDE_CRX1_CDWIN_8BPP_C1 … #define MCDE_CRX1_CDWIN_12BPP_C1 … #define MCDE_CRX1_CDWIN_12BPP_C2 … #define MCDE_CRX1_CDWIN_16BPP_C1 … #define MCDE_CRX1_CDWIN_16BPP_C2 … #define MCDE_CRX1_CDWIN_16BPP_C3 … #define MCDE_CRX1_CDWIN_18BPP_C1 … #define MCDE_CRX1_CDWIN_18BPP_C2 … #define MCDE_CRX1_CDWIN_24BPP … #define MCDE_CRX1_OUTBPP_SHIFT … #define MCDE_CRX1_OUTBPP_MASK … #define MCDE_CRX1_OUTBPP_MONO1 … #define MCDE_CRX1_OUTBPP_MONO2 … #define MCDE_CRX1_OUTBPP_MONO4 … #define MCDE_CRX1_OUTBPP_MONO8 … #define MCDE_CRX1_OUTBPP_8BPP … #define MCDE_CRX1_OUTBPP_12BPP … #define MCDE_CRX1_OUTBPP_15BPP … #define MCDE_CRX1_OUTBPP_16BPP … #define MCDE_CRX1_OUTBPP_18BPP … #define MCDE_CRX1_OUTBPP_24BPP … #define MCDE_CRX1_BCD … #define MCDE_CRA1_CLKTYPE_TVXCLKSEL1 … #define MCDE_COLKEYA … #define MCDE_COLKEYB … #define MCDE_FCOLKEYA … #define MCDE_FCOLKEYB … #define MCDE_RGBCONV1A … #define MCDE_RGBCONV1B … #define MCDE_RGBCONV2A … #define MCDE_RGBCONV2B … #define MCDE_RGBCONV3A … #define MCDE_RGBCONV3B … #define MCDE_RGBCONV4A … #define MCDE_RGBCONV4B … #define MCDE_RGBCONV5A … #define MCDE_RGBCONV5B … #define MCDE_RGBCONV6A … #define MCDE_RGBCONV6B … /* Rotation */ #define MCDE_ROTACONF … #define MCDE_ROTBCONF … /* Synchronization event configuration */ #define MCDE_SYNCHCONFA … #define MCDE_SYNCHCONFB … #define MCDE_SYNCHCONF_HWREQVEVENT_SHIFT … #define MCDE_SYNCHCONF_HWREQVEVENT_VSYNC … #define MCDE_SYNCHCONF_HWREQVEVENT_BACK_PORCH … #define MCDE_SYNCHCONF_HWREQVEVENT_ACTIVE_VIDEO … #define MCDE_SYNCHCONF_HWREQVEVENT_FRONT_PORCH … #define MCDE_SYNCHCONF_HWREQVCNT_SHIFT … #define MCDE_SYNCHCONF_SWINTVEVENT_VSYNC … #define MCDE_SYNCHCONF_SWINTVEVENT_BACK_PORCH … #define MCDE_SYNCHCONF_SWINTVEVENT_ACTIVE_VIDEO … #define MCDE_SYNCHCONF_SWINTVEVENT_FRONT_PORCH … #define MCDE_SYNCHCONF_SWINTVCNT_SHIFT … /* Channel A+B control registers */ #define MCDE_CTRLA … #define MCDE_CTRLB … #define MCDE_CTRLX_FIFOWTRMRK_SHIFT … #define MCDE_CTRLX_FIFOWTRMRK_MASK … #define MCDE_CTRLX_FIFOEMPTY … #define MCDE_CTRLX_FIFOFULL … #define MCDE_CTRLX_FORMID_SHIFT … #define MCDE_CTRLX_FORMID_MASK … #define MCDE_CTRLX_FORMID_DSI0VID … #define MCDE_CTRLX_FORMID_DSI0CMD … #define MCDE_CTRLX_FORMID_DSI1VID … #define MCDE_CTRLX_FORMID_DSI1CMD … #define MCDE_CTRLX_FORMID_DSI2VID … #define MCDE_CTRLX_FORMID_DSI2CMD … #define MCDE_CTRLX_FORMID_DPIA … #define MCDE_CTRLX_FORMID_DPIB … #define MCDE_CTRLX_FORMTYPE_SHIFT … #define MCDE_CTRLX_FORMTYPE_MASK … #define MCDE_CTRLX_FORMTYPE_DPITV … #define MCDE_CTRLX_FORMTYPE_DBI … #define MCDE_CTRLX_FORMTYPE_DSI … #define MCDE_DSIVID0CONF0 … #define MCDE_DSICMD0CONF0 … #define MCDE_DSIVID1CONF0 … #define MCDE_DSICMD1CONF0 … #define MCDE_DSIVID2CONF0 … #define MCDE_DSICMD2CONF0 … #define MCDE_DSICONF0_BLANKING_SHIFT … #define MCDE_DSICONF0_BLANKING_MASK … #define MCDE_DSICONF0_VID_MODE_CMD … #define MCDE_DSICONF0_VID_MODE_VID … #define MCDE_DSICONF0_CMD8 … #define MCDE_DSICONF0_BIT_SWAP … #define MCDE_DSICONF0_BYTE_SWAP … #define MCDE_DSICONF0_DCSVID_NOTGEN … #define MCDE_DSICONF0_PACKING_SHIFT … #define MCDE_DSICONF0_PACKING_MASK … #define MCDE_DSICONF0_PACKING_RGB565 … #define MCDE_DSICONF0_PACKING_RGB666 … #define MCDE_DSICONF0_PACKING_RGB888 … #define MCDE_DSICONF0_PACKING_BGR888 … #define MCDE_DSICONF0_PACKING_HDTV … #define MCDE_DSIVID0FRAME … #define MCDE_DSICMD0FRAME … #define MCDE_DSIVID1FRAME … #define MCDE_DSICMD1FRAME … #define MCDE_DSIVID2FRAME … #define MCDE_DSICMD2FRAME … #define MCDE_DSIVID0PKT … #define MCDE_DSICMD0PKT … #define MCDE_DSIVID1PKT … #define MCDE_DSICMD1PKT … #define MCDE_DSIVID2PKT … #define MCDE_DSICMD2PKT … #define MCDE_DSIVID0SYNC … #define MCDE_DSICMD0SYNC … #define MCDE_DSIVID1SYNC … #define MCDE_DSICMD1SYNC … #define MCDE_DSIVID2SYNC … #define MCDE_DSICMD2SYNC … #define MCDE_DSIVID0CMDW … #define MCDE_DSICMD0CMDW … #define MCDE_DSIVID1CMDW … #define MCDE_DSICMD1CMDW … #define MCDE_DSIVID2CMDW … #define MCDE_DSICMD2CMDW … #define MCDE_DSIVIDXCMDW_CMDW_CONTINUE_SHIFT … #define MCDE_DSIVIDXCMDW_CMDW_CONTINUE_MASK … #define MCDE_DSIVIDXCMDW_CMDW_START_SHIFT … #define MCDE_DSIVIDXCMDW_CMDW_START_MASK … #define MCDE_DSIVID0DELAY0 … #define MCDE_DSICMD0DELAY0 … #define MCDE_DSIVID1DELAY0 … #define MCDE_DSICMD1DELAY0 … #define MCDE_DSIVID2DELAY0 … #define MCDE_DSICMD2DELAY0 … #define MCDE_DSIVID0DELAY1 … #define MCDE_DSICMD0DELAY1 … #define MCDE_DSIVID1DELAY1 … #define MCDE_DSICMD1DELAY1 … #define MCDE_DSIVID2DELAY1 … #define MCDE_DSICMD2DELAY1 … #endif /* __DRM_MCDE_DISPLAY_REGS */
Codebase Browser
linux